KR20050121198A

KR20050121198A - Pulse generator

Info

Publication number: KR20050121198A
Application number: KR1020057014146A
Authority: KR
Inventors: 에이지 다케가미
Original assignee: 덴세이. 램다 가부시키가이샤
Priority date: 2003-05-22
Filing date: 2004-05-19
Publication date: 2005-12-26
Also published as: RU2005121132A; EP1626487A4; US7292081B2; RU2326482C2; EP1626487B1; JPWO2004105222A1; WO2004105222A1; KR100730395B1; JP4061654B2; EP1626487A1; CN1833349A; ATE544224T1; US20060076994A1; CN100411289C

Abstract

Even though the clock time length, which is a unit time of a pulse generator, is not shortened, the pulse width can be controlled in increments of a time length shorter than that unit time. A pulse width fine-decomposition signal (Vs) from DSP (17) has a time length (Ton_s) that increases or decreases by each clock time length (Tclk) as an output voltage (Vo) varies. A time interval control circuit 18, when receiving the pulse width fine-decomposition signal (Vs) causes a control signal (Vd) to have varying portions (30,31) that cause the time length of a pulse drive signal (Vg) to change in increments of a time length (DeltaTd) shorter than the clock time length (Tclk). In this way, the power of decomposition of the time length of the pulse drive signal (Vg) is improved as compared with the clock time length (Tclk) that is the time length decomposition power of DSP (17) itself.

Description

Pulse Generator {PULSE GENERATOR}

본 발명은 예를 들면 출력 전압에 따라 귀환 회로로부터의 제어 펄스의 펄스 폭(시간 폭)을 가변함으로써 MOSFET 등의 스위칭 소자의 온 시간을 조정하고, 출력 전압의 안정화를 도모하면서 스위칭 소자의 스위칭 동작을 실시하는 스위칭 전원 장치나, 동일한 펄스 폭 가변 제어를 모터의 회전 속도나 회전 각도에 대하여 실시하는 스텝핑 모터의 제어 펄스 생성 수단 등에 들어가는, 당해 제어 펄스를 발생시키는 펄스 발생기에 관한 것이다.The present invention adjusts the on time of switching elements such as MOSFETs by varying the pulse width (time width) of the control pulse from the feedback circuit, for example, in accordance with the output voltage, and switches the switching elements while stabilizing the output voltage. And a pulse generator for generating the control pulse, which enters into the control pulse generating means of the stepping motor which performs the same pulse width variable control with respect to the rotational speed or the rotation angle of the motor.

이런 종류의 제어 펄스를 발생시키는 펄스 발생기를 이용한 장치의 종래의 예로서 스위칭 전원 장치를 들 수 있다. 이러한 스위칭 전원 장치는 예를 들면 일본공개특허공보 평4-322161에 개시되어 있는 바와 같이 스위칭 소자를 구비한 스위칭 레귤레이터의 피감시대상이 되는 출력 전압과 기준 전압 공급 회로에서 생성된 기준 전압과의 차를 귀환 회로에 의하여 디지털 데이터화하고, 이 디지털 데이터에 포함되는 귀환량을 발진 회로로부터의 클록 신호에 동기하여 처리한 후에, 이 처리 데이터를 아날로그 레벨로 변환한 제어 신호를 귀환 회로로부터 구동 회로에 공급함으로써 스위칭 소자에 대하여 출력 전압에 따라 펄스 폭(시간 폭)이 변동하는 제어 펄스로서의 펄스 구동 신호가 공급되고, 출력 전압의 안정화를 도모하도록 하고 있다. 이 일본공개특허공보 평4-322161에서는 출력 전압이 급격하게 변화하는 과도 응답시에는 발진 회로의 주파수가 높아지고, 그 이외의 출력 전압이 비교적 안정되어 있을 때에는, 발진 회로의 주파수를 낮추고, 출력 전압의 급변시에 있어서, 과도 응답 특성을 개선하는 것도 제안되어 있다.A switching power supply is a conventional example of a device using a pulse generator that generates this kind of control pulse. Such a switching power supply has a difference between an output voltage to be monitored of a switching regulator having a switching element and a reference voltage generated in a reference voltage supply circuit, for example, as disclosed in Japanese Laid-Open Patent Publication No. Hei 4-322161. Is converted into digital data by the feedback circuit, and the feedback amount included in the digital data is processed in synchronization with the clock signal from the oscillator circuit, and then the control signal obtained by converting the processed data into an analog level is supplied from the feedback circuit to the drive circuit. As a result, a pulse driving signal as a control pulse whose pulse width (time width) varies with the output voltage is supplied to the switching element, and the output voltage is stabilized. In Japanese Unexamined Patent Publication No. 4-322161, the frequency of the oscillation circuit is increased when the transient response of the output voltage changes abruptly, and when the other output voltages are relatively stable, the frequency of the oscillation circuit is lowered to reduce the output voltage. In a sudden change, it is also proposed to improve the transient response characteristics.

도1은 본 발명의 제1 실시예에 있어서의 스위칭 전원 장치의 일례를 나타내는 회로도이다.Fig. 1 is a circuit diagram showing an example of a switching power supply device in the first embodiment of the present invention.

도2는 본 발명의 제1 실시예에 있어서의 스위칭 전원 장치의 각부의 파형도이다.Fig. 2 is a waveform diagram of each part of the switching power supply apparatus in the first embodiment of the present invention.

도3은 본 발명의 제2 실시예에 있어서의 스위칭 전원 장치의 일례를 나타내는 회로도이다.Fig. 3 is a circuit diagram showing an example of the switching power supply device in the second embodiment of the present invention.

도4는 본 발명의 제2 실시예에 있어서의 스위칭 전원 장치의 각부의 파형도이다.Fig. 4 is a waveform diagram of each part of the switching power supply apparatus in the second embodiment of the present invention.

도5는 본 발명의 제2 실시예에 있어서의 스위칭 전원 장치의 변형예를 나타내는 각부의 파형도이다.Fig. 5 is a waveform diagram of each part showing a modification of the switching power supply device in the second embodiment of the present invention.

도6은 본 발명의 제3 실시예에 있어서의 스위칭 전원 장치의 일례를 나타내는 회로도이다.Fig. 6 is a circuit diagram showing an example of the switching power supply device in the third embodiment of the present invention.

도7은 본 발명의 제3 실시예에 있어서의 스위칭 전원 장치의 각부의 파형도이다.Fig. 7 is a waveform diagram of each part of the switching power supply apparatus in the third embodiment of the present invention.

도8은 본 발명의 제4 실시예에 있어서의 스위칭 전원 장치의 일례를 나타내는 회로도이다.Fig. 8 is a circuit diagram showing an example of the switching power supply device in the fourth embodiment of the present invention.

도9는 본 발명의 제4 실시예에 있어서의 스위칭 전원 장치의 각부의 파형도이다.Fig. 9 is a waveform diagram of each part of the switching power supply apparatus in the fourth embodiment of the present invention.

도10은 종래예에 있어서의 펄스 발생기의 카운터치와 펄스 구동 신호와의 관계를 나타내는 파형도이다.Fig. 10 is a waveform diagram showing the relationship between the counter value of the pulse generator and the pulse drive signal in the conventional example.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

17 DSP(신호 가변 출력 수단)17 DSP (signal variable output means)

18 시간 제어 회로(시간 제어 수단) 18 time control circuit (time control means)

20 구동 회로(펄스 생성 수단) 20 driving circuit (pulse generating means)

21 귀환 회로(펄스 발생기) 21 feedback circuit (pulse generator)

31 변화부(소정의 기울기)31 change part (predetermined slope)

40 LPF(바이어스 전압 생성 수단) 40 LPF (Bias Voltage Generation Means)

51 동작 전압 조정 수단51 operating voltage adjusting means

52 임계치 전압 조정 수단 52 threshold voltage adjusting means

상기 구성과 같은 귀환 회로로부터의 제어 신호에 의하여 스위칭 소자를 스위칭 동작시키는 스위칭 전원 장치에 있어서, 예를 들면 스위칭 소자 구동 회로로부터의 펄스 구동 신호가 도10에 나타내는 바와 같은 펄스 발생기 내에서의 클록 신호의 카운터치를 기초로 생성되는 경우에는 펄스 구동 신호의 상승과 하강이 예를 들면 계단상으로 변화하는 카운터치의 상승이나 하강에 동기하고 있기 때문에 펄스 구동 신호의 온 시간 폭의 최소 변동치는 펄스 발생기의 클록 시간 폭(Tclk)에 스스로 제한된다. 그 때문에 예를 들면 입력 전압보다 낮은 출력 전압을 내보내는 강압 컨버터에서는 펄스 구동 신호의 일 주기를 Tsw로 하고, 입력 전압을 Vi로 한 때에, 출력 전압의 최소 변동치 △Vo는 다음의 수학식1과 같이 된다.In a switching power supply device for switching a switching element by a control signal from a feedback circuit as described above, for example, a clock signal in a pulse generator as shown in FIG. 10 by a pulse driving signal from the switching element driving circuit. In the case where the counter value of the pulse driving signal is generated based on the value of the pulse driving signal, the rising and falling of the pulse driving signal is synchronized with the rising or falling of the counter value, which changes stepwise, for example. It is limited by the time width Tclk itself. Therefore, for example, in a step-down converter that outputs an output voltage lower than the input voltage, when one cycle of the pulse drive signal is set to Tsw and the input voltage is set to Vi, the minimum change value ΔVo of the output voltage is expressed by Equation 1 below. do.

그러나, 상기 수학식 1로부터도 알 수 있는 바와 같이, 장치의 소형화를 도모하기 위하여, 컨버터의 스위칭 주파수를 높게, 즉 펄스 구동 신호의 주기 Tsw를 작게 하려고 하면 피감시대상인 예를 들면 출력 전압의 최소 변동치 △Vo가 커지고, 펄스 발생기의 클록 시간 폭(Tclk)을 짧게 하지 않는 한, 출력 전압의 설정 정밀도가 떨어지는 문제가 있었다. 클록 시간 폭(Tclk)을 짧게 하려면 펄스 발생기에 구비된 발진 회로의 주파수 자체를 낮게 하여야 하기 때문에 대폭적인 설계 변경을 필요로 하게 된다.However, as can be seen from Equation 1 above, in order to reduce the size of the device, if the switching frequency of the converter is increased, that is, if the period Tsw of the pulse drive signal is small, for example, the minimum of the output voltage to be monitored Unless the fluctuation value? Vo became large and the clock time width Tclk of the pulse generator was not shortened, there was a problem that the setting accuracy of the output voltage was inferior. To shorten the clock time width Tclk requires a significant design change since the frequency itself of the oscillator circuit provided in the pulse generator has to be lowered.

본원 발명은 상기 문제점을 감안할 때, 펄스 발생기의 단위시간이 되는 클록 시간 폭을 짧게 하지 않아도 당해 단위시간보다 짧은 시간 단위로 펄스 폭 제어를 가능하게 하는 펄스 발생기를 제공하는 것을 그 목적으로 한다. In view of the above problems, an object of the present invention is to provide a pulse generator that enables pulse width control in a unit of time shorter than the unit time without shortening the clock time width that becomes the unit time of the pulse generator.

본 발명의 펄스 발생기는 펄스 폭을 변동시킨 제어 펄스를 생성하는 펄스 발생기에 있어서, 그 시간 폭이 단위 시간마다 증감되는 펄스 폭 분해 신호를 출력하는 신호 가변 출력 수단과, 상기 펄스 폭 분해신호의 시간 폭의 증감을 감지하여, 상기 제어 펄스의 펄스 폭을 상기 단위 시간보다도 짧은 시간 단위로 변동시키는 시간 제어 수단을 구비한 것을 특징으로 한다.The pulse generator of the present invention is a pulse generator for generating a control pulse having a variable pulse width, comprising: signal variable output means for outputting a pulse width decomposition signal whose time width is increased or decreased every unit time, and the time of the pulse width decomposition signal; And a time control means for sensing the increase or decrease of the width and varying the pulse width of the control pulse by a time unit shorter than the unit time.

이 경우, 신호 가변 출력 수단으로부터의 펄스 폭 분해 신호는 그 시간 폭이 단위시간마다 증감하나 이 펄스 폭 분해 신호를 받은 시간 제어 수단은 제어 펄스의 시간 폭인 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있으므로 제어 펄스의 펄스 폭의 분해능력이 펄스 발생기 자신의 시간 분해능력인 단위시간의 클록 시간 폭보다도 향상된다. 그 때문에 펄스 발생기의 단위시간이 되는 클록 시간 폭을 일부러 짧게 하지 않아도 시간 제어 수단을 부가하는 것만으로 당해 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.In this case, the pulse width decomposition signal from the signal variable output means increases or decreases in the time width for each unit time, but the time control means receiving the pulse width decomposition signal changes the pulse width, which is the time width of the control pulse, in units of time shorter than the unit time. Therefore, the resolution of the pulse width of the control pulse is improved than the clock time width of the unit time which is the time resolution of the pulse generator itself. Therefore, even if the clock time width that becomes the unit time of the pulse generator is not deliberately shortened, the pulse width control can be performed in a time unit shorter than the unit time simply by adding a time control means.

또한 본 발명의 펄스 발생기는 신호 가변 출력 수단으로부터 출력되는 펄스 폭 분해 신호가 제어 펄스의 펄스 폭에 거의 일치한 시간 폭을 가지는 펄스 폭 조 분해 신호와, 상기 제어 펄스의 펄스 폭을 단위시간마다 조정하는 펄스 폭 세분해 신호에 의하여 구성되고, 상기 시간 제어 수단은 펄스 폭 조분해(粗分解) 신호에 의하여 상기 제어 펄스의 펄스 폭을 대략 결정하고, 상기 펄스 폭 세분해(細分解) 신호에 의하여 상기 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 조정하는 것인 것을 특징으로 한다.In addition, the pulse generator of the present invention adjusts the pulse width decomposition decomposition signal having a time width at which the pulse width decomposition signal outputted from the signal variable output means is substantially equal to the pulse width of the control pulse, and the pulse width of the control pulse for each unit time. And the time control means approximately determines the pulse width of the control pulse by a pulse width decomposition signal, and by the pulse width refinement signal. The pulse width of the control pulse is characterized in that for adjusting the time unit shorter than the unit time.

이와 같이 하면 시간 제어 수단은 신호 가변 출력 수단으로부터 발생하는 펄스 폭 조분해 신호에 의하여 제어 펄스의 시간 폭인 펄스 폭을 대략 결정하고, 미묘한 제어 펄스의 펄스 폭의 조정을 같은 신호 가변 출력 수단으로부터 얻어지는 다른 펄스 폭 세분해 신호에 의하여 행할 수 있다. 따라서 시간 제어 수단은 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호에 의하여 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다In this way, the time control means roughly determines the pulse width, which is the time width of the control pulse, based on the pulse width coarse signal generated from the signal variable output means, and adjusts the pulse width of the delicate control pulse from other signal variable output means. This can be done by a pulse width resolution signal. Therefore, the time control means can change the pulse width of the control pulse in units of time shorter than the unit time by two pulse width decomposition signals generated from the signal variable output means.

또한 본 발명의 펄스 발생기는 펄스 폭 조분해 신호보다도 먼저 상기 펄스 폭 세분해 신호를 출력하도록 상기 신호 가변 출력 수단을 구성함과 동시에 상기 시간 제어 수단은 펄스 폭 조분해 신호가 출력된 후에 상기 제어 펄스의 펄스 폭을 상기 단위시간보다 짧은 시간 단위로 조정하는 것인 것을 특징으로 한다. 이 경우 펄스 폭 세분해 신호가 출력되고, 또한 펄스 폭 조분해 신호가 출력된 후에 제어 펄스의 시간 폭인 펄스 폭이 미묘하게 조정됨으로써 제어 펄스의 펄스 폭이 펄스 폭 세분해 신호 및 펄스 폭 조분해 신호의 출력 후에 규정된다. 그 때문에 제어 펄스의 펄스 폭이 불필요하게 길어지는 것을 방지할 수 있다Further, the pulse generator of the present invention configures the signal variable output means to output the pulse width resolution signal before the pulse width resolution signal, and the time control means is configured to output the control pulse after the pulse width resolution signal is output. It is characterized in that to adjust the pulse width of the time unit shorter than the unit time. In this case, after the pulse width resolution signal is output, and the pulse width resolution signal is output, the pulse width, which is the time width of the control pulse, is delicately adjusted so that the pulse width of the control pulse is reduced by the pulse width resolution signal and the pulse width resolution signal. After the output of is prescribed. Therefore, the pulse width of a control pulse can be prevented from becoming unnecessarily long.

또한 본 발명의 펄스 발생기는 입력 전압이 소정의 임계치를 넘으면 상기 제어 펄스를 생성하는 펄스 생성 수단을 구비하고, 상기 시간 제어 수단은 상기 펄스 폭 조분해 신호가 출력 개시되면 상기 펄스 폭 세분해 신호에 따른 전압 레벨에 중첩하여 상기 임계치를 넘는 피크치로부터 소정의 기울기로 해당 전압 레벨을 강하시키는 펄스 생성 신호를 생성하고, 이 펄스 생성신호를 상기 입력 전압으로 함으로써 제어 펄스의 펄스 폭을 상기 단위시간보다 짧은 시간 단위로 조정하는 구성으로 되어 있다In addition, the pulse generator of the present invention includes a pulse generating means for generating the control pulse when the input voltage exceeds a predetermined threshold, and the time control means is provided to the pulse width resolution signal when the pulse width resolution signal is started to output. By generating a pulse generation signal for dropping the voltage level by a predetermined slope from the peak value exceeding the threshold value in accordance with the voltage level according to the above, and by making this pulse generation signal as the input voltage, the pulse width of the control pulse is shorter than the unit time It is structure to adjust by time unit

이와 같이 하면 제어 펄스의 시간 폭인 펄스 폭은 신호 가변 출력 수단으로부터 발생하는 펄스 생성 신호와 펄스 생성 수단에 설정된 임계치에 의하여 결정된다. 펄스 생성 신호는 펄스 폭 세분해 신호가 출력 개시되고 나서 펄스 폭 조분해 신호가 출력 개시될 때까지의 시간이 길어질수록 펄스 폭 조분해 신호가 출력 개시된 후 임계치에 이를 때까지의 지연 시간이 짧아지고 제어 펄스의 생성을 개시하는 타이밍이 빨라지므로 펄스 폭 세분해 신호의 출력 개시 타이밍을 변화시킴으로써 미묘한 제어 펄스의 펄스 폭 조정을 행할 수 있다. 따라서 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호 및 펄스 생성 수단에 설정된 임계치에 의하여 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다In this way, the pulse width, which is the time width of the control pulse, is determined by the pulse generation signal generated from the signal variable output means and the threshold set in the pulse generation means. In the pulse generation signal, the longer the time from the start of the pulse width resolution signal to the start of the pulse width resolution signal is output, the shorter the delay time from the start of the pulse width resolution signal to the threshold after the output is started. Since the timing for starting the generation of the control pulse is accelerated, the pulse width of the delicate control pulse can be adjusted by changing the output start timing of the pulse width resolution signal. Therefore, the pulse width of the control pulse can be varied in units of time shorter than the unit time by the two pulse width decomposition signals generated from the signal variable output means and the thresholds set in the pulse generating means.

또한 본 발명의 펄스 발생기는 입력 전압이 소정의 임계치와 상기 제어 펄스를 생성하는 펄스 생성 수단을 갖추고, 상기 시간 제어 수단은 펄스 폭 조분해 신호가 출력 개시되면 펄스 폭 세분해 신호에 따른 전압 레벨에 중첩되고 임계치를 넘은 피크치로부터 소정의 기울기로 전압 레벨을 강하시키는 펄스 생성 신호를 생성하고, 이 펄스 생성 신호를 상기 입력 전압으로 함으로써 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 조정하는 구성으로 하고 있다In addition, the pulse generator of the present invention is provided with a pulse generating means for generating an input voltage at a predetermined threshold and the control pulse, wherein the time control means is provided at a voltage level according to the pulse width refinement signal when the pulse width coarse resolution signal is outputted. By generating a pulse generation signal for dropping the voltage level by a predetermined slope from the peak value overlapping and exceeding the threshold, and by setting the pulse generation signal to the input voltage, the pulse width of the control pulse is adjusted in units of time shorter than the unit time Doing

이와 같이 하면 제어 펄스의 시간 폭인 펄스 폭은 신호 가변 출력 수단으로부터 발생하는 펄스 생성 신호와 펄스 생성 수단으로 설정된 임계치에 의하여 결정된다. 펄스 생성 신호는 펄스 폭 세분해 신호가 출력 개시되고 나서 펄스 폭 조분해 신호가 출력 개시될 때까지의 시간이 길어질수록 펄스 폭 조분해 신호가 출력 개시된 시점에서의 피크치가 높아지고 임계치로 강하될 때까지의 시간이 길어진다. 즉 펄스 폭 세분해 신호의 출력 개시 타이밍을 변화시킴으로써 제어 펄스의 생성이 종료되는 타이밍을 가변하고 미묘한 제어 펄스의 펄스 폭 조정을 행할 수 있다. 따라서 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호 및 펄스 생성 수단에 설정된 임계치에 의하여 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다.In this way, the pulse width, which is the time width of the control pulse, is determined by the pulse generation signal generated from the signal variable output means and the threshold set by the pulse generation means. The pulse generation signal has a longer time from the start of outputting the pulse width resolution signal to the start of output of the pulse width resolution signal until the peak value at the time point at which the pulse width resolution signal is output is increased and drops to the threshold value. The longer the time. In other words, by changing the output start timing of the pulse width resolution signal, the timing at which the generation of the control pulse is terminated can be varied, and the pulse width of the delicate control pulse can be adjusted. Therefore, the pulse width of the control pulse can be varied in units of time shorter than the unit time by the two pulse width decomposition signals generated from the signal variable output means and the thresholds set in the pulse generating means.

또한 본 발명의 펄스 발생기는 시간 제어 수단이 펄스 폭 조분해 신호의 출력 개시시에 펄스 폭 세분해 신호에 따른 전압 레벨을 발생하는 바이어스 전압 생성 수단을 구비하고 있다The pulse generator of the present invention is further provided with a bias voltage generating means for the time control means to generate a voltage level in accordance with the pulse width refinement signal at the start of outputting the pulse width resolution signal.

이와 같이 하면 바이어스 전압 생성 수단은 펄스 폭 조분해 신호의 출력 개시시에 있어서, 펄스 폭 세분해 신호에 따른 전압 레벨(이를 테면 절편에 상당)을 펄스 생성 신호에 줄 수 있으므로 신호 가변 출력 수단으로부터 단위시간마다 온 시간 또는 주기가 다른 온 펄스군으로 이루어지는 펄스 폭 세분해 신호가 출력되는 경우에도 미묘한 제어 펄스의 펄스 폭 조정을 할 수 있다.In this way, since the bias voltage generating means can give the pulse generating signal a voltage level (such as an intercept) corresponding to the pulse width refining signal at the start of outputting the pulse width reconstructing signal, Even in the case where a pulse width resolution signal composed of an on pulse group having a different on time or period for each time is output, the subtle pulse width of the control pulse can be adjusted.

또한 본 발명의 펄스 발생기는 펄스 폭을 변동시킨 제어 펄스를 생성하는 펄스 발생기에 있어서, 제어 펄스의 펄스 폭에 거의 일치한 시간 폭을 가지는 펄스 폭 조분해 신호와, 상기 펄스 조분해 신호와의 위상차가 단위시간마다 증감하는 펄스 폭 세분해 신호를 출력하는 신호 가변 출력 수단과, 상기 위상차의 증감을 검지하고 상기 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시키는 시간 제어 수단을 구비하고 있다.In addition, the pulse generator of the present invention is a pulse generator for generating a control pulse with a variable pulse width, the phase difference between the pulse width decomposition signal having a time width substantially equal to the pulse width of the control pulse and the pulse coarse signal Signal variable output means for outputting a pulse width decomposing signal for increasing / decreasing every unit time, and time control means for detecting the increase / decrease of the phase difference and varying the pulse width of the control pulse in units of time shorter than the unit time. .

이 경우 신호 가변 출력 수단으로부터의 펄스 폭 세분해 신호는 펄스 폭 조분해 신호와의 위상차가 단위시간마다 증감하지만, 이 위상차를 받아 시간 제어 수단은 제어 펄스의 시간 폭인 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있으므로 제어 펄스의 펄스 폭의 분해능력이 펄스 발생기 자신의 시간 분해능력인 단위시간의 클록 시간 폭보다 향상된다. 그 때문에 펄스 발생기의 단위시간이 되는 클록 시간 폭을 일부러 짧게 하지 않아도 시간 제어 수단을 부가하는 것만으로 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호에 의하여 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.In this case, the pulse width refinement signal from the signal variable output means increases or decreases the phase difference from the pulse width resolution signal every unit time, but the time control means receives a time difference of the pulse width which is the time width of the control pulse shorter than the unit time. Since the pulse width of the control pulse can be varied by the unit, the resolution of the pulse width of the control pulse is improved from the clock time width of the unit time, which is the time resolution of the pulse generator itself. Therefore, even if the clock time width that becomes the unit time of the pulse generator is not deliberately shortened, the pulse width is controlled in units of time shorter than the unit time by two pulse width decomposition signals generated from the signal variable output means simply by adding a time control means. Becomes possible.

또한 본 발명의 펄스 발생기는 펄스 폭을 변동시킨 제어 펄스를 생성하는 펄스 발생기에 있어서, 입력 전압이 소정의 임계치를 넘으면 상기 제어 펄스를 생성하는 펄스 생성 수단과, 동작 전압의 전압 레벨을 조정하는 동작 전압 조정 수단과, 상기 동작 전압을 상한으로 하여 전압 레벨을 경사시키는 펄스 생성 신호를 생성하고, 이 펄스 생성 신호를 상기 입력 전압으로 함으로써 제어 펄스의 펄스 폭을 조정하는 시간 제어 수단을 구비한 것이다.In addition, the pulse generator of the present invention is a pulse generator for generating a control pulse having a variable pulse width, the pulse generating means for generating the control pulse when the input voltage exceeds a predetermined threshold, and the operation of adjusting the voltage level of the operating voltage And a voltage adjusting means, and a time generating means for generating a pulse generating signal for inclining a voltage level with the operating voltage as an upper limit, and adjusting the pulse width of a control pulse by setting the pulse generating signal as the input voltage.

이 경우, 시간 제어 수단으로부터 펄스 생성 수단에 부여할 수 있는 펄스 생성 신호는 동작 전압을 상한으로 하여 그 전압 레벨이 경사 상승 또는 경사 하강하나, 당해 동작 전압은 변동하므로 단위시간마다 증감하는 펄스 분해 신호를 기초로 펄스 생성 신호를 얻는 경우에도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다. In this case, the pulse generation signal that can be applied to the pulse generation means from the time control means is a rising or falling ramp with the operating voltage as an upper limit, but since the operating voltage fluctuates, the pulse decomposition signal increases and decreases every unit time. Even in the case of obtaining a pulse generation signal based on, the pulse width control can be performed in units of time shorter than the unit time without depending on the unit time.

또한 본 발명의 펄스 발생기는 펄스 폭을 변동시킨 제어 펄스를 생성하는 펄스 발생기에 있어서, 입력 전압이 소정의 임계치를 넘으면 상기 제어 펄스를 생성하는 펄스 생성 수단과, 상기 임계치의 전압 레벨을 조정하는 임계치 전압 조정 수단과, 전압 레벨을 경사시키는 펄스 생성 신호를 생성하고, 이 펄스 생성 신호를 입력 전압으로 함으로써 제어 펄스의 펄스 폭을 조정하는 시간 제어 수단을 구비한 것이다.In addition, the pulse generator of the present invention is a pulse generator for generating a control pulse having a variable pulse width, pulse generator means for generating the control pulse when the input voltage exceeds a predetermined threshold value, and threshold for adjusting the voltage level of the threshold value; And a time adjusting means for generating a voltage generating means and a pulse generating signal for inclining the voltage level, and adjusting the pulse width of the control pulse by using this pulse generating signal as the input voltage.

이 경우 시간 제어 수단으로부터 펄스 생성 수단에 주어지는 펄스 생성 신호는 그 전압 레벨이 경사 상승 또는 경사 하강하지만 펄스 생성 수단으로 설정되는 임계치의 전압 레벨이 변동하므로 단위시간마다 증감하는 펄스 분해 신호에 기초하여 펄스 생성 신호를 얻는 경우에도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.In this case, the pulse generation signal given from the time control means to the pulse generation means is pulsed on the basis of the pulse decomposition signal that increases or decreases every unit time since the voltage level is increased or decreased incline but the voltage level of the threshold set by the pulse generation means is varied. Even when a generation signal is obtained, pulse width control can be performed in units of time shorter than the unit time without depending on the unit time.

본 발명의 펄스 발생기에 의하면 펄스 발생기의 단위시간이 되는 클록 시간 폭을 짧게 하지 않아도 단위시간마다 시간 폭이 증감하는 펄스 폭 분해 신호에 의하여, 당해 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.According to the pulse generator of the present invention, even if the clock time width that becomes the unit time of the pulse generator is shortened, the pulse width control can be performed in a unit of time shorter than the unit time by a pulse width decomposition signal in which the time width increases and decreases for each unit time. do.

또한 본 발명의 펄스 발생기에 의하면 신호 가변 출력 수단으로부터의 2개의 펄스 폭 분해 신호에 의하여 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다.In addition, according to the pulse generator of the present invention, the pulse width of the control pulse can be changed in units of time shorter than the unit time by two pulse width decomposition signals from the signal variable output means.

또한 본 발명의 펄스 발생기에 의하면 제어 펄스의 펄스 폭이 펄스 폭 세분해 신호 및 펄스 폭 조분해 신호의 출력 후에 규정되므로 제어 펄스의 펄스 폭이 불필요하게 길어지는 것을 방지할 수 있다.Further, according to the pulse generator of the present invention, since the pulse width of the control pulse is defined after the output of the pulse width refinement signal and the pulse width coarse resolution signal, the pulse width of the control pulse can be prevented from being unnecessarily long.

또한 본 발명의 펄스 발생기에 의하면 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호 및 펄스 생성 수단에 설정된 임계치에 의하여 제어 펄스의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다.In addition, according to the pulse generator of the present invention, the pulse width of the control pulse can be varied in units of time shorter than the unit time by the two pulse width decomposition signals generated from the signal variable output means and the threshold value set in the pulse generating means.

본 발명의 펄스 발생기에 의하면 단위시간마다 온 시간 또는 주기가 다른 온 펄스군으로 이루어지는 펄스 폭 세분해 신호가 출력되는 경우에도 미묘한 제어 펄스의 펄스 폭의 조정을 행할 수 있다.According to the pulse generator of the present invention, even when a pulse width resolution signal composed of on pulse groups having different on times or periods is output for each unit time, the pulse width of the delicate control pulse can be adjusted.

또한 본 발명의 펄스 발생기에 의하면 펄스 발생기의 단위시간이 되는 클록 시간 폭을 일부러 짧게 하지 않아도 펄스 폭 세분해 신호와 펄스 폭 조분해 신호와의 사이에 위상차를 갖게 함으로써 신호 가변 출력 수단으로부터 발생하는 2개의 펄스 폭 분해 신호에 의하여 단위시간보다 짧은 시간씩 펄스 폭 제어가 가능하게 된다. In addition, according to the pulse generator of the present invention, two phases generated from the signal variable output means by having a phase difference between the pulse width refinement signal and the pulse width coarse resolution signal without deliberately shortening the clock time width that becomes the unit time of the pulse generator The pulse width separation signal enables pulse width control by a time shorter than a unit time.

또한 본 발명의 펄스 발생기에 의하면 동작 전압을 변동시킴으로써 단위시간마다 증감하는 펄스 분해 신호를 기초로 펄스 생성 신호를 얻는 경우에 있어서도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능된다.In addition, according to the pulse generator of the present invention, even when a pulse generation signal is obtained based on a pulse decomposition signal that increases or decreases every unit time by varying the operating voltage, the pulse width control is performed in units of time shorter than the unit time without depending on the unit time. It is possible.

또한 본 발명의 펄스 발생기에 의하면 펄스 생성 수단으로 설정되는 임계치의 전압 레벨을 변동시킴으로써 단위시간마다 증감하는 펄스 분해 신호를 기초로 펄스 생성 신호를 얻는 경우에도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간단위마다 펄스 폭 제어가 가능하게 된다.In addition, according to the pulse generator of the present invention, even when a pulse generation signal is obtained on the basis of a pulse decomposition signal that increases or decreases every unit time by varying the voltage level of the threshold set by the pulse generation unit, it is shorter than the unit time. Pulse width control can be performed for each unit of time.

이하 첨부 도면을 참조하면서 본 발명에 있어서의 펄스 발생기의 바람직한 각 실시예를 설명한다. 이러한 각 실시예에 있어서 동일한 부분에는 동일 부호를 붙이고 공통되는 부분의 설명은 중복되기 때문에 극도로 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, each preferred embodiment of the pulse generator in this invention is described, referring an accompanying drawing. In each of these embodiments, the same parts are denoted by the same reference numerals, and descriptions of common parts are overlapped, and thus are omitted extremely.

실시예 1 Example 1

이하, 본 발명의 바람직한 펄스 발생기를 이용한 스위칭 전원 장치의 일실시예에 대하여 첨부 도면인 1 및 2를 참조하여 상세하게 설명한다.Hereinafter, an embodiment of a switching power supply using a preferred pulse generator of the present invention will be described in detail with reference to the accompanying drawings 1 and 2.

장치 전체의 구성을 나타내는 도1에 있어서, 1, 2는 직류 입력 전원(3)으로부터의 입력전압(Vi)이 인가되는 입력 단자이고, 입력 단자(1, 2)의 양단 사이에 예를 들면 MOS형 FET 등으로 이루어지는 스위칭 소자(4)와 다이오드(5)의 직렬 회로가 접속됨과 동시에 다이오드(5)의 양단 사이에는 초크 코일(6)과 콘덴서(7)로 이루어지는 직렬 회로가 접속된다. 콘덴서(7)의 양단에는 출력 단자(8, 9)가 접속되고, 스위칭 소자(4), 다이오드(5), 초크 코일(6) 및 콘덴서(7)에 입력 단자(1, 2) 사이의 입력 전압(Vi)보다 낮은 출력 전압(Vo)을 출력 단자(8, 9) 사이로부터 부하(10)에 공급하는 강압 컨버터(11)를 구성하고 있다. 즉, 이 강압 컨버터(11)는 스위칭 소자(4)의 온 기간 중에 다이오드(5)를 오프하고 초크 코일(6)에 에너지를 비축하여 스위칭 소자(4)의 오프 기간 중에 다이오드(5)를 온 하고 초크 코일(6)에 비축된 에너지를 방출함으로써 평활용 콘덴서(7)의 양단 사이에 발생하는 출력 전압(Vo)을 출력 단자(8, 9)로부터 부하(10)에 공급하는 구성으로 되어 있다.In Fig. 1 showing the configuration of the entire apparatus, 1 and 2 are input terminals to which an input voltage Vi from the DC input power source 3 is applied, and for example, a MOS is provided between both ends of the input terminals 1 and 2. The series circuit of the switching element 4 made of a type FET and the like and the diode 5 are connected, and the series circuit composed of the choke coil 6 and the condenser 7 is connected between both ends of the diode 5. Output terminals 8 and 9 are connected to both ends of the condenser 7, and the input between the input terminals 1 and 2 is connected to the switching element 4, the diode 5, the choke coil 6 and the condenser 7. The step-down converter 11 which supplies the output voltage Vo lower than the voltage Vi to the load 10 from between the output terminals 8 and 9 is comprised. That is, the step-down converter 11 turns off the diode 5 during the on period of the switching element 4 and stores energy in the choke coil 6 to turn on the diode 5 during the off period of the switching element 4. The output voltage Vo generated between both ends of the smoothing capacitor 7 is supplied from the output terminals 8 and 9 to the load 10 by releasing energy stored in the choke coil 6. .

또한, 본 실시예에서는 트랜스가 존재하지 않는 비절연형 강압 컨버터(11)에 대하여 설명하였으나 비절연형 승압 컨버터나 승강압 컨버터로 대체하여도 된다. 또한, 트랜스를 사이에 두고 입력측과 출력측을 절연하는 절연형 컨버터(포워드 컨버터, 플라이 백 컨버터 등)를 사용하여도 된다. In addition, although the non-isolated step-down converter 11 in which the transformer does not exist was described in the present embodiment, a non-isolated step-up converter or step-down converter may be replaced. Moreover, you may use the isolation type converter (forward converter, flyback converter, etc.) which insulates an input side and an output side through a transformer.

한편 출력 전압(Vo)을 안정화시키는 펄스 발생기에 상당하는 귀환 회로(21)로서 본 실시예에서는 출력 전압(Vo)을 분압하여 검출 신호를 출력하기 위하여 출력 단자(8, 9) 사이에 접속된 출력 전압 검출 회로로서의 분압 저항(12, 13)과 상기 검출 신호의 전압 레벨과 기준 전원(15)의 기준 전압을 비교하고, 그 비교 결과를 출력하는 콤퍼레이터(16)와, 콤퍼레이터(16)로부터의 비교 결과를 받아, 기준이 되는 클록 신호의 단위 시간(클록 시간 폭(Tclk))으로 그 시간 폭이 증감하는 펄스 폭 세분해 신호(Vs)를 출력하는 신호 가변 출력 수단으로서의 DSP(디지털 신호 처리기) (17)와 DSP(17)로부터의 펄스 폭 세분해 신호(Vs)의 시간 폭의 증감을 같은 DSP(17)로부터 별도로 출력되는 펄스 폭 조분해 신호(Vm)와의 시간차에 의하여 검지하고, 상기 클록 신호의 단위시간보다 짧은 시간 단위로 스위칭 소자(4)에 공급하는 펄스 구동 신호의 시간 폭을 변동시키는 변화부(30, 31)(도2 참조)를 펄스 생성 신호로서의 제어 신호(Vd)로 생성하는 시간 제어 수단으로서의 시간 제어 회로(18)와 시간 제어 회로(18)에서 생성된 제어 신호(Vd)의 변화부(31)가 임계치(Vd_th)에 이르면 스위칭 소자(4)에 온 펄스의 펄스 구동 신호(Vg)를 공급하는 펄스 생성 수단으로서의 구동 회로(20)를 각각 구비하고 있다. 특히 본 실시예에서 신규한 시간 제어 회로(18)를 구비하고 있는 점이 주목된다. 즉, 본 실시예에 있어서의 시간 제어 회로(18)는 DSP(17)에서 생성되는 시간의 단위 폭이 큰 두 개의 펄스 출력(펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm))으로부터 시간의 단위 폭이 펄스 출력보다 작은 제어 신호(Vd)를 생성하는 기능을 구비하고 있다.On the other hand, as a feedback circuit 21 corresponding to a pulse generator for stabilizing the output voltage Vo, in this embodiment, an output connected between the output terminals 8 and 9 in order to divide the output voltage Vo and output a detection signal. Comparison from the comparator 16 and the comparator 16 which compares the voltage divider 12 and 13 as a voltage detection circuit, the voltage level of the said detection signal, and the reference voltage of the reference power supply 15, and outputs the comparison result. The DSP (digital signal processor) as a signal variable output means for receiving the result and outputting the pulse width refinement signal Vs whose time width increases or decreases as a unit time (clock time width Tclk) of the reference clock signal ( 17) and the time width of the pulse width resolution signal Vs from the DSP 17 are detected by the time difference between the pulse width resolution signal Vm separately output from the same DSP 17, and the clock signal is detected. Shorter than Time as a time control means for generating, as a control signal Vd as a pulse generation signal, change units 30 and 31 (see Fig. 2) for varying the time width of the pulse drive signal supplied to the switching element 4 in units of time. When the change section 31 of the control signal Vd generated by the control circuit 18 and the time control circuit 18 reaches the threshold Vd_th, the pulse driving signal Vg of the on pulse is supplied to the switching element 4. Each of the driving circuits 20 as pulse generating means is provided. In particular, it is noted that the novel time control circuit 18 is provided in this embodiment. That is, the time control circuit 18 in this embodiment has two pulse outputs (pulse width refinement signal Vs and pulse width coarse resolution signal Vm) having a large unit width of time generated by the DSP 17. ) Has a function of generating a control signal Vd whose unit width of time is smaller than the pulse output.

도2는 상단으로부터 펄스 폭 세분해 신호(Vs), 펄스 폭 조분해 신호(Vm), 제어 신호(Vd) 및 펄스 구동 신호(Vg)의 각 파형을 나타내고 있다. 이 도면으로 알 수 있는 바와 같이 상기 DSP(17)로부터는 동일한 주파수의 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)가 출력된다. 또한, 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)은 출력 전압(Vo)의 급변 등에 의하여 변동됨과 동시에, 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)도 피감시대상의 감시 결과인 출력 전압(Vo)이 상승하면 클록 시간 폭(Tclk)마다 짧아져 출력 전압(Vo)이 저하되면 클록 시간 폭(Tclk)마다 길어진다. 또한, 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)는 동시에 하강하고 펄스 폭 세분해 신호(Vs)의 상승이 온 시간(Ton_s)의 변동에 따라 가변하게 되어 있다. DSP(17)에 동작 전압(Vcc)이 인가되고 있는 관계로, 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)는 동일한 동작 전압(Vcc)의 전압 레벨을 가지는 온 펄스를 출력한다.Fig. 2 shows each waveform of the pulse width refinement signal Vs, the pulse width resolution signal Vm, the control signal Vd and the pulse drive signal Vg from the top. As can be seen from this figure, the pulse width resolution signal Vs and the pulse width resolution signal Vm of the same frequency are output from the DSP 17. In addition, the on time Ton_m of the pulse width resolution signal Vm is changed by a sudden change in the output voltage Vo, and the on time Ton_s of the pulse width resolution signal Vs is also monitored. If the resultant output voltage Vo rises, it shortens for each clock time width Tclk, and if the output voltage Vo decreases, it increases for each clock time width Tclk. In addition, the pulse width refinement signal Vs and the pulse width refinement signal Vm are simultaneously dropped, and the rise of the pulse width refinement signal Vs is varied in accordance with the variation in the on time Ton_s. Since the operating voltage Vcc is applied to the DSP 17, the pulse width refinement signal Vs and the pulse width coarse resolution signal Vm output on pulses having a voltage level of the same operating voltage Vcc. do.

시간 제어 회로(18)의 구성을 설명하면 펄스 폭 세분해 신호(Vs)가 발생하는 DSP(17)의 한쪽 출력 단자와 구동 회로(20)의 입력 단자의 사이에는 저항(Rl1)과 역병렬 접속된 방전용 다이오드(D1)와의 병렬 회로가 삽입 접속되고, 또 펄스 폭 조분해 신호(Vm)가 발생하는 DSP(17)의 출력 단자와 구동 회로(20)의 입력 단자와의 사이에 별도 저항(R12)과 역류 방지용 다이오드(D2)의 직렬 회로가 삽입 접속된다. 구동 회로(20)의 입력 단자에 연결되는 저항(Rl1)과 저항(R12)의 일단에는 공통되는 콘덴서(C)의 일단이 접속되고, 이 콘덴서(C)의 타단이 접지 라인에 접속된다. 구동 회로(20)의 입력 단자에 발생하는 제어 신호(Vd)의 전압 레벨은 콘덴서(C)의 단자간 전압에 일치한다.The structure of the time control circuit 18 will be described. The resistor Rl1 and the anti-parallel connection are connected between one output terminal of the DSP 17 where the pulse width resolution signal Vs is generated and the input terminal of the driving circuit 20. The parallel circuit with the discharge diode D1 is inserted and connected separately, and a separate resistor (between the output terminal of the DSP 17 and the input terminal of the driving circuit 20 where the pulse width modulation signal Vm is generated) The series circuit of R12) and the backflow prevention diode D2 is inserted and connected. One end of the common capacitor C is connected to one end of the resistor R1 and the resistor R12 connected to the input terminal of the drive circuit 20, and the other end of the capacitor C is connected to the ground line. The voltage level of the control signal Vd generated at the input terminal of the drive circuit 20 corresponds to the voltage between the terminals of the capacitor C.

상기 저항(Rl1)과 콘덴서(C)의 직렬 회로는 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)에 비례하여 제어 신호(Vd)의 전압 레벨을 상승시키는 제1 시간-전압 변환 회로에 상당한다. 또한, 저항(R12)과 콘덴서(C)의 직렬 회로는 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)에 비례하여 제어 신호(Vd)의 전압 레벨을 상승시키는 제2의 시간-전압 변환 회로에 상당한다. 또한 도2에 도시하는 바와 같이 펄스 폭 세분해 신호(Vs)가 상승하고 나서 펄스 폭 조분해 신호(Vm)가 상승할 때까지 상태 1에서는 펄스 폭 세분해 신호(Vs)의 온 펄스에 저항(Rl1)을 경유하여 콘덴서(C)가 충전되고, 제어 신호(Vd)가 영(0)으로부터 경사 상승하는 변화부(30)가 형성된다. 펄스 폭 조분해 신호(Vm)가 상승한 후 상태(2)에서 펄스 폭 세분해 신호(Vs)의 온 펄스에 저항(R11)을 경유하여 콘덴서(C)가 충전되는 이외에, 펄스 폭 조분해 신호(Vm)의 온 펄스에 의하여 저항(R12)을 거쳐 콘덴서(C)가 충전되고, 제1 변화부(30)로부터 갑자기 경사 상승하는 제2 변화부(31)가 제어 신호(Vd)에 형성된다. 그리고 이 경우는 펄스 폭 조분해 신호(Vm)가 상승하고나서 제2 변화부 (31)에 의하여 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이를 때까지의 상태 2의 시간(Td)이 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)의 증감에 따라 클록 시간 폭(Tclk)보다 짧은 시간 폭 단위로 증감하도록 저항 (R11, R12)의 저항값 및 콘덴서(C)의 용량을 설정하고 있다. The series circuit of the resistor R1 and the condenser C is connected to a first time-voltage conversion circuit for raising the voltage level of the control signal Vd in proportion to the on time Ton_s of the pulse width resolution signal Vs. It is considerable. In addition, the series circuit of the resistor R12 and the capacitor C has a second time-voltage conversion for raising the voltage level of the control signal Vd in proportion to the on time Ton_m of the pulse width modulation signal Vm. It corresponds to a circuit. Also, as shown in Fig. 2, in the state 1, the resistance to the on pulse of the pulse width refinement signal Vs is increased until the pulse width refinement signal Vs increases and then the pulse width refinement signal Vs rises. The capacitor C is charged via Rl1, and a change section 30 is formed in which the control signal Vd is inclined upwardly from zero (0). After the pulse width resolution signal Vm rises, in the state (2), the capacitor C is charged to the ON pulse of the pulse width resolution signal Vs via the resistor R11, and the pulse width resolution signal ( The capacitor C is charged through the resistor R12 by the on pulse of Vm, and the second change portion 31 which is suddenly inclined upward from the first change portion 30 is formed in the control signal Vd. In this case, the time Td of the state 2 until the voltage width of the control signal Vd reaches the threshold value Vd_th by the second change unit 31 after the pulse width coarse resolution signal Vm rises The resistance values of the resistors R11 and R12 and the capacitance of the capacitor C are increased to increase or decrease in the unit of the time width shorter than the clock time width Tclk according to the increase and decrease of the on time Ton_s of the pulse width resolution signal Vs. Setting.

또한, 본 실시예의 귀환 회로(21)는 피감시대상을 출력 전압(Vo)으로 하고 이 출력 전압(Vo)을 안정화시키기 위하여 펄스 구동 신호(Vg)의 온 펄스 폭을 가변 제어하고 있지만, 예를 들면 피크 전류 제어의 귀환 회로와 같이 피감시대상이 출력 전압(Vo) 뿐만 아니라 전류용 다이오드(5) 또는 초크 코일(6)을 흐르는 전류를 피감시대상으로서 포함한 것이라도 좋다. In addition, the feedback circuit 21 of the present embodiment variably controls the on pulse width of the pulse driving signal Vg in order to set the monitored object as the output voltage Vo and to stabilize the output voltage Vo. For example, as with a feedback circuit for peak current control, the monitored object may include not only the output voltage Vo but also the current flowing through the current diode 5 or the choke coil 6 as the monitored object.

다음으로 구성에 대하여 그 작용을 설명한다. 구동 신호(2)로부터의 펄스 구동 신호를 스위칭 소자(4)에 공급하면 이 스위칭 소자(4)가 스위칭 동작하고 입력 전압(Vi)보다 낮은 출력 전압(Vo)이 평활용 콘덴서(7)의 양단 사이에 발생한다. 이 출력 전압(Vo)은 출력 단자(8, 9)에 접속되는 부하(10)에 공급된다. Next, the operation of the configuration will be described. When the pulse driving signal from the driving signal 2 is supplied to the switching element 4, the switching element 4 switches and the output voltage Vo lower than the input voltage Vi is both ends of the smoothing capacitor 7. Occurs in between. This output voltage Vo is supplied to the load 10 connected to the output terminals 8 and 9.

한편 귀환 회로(21)는 전술한 바와 같이 출력 전압(Vo)의 변동을 감시하고 이 출력 전압(Vo)이 안정화되도록 구동 회로(20)로부터의 펄스 구동 신호(Vg)의 온 펄스 폭을 가변 제어한다. 보다 구체적으로는, 분압 저항(12, 13)에 있어서 출력 전압(Vo)을 분압한 검출 신호의 전압 레벨과 기준 전원(15)의 기준 전압이 콤퍼레이터(16)에 의하여 비교되고, 이 비교한 신호 출력이 DSP(17)의 입력 단자에 공급된다. DSP(17)는 이 신호 출력을 받고 클록 시간 폭(Tclk)을 단위시간으로 하여 온 시간(Ton_s)이 증감하는 펄스 폭 세분해 신호(Vs)의 온 펄스가 출력 단자로부터 발생함과 동시에 이 펄스 폭 세분해 신호(Vs)의 상승 후에 일정한 온 시간(Ton_m)을 가지는 펄스 폭 조분해 신호(Vm)의 온 펄스가 출력 단자로부터 발생한다.On the other hand, the feedback circuit 21 variably controls the on pulse width of the pulse drive signal Vg from the drive circuit 20 so as to monitor the fluctuation of the output voltage Vo and stabilize the output voltage Vo as described above. do. More specifically, the voltage level of the detection signal which divided the output voltage Vo in the voltage divider 12 and 13 and the reference voltage of the reference power supply 15 are compared by the comparator 16, and this compared signal The output is supplied to the input terminal of the DSP 17. The DSP 17 receives this signal output and generates an ON pulse of the pulse width resolution signal Vs whose ON time Ton_s increases or decreases with the clock time width Tclk as the unit time, from the output terminal. An on pulse of the pulse width decomposition signal Vm having a constant on time Ton_m is generated from the output terminal after the rise of the width reduction signal Vs.

여기서 시간 제어 회로(18)는 도2에 나타내는 상태 1에 있어서, 펄스 폭 세분해 신호(Vs)의 온 펄스가 상승하면 저항(R11)을 통해 콘덴서(C)로의 충전을 개시한다. 이 때 제어 신호(Vd)의 전압 레벨 펄스 폭 세분해 신호(Vs)의 온 펄스의 전압 레벨이 동작 전압(Vcc)과 동일한 관계로 시간(t)이 경과함에 따라서 경사 상승하는 변화부(30)가 형성된다. 이 제어 신호(Vd)의 전압 레벨을 선형 근사하면 다음의 수학식2와 같이 나타낼 수 있다Here, in the state 1 shown in Fig. 2, the time control circuit 18 starts charging the capacitor C through the resistor R11 when the on pulse of the pulse width resolution signal Vs rises. At this time, since the voltage level of the on-pulse of the voltage level pulse width subdividing signal Vs of the control signal Vd is equal to the operating voltage Vcc, the change unit 30 which slopes up as time t passes. Is formed. A linear approximation of the voltage level of this control signal Vd can be expressed as Equation 2 below.

따라서 펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하는 시점의 제어 신호(Vd)의 전압 레벨(Vd)은 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)이 길어질수록 높아져 다음의 수학식3에 나타내는 바와 같이 된다.Therefore, the voltage level Vd of the control signal Vd at the time when the on pulse of the pulse width coarse resolution signal Vm rises increases as the on time Ton_s of the pulse width fine resolution signal Vs becomes longer. It is as shown in Formula 3.

펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하는 상태 2가 되면 저항(R11) 뿐만 아니라 저항(R12)도 경유하여 콘덴서(C)가 충전되고, 이 콘덴서(C)의 양단간 전압인 제어 신호(Vd)의 전압 레벨은 지금까지의 제1 변화부(30)보다 한층 급격하게 경사 상승하는 변화부(31)로 이행된다. 이 때의 제어 신호(Vd)의 전압 레벨을 선형 근사하면 다음의 수학식 4에 나타내는 바와 같이 된다.When the on pulse of the pulse width modulation signal Vm rises to the state 2, the condenser C is charged not only through the resistor R11 but also through the resistor R12, and the control signal which is the voltage between both ends of the condenser C. The voltage level of (Vd) is shifted to the change part 31 which inclines and rises more sharply than the 1st change part 30 so far. If the voltage level of the control signal Vd at this time is linearly approximated, the following equation (4) is obtained.

단, 여기서의 t는 상태 2로 이행한 후의 시간이며 또한 R11//R12 병렬 접속되는 저항 (R11, R12)의 합성 저항값으로 다음의 수학식5로 나타낼 수 있다Here, t is the time after the transition to state 2, and can be represented by the following formula (5) as the combined resistance value of the resistors R11 and R12 connected in parallel with R11 // R12.

따라서, 제어 신호(Vd)의 변화부(31)의 전압 레벨이 임계치(Vd_th)에 이르고, 구동 회로(20)로부터의 펄스 구동 신호(Vg)가 상승하는 시점에서의 상기 수학식4의 선형 근사식은 다음의 수학식6으로 나타낼 수 있다Therefore, the linear approximation of Equation 4 above when the voltage level of the change section 31 of the control signal Vd reaches the threshold Vd_th and the pulse driving signal Vg from the driving circuit 20 rises. The equation can be represented by the following equation (6).

단, Td는 펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하고 난 후 제어 신호(Vd)의 전압 레벨이 임계치 Vd_th에 이를 때까지 상태 2의 시간이다However, Td is the time of state 2 until the voltage level of the control signal Vd reaches the threshold value Vd_th after the ON pulse of the pulse width coarse resolution signal Vm rises.

제어 신호(Vd)의 전압 레벨이 임계치 Vd_th에 이른 후에는 콘덴서(C)가 더욱 충전되고 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)의 온 펄스가 동시에 하강할 때까지 제어 신호(Vd)는 임계치 Vd_th보다 높은 전압 레벨을 유지한다. 따라서 구동 회로(20) 제어 신호(Vd)의 전압 레벨이 임계치 Vd_th에 이르고 나서 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)의 온 펄스가 동시에 하강할 때까지의 사이에 온 펄스의 펄스 구동 신호(Vg)를 스위칭 소자(4)에 공급하고, 스위칭 소자(4)가 온(ON)한다. After the voltage level of the control signal Vd reaches the threshold Vd_th, the capacitor C is further charged and controlled until the on pulses of the pulse width resolution signal Vs and the pulse width resolution signal Vm simultaneously fall. Signal Vd maintains a voltage level higher than threshold Vd_th. Therefore, when the voltage level of the drive circuit 20 control signal Vd reaches the threshold Vd_th, the pulse width resolution signal Vs and the pulse width resolution signal Vm are turned on at the same time. The pulse drive signal Vg of a pulse is supplied to the switching element 4, and the switching element 4 is ON.

그 후 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)의 온 펄스가 동시에 하강하면 스위칭 소자(4)는 턴 오프된다. 그 후 쌍방의 신호(Vs, Vm)가 모두 오프가 되는 시간을 두고, 콘덴서(C)에 축적되어 있던 전하가 다이오드(D1)를 경유하여 DSP(17)로부터 신속하게 방전되므로 제어 신호(Vd)의 전압 레벨은 영으로 돌아오고, 다음 상태 1을 대기한다. 즉 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이르고 나서 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)의 온 펄스가 하강할 때까지의 시간이 펄스 구동 신호(Vg)의 온 시간(Tx)에 상당하고, 이것은 스위칭 소자(4)의 온 시간에 일치한다.Thereafter, when the on pulses of the pulse width resolution signal Vs and the pulse width resolution signal Vm fall simultaneously, the switching element 4 is turned off. Thereafter, the time when both the signals Vs and Vm are turned off, and the charge accumulated in the capacitor C is quickly discharged from the DSP 17 via the diode D1, the control signal (Vd) The voltage level at returns to zero and waits for the next state 1. That is, the time from when the voltage level of the control signal Vd reaches the threshold Vd_th until the on pulse of the pulse width refinement signal Vs and the pulse width coarse resolution signal Vm falls is the pulse drive signal Vg. ) Corresponds to the on time Tx, which corresponds to the on time of the switching element 4.

수학식6을 변형하면 상태 2의 시간(Td)은 다음의 수학식7과 같이 나타낼 수 있다.If Equation 6 is modified, the time Td of State 2 can be expressed as Equation 7 below.

수학식 7에 의하면 펄스 구동 신호(Vg)의 온 펄스가 상승하는 제어 신호(Vd)의 임계치(Vd_th)와 동작 전압(Vcc)과, 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)과, 저항(R11, R12)의 저항값과, 콘덴서(C)의 용량이 일정하면 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)이 최소 단위의 클록 시간 폭(Tclk)(=△Ton_smin)만큼 증가 또는 감소한 때의 상태 2의 최소 시간 변화 폭(△Td)은 다음의 수학식8로 나타낼 수 있다According to Equation (7), the threshold value Vd_th of the control signal Vd at which the on pulse of the pulse driving signal Vg rises, the operating voltage Vcc, the on time Ton_m of the pulse width decomposition signal Vm, When the resistance values of the resistors R11 and R12 and the capacitance of the capacitor C are constant, the on time Ton_s of the pulse width refinement signal Vs is the clock time width Tclk (= ΔTon_smin) of the minimum unit. The minimum time change width ΔTd of the state 2 when it is increased or decreased by may be expressed by Equation 8 below.

수학식 8에 있어서, 상태 2에 있어서의 최소 시간 변화 폭 △Td는 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭과 일치하므로 도1에 나타내는 바와 같이 시간 제어 회로(18)의 구성으로 저항 R11, R12의 저항값을 조정하면 클록 시간 폭(Tclk)을 최소 단위로 하여 그 시간 폭이 불연속적으로 변동하는 펄스 폭 세분해 신호(Vs)에 대하여 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭을 클록 시간 폭(Tclk)보다 짧은 임의의 값으로 설정할 수 있고, 스위칭 소자(4)의 스위칭 주파수가 높아져도 출력 전압(Vo)의 설정 정밀도는 저하되지 않는다. 수학식8에 의하면 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭(△Td)을 줄이고자 하는 경우에는 저항(R11)의 저항값을 크게, 저항(R12)의 저항값을 작게 하면 된다. 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)를 일정하게 하고 펄스 폭 세분해 신호(Vs)와 펄스 폭 조분해 신호(Vm)의 위상차를 변화시키는 소위 위상 시프트에 최소 시간 변화 폭(△Td)을 조절하는 것도 가능하다. 또한, 수학식3, 수학식4에 나타낸 바와 같이 Vd1, Vd는 VCC의 값에 비례하여 변화하기 때문에 예를 들면 PCM 변조 D/A변환, 온 오프 등의 주지의 동작 전압 가변 수단에 의하여 DSP(17)의 동작 전압(Vcc)값을 조정하여도 된다. 구동 회로(20)에 임계치 가변 수단을 설치하고 당해 임계치(Vd_th)를 가변하도록 하여도 된다. 이러한 예는 후술한다.In Equation 8, since the minimum time change width ΔTd in the state 2 coincides with the minimum time change width of the on pulse of the pulse drive signal Vg, as shown in Fig. 1, the configuration of the time control circuit 18 is shown. When the resistance values of the resistors R11 and R12 are adjusted, the pulse driving signal Vg is turned on with respect to the pulse width resolution signal Vs in which the time width is discontinuously changed with the clock time width Tclk as the minimum unit. The minimum time change width can be set to any value shorter than the clock time width Tclk, and the setting accuracy of the output voltage Vo is not deteriorated even if the switching frequency of the switching element 4 is increased. According to Equation (8), in order to reduce the minimum time variation width ΔTd of the on pulse of the pulse driving signal Vg, the resistance of the resistor R11 may be increased and the resistance of the resistor R12 may be decreased. . The minimum time change width (Δ) for a so-called phase shift that makes the on time Ton_s of the pulse width refinement signal Vs constant and changes the phase difference between the pulse width refinement signal Vs and the pulse width coarse resolution signal Vm. It is also possible to adjust Td). In addition, as shown in Equations 3 and 4, Vd1 and Vd change in proportion to the value of VCC. For example, the DSP (VD1, Vd) changes the DSP (by using a known operating voltage variable means such as PCM modulation D / A conversion or on / off). The operating voltage Vcc value of 17) may be adjusted. Threshold variable means may be provided in the drive circuit 20, and the threshold value Vd_th may be varied. This example will be described later.

또한, 상기 일련의 작용을 달성하려면 이하에 나타내는 설계 조건이 필요하다. 먼저 DSP(17)의 구성에 관하여 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)은 어떻게 변동하여도 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)보다 길게 한다(Ton_s-Ton_m≥0). 그와 같이 하지 않으면 수학식 3으로부터 알 수 있는 바와 같이, 상태 1의 시간에 알맞는 제어 신호의 전압 레벨(Vd1)이 생성되지 않기 때문이다.In addition, the design conditions shown below are necessary to achieve the above series of actions. First, regarding the configuration of the DSP 17, the on time Ton_s of the pulse width reconstruction signal Vs is made longer than the on time Ton_m of the pulse width coarse resolution signal Vm (Ton_s-Ton_m≥ 0). This is because the voltage level Vd1 of the control signal suitable for the time of state 1 is not generated, as can be seen from Equation 3 otherwise.

또한, 수학식 8에 있어서, 상태 2의 최소 시간 변화 폭(△Td)은 펄스 폭 세분해 신호(Vs)의 최소 변동 단위시간인 클록 시간 폭(Tclk)(=△Ton_smin) 이하가 되도록 시간 제어 회로(18)를 구성하는 저항(R11, R12)의 저항값을 설정하여야 한다. 그렇게 하지 않으면 펄스 구동 신호(Vg)의 온 펄스의 시간 분해 능력이 DSP(17)에서 생성되는 펄스 폭 세분해 신호(Vs)나 펄스 폭 조분해 신호(Vm)의 시간 분해 능력보다 저하되고 소망하는 목적을 달성하지 않기 때문이다. Further, in Equation 8, time control is performed so that the minimum time change width ΔTd of state 2 is equal to or less than clock time width Tclk (= ΔTon_smin) which is the minimum variation unit time of the pulse width refinement signal Vs. The resistance values of the resistors R11 and R12 constituting the circuit 18 should be set. Otherwise, the time resolution capability of the on pulse of the pulse drive signal Vg is lower than the time resolution capability of the pulse width resolution signal Vs or the pulse width resolution signal Vm generated by the DSP 17. It does not achieve the purpose.

또한, 펄스 구동 신호(Vg)의 온 펄스가 상승하는 제어 신호(Vd)의 임계치(Vd_th)는 펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하는 시점으로의 제어 신호(Vd)의 전압 레벨(Vd1)을 넘지 않으면 안 되기 때문에, 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)이 어떻게 변동하더라도 다음의 수학식9의 조건을 만족할 필요가 있다.Further, the threshold value Vd_th of the control signal Vd at which the on pulse of the pulse driving signal Vg rises is the voltage level of the control signal Vd at the time when the on pulse of the pulse width coarse resolution signal Vm rises. Since Vd1 must be exceeded, it is necessary to satisfy the condition of the following expression (9) even if the on time Ton_s of the pulse width refinement signal Vs varies.

상기 조건을 만족하려면 제1 시간-전압 변환 회로를 구성하는 저항(R11)의 저항값 또는 콘덴서(C)의 용량을 설정하고 제1 변화부(30)를 바람직한 구배로 조정하면 된다. To satisfy the above conditions, the resistance value of the resistor R11 constituting the first time-voltage conversion circuit or the capacitance of the capacitor C may be set, and the first change unit 30 may be adjusted to a preferable gradient.

실시예에서는 구동 회로(20)로부터의 펄스 구동 신호(Vg)의 온 펄스에 의하여 스위칭 소자(4)를 온하도록 구성하고 있지만 스위칭 소자(4)를 온 하기에 충분한 제어 신호(Vd)가 스위칭 소자(4)에게 주어지면 구동 회로(20)를 생략하고 제어 신호(Vd)를 스위칭 소자(4)의 제어 단자(예를 들면 MOS형 FET의 게이트)에 직접 공급하여도 된다. 이 경우 제어 신호(Vd)가 제어 펄스에 상당하고, 스위칭 소자(4)가 온 하는 제어 신호(Vd)의 임계치(Vd_th)는 구동 회로(20)가 아니라 스위칭 소자(4) 자신의 특성에 의존한다. 또한, 도1의 회로도에 있어서, DSP(17)의 내부에 기준 전원(15)과 콤퍼레이터(16)를 넣어도 된다.In the embodiment, the switching element 4 is configured to be turned on by the on pulse of the pulse driving signal Vg from the driving circuit 20, but the control signal Vd sufficient to turn on the switching element 4 is a switching element. When given to (4), the drive circuit 20 may be omitted, and the control signal Vd may be supplied directly to the control terminal of the switching element 4 (for example, the gate of the MOS type FET). In this case, the control signal Vd corresponds to a control pulse, and the threshold Vd_th of the control signal Vd on which the switching element 4 is turned on depends on the characteristics of the switching element 4 itself, not the driving circuit 20. do. In the circuit diagram of FIG. 1, the reference power supply 15 and the comparator 16 may be placed inside the DSP 17.

이상과 같이 본 실시예에 의하면 예를 들면 출력 전압(Vo) 등의 피감시대상의 변동에 따라 펄스 폭인 시간 폭(Tx)을 변동시킨 제어 펄스로서의 펄스 구동 신호(Vg)를 생성하는 펄스 발생기에 상당하는 귀환 회로(21)에 있어서, 시간 폭(Ton_s)이 피감시대상의 변동에 따라 단위시간인 클록 시간 폭(Tclk)마다 증감하는 펄스 폭 분해 신호(펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm))를 출력하는 신호 가변 출력 수단으로서의 DSP(17)와 펄스 폭 분해 신호의 특히 펄스 폭 세분해 신호(Vs)의 시간 폭(Ton_s)의 증감을 검지하고 펄스 구동 신호(Vg)의 시간 폭(Tx)을 단위시간인 클록 시간 폭(Tclk)보다 짧은 시간 단위로 변동시키는 시간 제어 수단으로서의 시간 제어 회로(18)를 구비하고 있다. 즉, 시간 제어 회로(18)는 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)에 의하여 클록 시간 폭(Tclk)보다 짧은 시간 △Td 단위로 펄스 구동 신호(Vg)의 시간 폭(Tx)을 변동시키는 변화부(30, 31)를 제어 신호(Vd)로 생성하는 기능을 구비하고 있다.As described above, according to the present embodiment, for example, a pulse generator for generating a pulse drive signal Vg as a control pulse in which the time width Tx, which is the pulse width, is changed in accordance with the change of the monitored object, such as the output voltage Vo. In the corresponding feedback circuit 21, the pulse width decomposition signal (pulse width resolution signal Vs and the pulse width decomposition signal) in which the time width Ton_s increases and decreases for each clock time width Tclk in unit time in accordance with the change of the monitored object. The DSP 17 as a signal variable output means for outputting the width coarse resolution signal Vm and the increase / decrease of the time width Ton_s of the pulse width resolution signal, in particular the pulse width resolution signal Vs, are detected and the pulse drive signal ( A time control circuit 18 is provided as a time control means for varying the time width Tx of Vg by a time unit shorter than the clock time width Tclk, which is a unit time. That is, the time control circuit 18 uses the pulse width refinement signal Vs and the pulse width coarse resolution signal Vm as the time width of the pulse drive signal Vg in units of time ΔTd shorter than the clock time width Tclk. It has a function of generating, as the control signal Vd, the change parts 30 and 31 which fluctuate (Tx).

이 경우 DSP(17)로부터의 펄스 폭 세분해 신호(Vs)는 그 시간 폭(Ton_s)이 클록 시간 폭(Tclk)마다 증감하지만 이 펄스 폭 세분해 신호(Vs)를 받은 시간 제어 회로(18)는 펄스 구동 신호(Vg)의 시간 폭(Tx)을 클록 시간 폭(Tclk)보다 짧은 시간 단위로 변동시킬 수 있으므로 펄스 구동 신호(Vg)의 시간 폭(Tx)의 분해능력이 DSP(17) 귀환 회로(21) 자신의 시간 분해 능력인 클록 시간 폭(Tclk)보다 향상된다. 그 때문에 DSP(17)의 단위시간이 되는 클록 시간 폭(Tclk)을 일부러 짧게 하지 않아도 시간 제어 회로(18)를 부가하는 것만으로 해당 클록 시간 폭(Tclk)보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다. In this case, the pulse width breakdown signal Vs from the DSP 17 increases or decreases in the time width Ton_s for each clock time width Tclk, but the time control circuit 18 receives this pulse width breakdown signal Vs. Since the time width Tx of the pulse driving signal Vg can be changed in a time unit shorter than the clock time width Tclk, the resolution of the time width Tx of the pulse driving signal Vg is returned to the DSP 17. It is improved from the clock time width Tclk, which is the time resolution capability of the circuit 21 itself. Therefore, even if the clock time width Tclk, which becomes the unit time of the DSP 17, is not deliberately shortened, the pulse width control can be performed in a unit of time shorter than the clock time width Tclk by simply adding the time control circuit 18. Done.

또한, 본 실시예에서 DSP(17)로부터 출력되는 펄스 폭 분해 신호는 펄스 구동 신호(Vg)의 시간 폭(Tx)에 거의 일치한 시간 폭(Ton_m)을 가지는 펄스 폭 조분해 신호(Vm)와 펄스 구동 신호(Vg)의 시간 폭(Tx)을 상기 단위시간마다 조정하는 시간 폭(Ton_s)을 가지는 펄스 폭 세분해 신호(Vs)로 구성되고 시간 제어 회로(18)는 펄스 폭 조분해 신호(Vm)에 펄스 구동 신호(Vg)의 시간 폭(Tx)을 대략 결정하고, 펄스 폭 세분해 신호(Vs)에 의하여 펄스 구동 신호(Vg)의 시간 폭(Tx)을 클록 시간 폭(Tclk)보다 짧은 시간 단위로 조정하도록 구성하고 있다.In addition, in the present embodiment, the pulse width decomposition signal output from the DSP 17 is equal to the pulse width decomposition signal Vm having a time width Ton_m substantially equal to the time width Tx of the pulse driving signal Vg. The time control circuit 18 is composed of a pulse width refinement signal Vs having a time width Ton_s for adjusting the time width Tx of the pulse driving signal Vg for each unit time. Vm) roughly determines the time width Tx of the pulse drive signal Vg, and the time width Tx of the pulse drive signal Vg is larger than the clock time width Tclk by the pulse width refinement signal Vs. It is configured to adjust in short time unit.

이와 같이 하면 시간 제어 회로(18)는, DPS(17)로부터 발생하는 펄스 폭 조분해 신호(Vm)에 의하여 펄스 구동 신호(Vg)의 시간 폭(Tx)을 대략 생성하고, 미묘한 펄스 구동 신호(Vg)의 시간 폭(Tx)의 조정을, 동일한 DSP(17)로부터 얻어지는 다른 펄스 폭 세분해 신호(Vs)에 의하여 행할 수 있다. 따라서 시간 제어 회로(18)는 DPS(17)로부터 발생하는 2개의 펄스 폭 분해 신호(Vm, Vs)에 의하여 펄스 구동 신호(Vg)의 시간 폭(Tx)을 클록 시간 폭(Tclk)보다 짧은 시간 단위로 변동시킬 수 있다.In this way, the time control circuit 18 generates the time width Tx of the pulse drive signal Vg substantially by the pulse width coarse signal Vm generated from the DPS 17, and generates a subtle pulse drive signal ( The time width Tx of Vg) can be adjusted by another pulse width resolution signal Vs obtained from the same DSP 17. Accordingly, the time control circuit 18 uses the two pulse width decomposition signals Vm and Vs generated from the DPS 17 to shorten the time width Tx of the pulse driving signal Vg to the clock time width Tclk. Can be changed in units.

또한 본 실시예에서 펄스 폭 조분해 신호(Vm)보다 먼저 펄스 폭 세분해 신호(Vs)를 출력하도록 DSP(17)를 구성함과 동시에 시간 제어 회로(18) 펄스 폭 조분해 신호(Vm)가 출력된 후에 펄스 구동 신호(Vg)의 시간 폭(Tx)을 클록 시간 폭(Tclk)보다 짧은 시간 단위로 조정하고 있다.In addition, in the present embodiment, the DSP 17 is configured to output the pulse width resolution signal Vs before the pulse width resolution signal Vm, and the time control circuit 18 pulse width resolution signal Vm is After the output, the time width Tx of the pulse driving signal Vg is adjusted in a time unit shorter than the clock time width Tclk.

이 경우 펄스 폭 세분해 신호(Vs)가 출력되고, 또한 펄스 폭 조분해 신호(Vm)가 출력된 후에 펄스 구동 신호(Vg)의 시간 폭(Tx)이 미묘하게 조정되므로, 펄스 구동 신호(Vg)의 시간 폭(Tx)이 펄스 폭 세분해 신호(Vs) 및 펄스 폭 조분해 신호(Vm)의 출력 후에 규정된다. 그 때문에 펄스 구동 신호(Vg)의 시간 폭(Tx)이 불필요하게 길어지는 것을 방지할 수 있다.In this case, since the pulse width resolution signal Vs is output and the pulse width resolution signal Vm is output, the time width Tx of the pulse drive signal Vg is delicately adjusted, so that the pulse drive signal Vg is adjusted. Is defined after the output of the pulse width refinement signal Vs and the pulse width coarse resolution signal Vm. Therefore, it is possible to prevent the time width Tx of the pulse drive signal Vg from being unnecessarily long.

기타, 본 실시예에서 펄스 폭 세분해 신호(Vs)보다 지연되어 상승하고 펄스 폭 세분해 신호(Vs)와 같은 타이밍으로 하강하는 일정한 온 시간(Ton_m)을 가지는 펄스 폭 조분해 신호(Vm)를 생성하는 기준 신호 발생기로서의 DSP(17)를 구비함과 동시에 시간 제어 회로(18)는 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)에 비례하여 제어 신호(Vd)의 전압 레벨을 상승시키는 제1 시간-전압 변환 회로로서의 저항 (R11) 및 콘덴서(C)와 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)에 비례하여 제어 신호(Vd)의 전압 레벨을 상승시키는 제2시간-전압 변환 회로로서의 저항(R12) 및 콘덴서(C)를 구비하고 있다.In addition, in the present embodiment, a pulse width decomposition signal Vm having a constant on time Ton_m that rises with a delay than the pulse width resolution signal Vs and descends at the same timing as the pulse width resolution signal Vs is provided. In addition to the DSP 17 as a reference signal generator to generate, the time control circuit 18 increases the voltage level of the control signal Vd in proportion to the on time Ton_s of the pulse width resolution signal Vs. A second time for raising the voltage level of the control signal Vd in proportion to the resistance R11 as the first time-voltage conversion circuit and the on time Ton_m of the condenser C and the pulse width coordination signal Vm; A resistor R12 and a capacitor C as a voltage conversion circuit are provided.

이와 같이 하면 펄스 폭 세분해 신호(Vs)의 온 펄스만이 발생하고 있는 상태 1에서는 저항(R11) 및 콘덴서(C)에 의하여 제어 신호(Vd)가 전압 레벨(Vd1)에까지 상승하고, 그 후 펄스 폭 조분해 신호(Vm)의 온 펄스도 발생하게 되지만 저항(R12) 및 콘덴서(C)에 의하여 제어 신호(Vd)의 전압 레벨이 펄스 구동 신호(Vg)를 발생하기에 충분한 임계치(Vd_th)에까지 상승한다. 펄스 폭 조분해 신호(Vm)가 상승할 때의 제어 신호(Vd)의 전압 레벨(Vd1)은 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)의 증감에 따라 변동하므로 펄스 구동 신호(Vg)의 온 펄스가 상승하는 타이밍을 클록 시간 폭(Tclk)보다 짧은 시간 단위(△Td)로 변동할 수 있다. 그러나, 이 경우의 펄스 구동 신호(Vg)의 온 타이밍 펄스 폭 조분해 신호(Vm)의 온 펄스의 상승보다 반드시 나중이 되므로 펄스 구동 신호(Vg)의 온 펄스 폭을 펄스 폭 조분해 신호(Vm)에 의하여 효과적으로 규제할 수 있다.In this way, in the state 1 in which only the ON pulse of the pulse width resolution signal Vs is generated, the control signal Vd rises to the voltage level Vd1 by the resistor R11 and the condenser C, and thereafter. An on-pulse of the pulse width reconstruction signal Vm is also generated, but the threshold value Vd_th is sufficient for the voltage level of the control signal Vd to generate the pulse drive signal Vg by the resistor R12 and the condenser C. To rise. Since the voltage level Vd1 of the control signal Vd when the pulse width resolution signal Vm rises varies with the increase or decrease of the on time Ton_s of the pulse width resolution signal Vs, the pulse driving signal Vg. ), The timing at which the on pulse rises may be changed in a time unit DELTA Td shorter than the clock time width Tclk. However, in this case, since the on-time pulse width coarse resolution signal Vm of the pulse driving signal Vg is always later than the rise of the on pulse of the pulse drive signal Vg, the on pulse width of the pulse drive signal Vg is equal to the pulse width coarse resolution signal Vm. Can be effectively regulated by

또한 본 실시예에서는 펄스 폭 세분해 신호(Vs)와 펄스 폭 조분해 신호(Vm)가 공통되는 펄스 발생기인 DSP(17)에서 생성된다. 이것에 의하여 회로 구성의 간소화를 이루고 장치 내부의 소형화를 달성할 수 있다.In addition, in the present embodiment, the pulse width refinement signal Vs and the pulse width resolution signal Vm are generated by the DSP 17 which is a common pulse generator. As a result, the circuit configuration can be simplified, and the inside of the apparatus can be miniaturized.

또한 본 실시예에서는 시간-전압 변환 회로가 저항(R11) 및 콘덴서(C)로 구성되고 시간-전압 변환 회로가 다른 저항(R12) 및 제1 시간-전압 변환 회로와 공통의 콘덴서(C)로 구성된다.In this embodiment, the time-voltage conversion circuit is composed of a resistor R11 and a capacitor C, and the time-voltage conversion circuit is a capacitor C common to other resistors R12 and the first time-voltage conversion circuit. It is composed.

이렇게 하면 저항(R11) 및 저항(R12)의 저항값을 조정하는 것만으로 펄스 구동 신호(Vg)의 온 펄스의 시간 분해 능력인 시간 △Td를 간단하게 가변 설정할 수 있다. 또한 제1 시간-전압 변환 회로와 제2시간-전압 변환 회로의 충방전 소자인 콘덴서(C)를 공통화함으로써 여기에서도 회로 구성의 간소화를 달성할 수 있다In this way, the time (DELTA) Td which is the time-decomposition capability of the on pulse of the pulse drive signal Vg can be variably set only by adjusting the resistance value of the resistor R11 and the resistor R12. In addition, since the capacitor C, which is the charge / discharge element of the first time-voltage conversion circuit and the second time-voltage conversion circuit, is common, the circuit configuration can be simplified.

또한 본 실시예에서는 입력 전압이 소정의 임계치(Vd_th)를 넘으면 제어 펄스인 펄스 구동 신호(Vg)를 생성하는 펄스 생성 수단으로서의 구동 회로(20)를 갖추고, 시간 제어 회로(18)는 펄스 폭 조분해 신호(Vm)가 예를 들면 상승하여 상기 출력 개시되면 상기 펄스 폭 세분해 신호(Vs)에 따른 전압 레벨에 중첩되어 다른 소정의 기울기로 당해 전압 레벨을 상승시키는 펄스 생성 신호(제어 신호(Vd))를 생성하고 이 제어 신호(Vd)를 구동 회로(20)에 대한 입력 전압으로 함으로써 펄스 구동 신호(Vg)의 펄스 폭을 단위시간보다 짧은 시간 단위로 조정하는 구성으로 하고 있다.In this embodiment, the driving circuit 20 is provided as a pulse generating means for generating a pulse driving signal Vg which is a control pulse when the input voltage exceeds the predetermined threshold Vd_th, and the time control circuit 18 has a pulse width adjustment. For example, when the decomposition signal Vm rises and the output starts, a pulse generation signal (control signal Vd overlapping the voltage level according to the pulse width resolution signal Vs and raising the voltage level at another predetermined slope) ), And the control signal Vd is an input voltage to the drive circuit 20 so that the pulse width of the pulse drive signal Vg is adjusted in units of time shorter than the unit time.

이와 같이 하면 펄스 구동 신호(Vg)의 온 시간 폭(Tx)인 펄스 폭 신호 가변 출력 수단인 DSP(17)로부터 시간 제어 회로(18)를 통해 발생하는 제어 신호(Vd)와 구동 회로(20)에 설정된 임계치(Vd_th)에 의하여 결정된다. 제어 신호(Vd)는 펄스 폭 세분해 신호(Vs)가 출력 개시되고 나서 펄스 폭 조분해 신호(Vm)가 출력 개시될 때까지의 시간이 길어질수록 펄스 폭 조분해 신호(Vm)가 출력 개시된 후 임계치(Vd_th)에 이를 때까지의 지연 시간이 짧아지고 펄스 구동 신호(Vg)의 생성을 개시하는 타이밍이 빨라지므로 펄스 폭 세분해 신호(Vs)의 출력 개시 타이밍을 변화시킴으로써 미묘한 펄스 구동 신호(Vg)의 펄스 폭을 조정할 수 있다. 따라서 DSP(17)로부터 발생하는 2개의 펄스 폭 분해 신호(Vm, Vs) 및 구동 회로(20)에 설정된 임계치(Vd_th)에 의하여 펄스 구동 신호(Vg)의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다In this way, the control signal Vd and the drive circuit 20 which are generated through the time control circuit 18 from the DSP 17 which is the pulse width signal variable output means which is the on-time width Tx of the pulse drive signal Vg are made. It is determined by the threshold value Vd_th set at. The control signal Vd starts after the pulse width resolution signal Vm starts outputting as the time from the start of outputting the pulse width resolution signal Vs to the output of the pulse width resolution signal Vm increases. Since the delay time until reaching the threshold value Vd_th is shortened and the timing at which the generation of the pulse drive signal Vg is started is accelerated, the subtle pulse drive signal Vg is changed by changing the output start timing of the pulse width resolution signal Vs. Pulse width can be adjusted. Therefore, the pulse width of the pulse driving signal Vg is set in units of time shorter than the unit time by the two pulse width decomposition signals Vm and Vs generated from the DSP 17 and the threshold value Vd_th set in the driving circuit 20. I can change it

또 다른 예로서 피감시대상인 출력 전압(Vo)에 따라 펄스 폭을 변동시킨 제어 펄스로서의 펄스 구동 신호(Vg)를 생성하는 펄스 발생기에 펄스 구동 신호(Vg)의 펄스 폭에 거의 일치한 시간 폭을 가지는 펄스 폭 조분해 신호(Vm)와 이 펄스 조분해 신호(Vm)와의 위상차가 출력전압(Vo)에 따라 단위시간(클록 시간 폭(Tclk)) 마다 증감하는 펄스 폭 세분해 신호(Vs)를 출력하는 신호 가변 출력 수단으로서의 DSP(17)와, 상기 위상차의 증감을 검지하고 펄스 구동 신호(Vg)의 펄스 폭을 상기 단위시간보다 짧은 시간 단위로 변동시키는 시간 제어 회로(18)를 구비하고 있다.As another example, the pulse generator generating the pulse drive signal Vg as a control pulse whose pulse width is varied in accordance with the output voltage Vo to be monitored has a time width substantially equal to the pulse width of the pulse drive signal Vg. The phase difference between the pulse width splitting signal Vm and the pulse width splitting signal Vm has a pulse width narrowing signal Vs whose unit time (clock time width Tclk) increases or decreases according to the output voltage Vo. DSP 17 as a signal variable output means to output, and the time control circuit 18 which detects the increase / decrease of the said phase difference, and changes the pulse width of a pulse drive signal Vg by time unit shorter than the said unit time. .

이 경우 DSP(17)로부터의 펄스 폭 세분해 신호(Vs)는 펄스 폭 조분해 신호(Vm)와의 위상차가 단위시간마다 증감하지만 이 위상차를 받아 시간 제어 회로(18) 펄스 구동 신호(Vg)의 시간 폭인 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있으므로 펄스 구동 신호(Vg)의 펄스 폭의 분해 능력이 펄스 발생기 자신의 시간 분해 능력인 단위시간의 클록 시간 폭(Tclk)보다 향상된다. 그 때문에 펄스 발생기의 단위시간이 되는 클록 시간 폭(Tclk)을 일부러 짧게 하지 않아도 시간 제어 회로(18)를 부가하는 것만으로 DSP(17)로부터 발생하는 2개의 펄스 폭 분해 신호(Vm, Vs)에 의하여 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.In this case, the pulse width refinement signal Vs from the DSP 17 increases or decreases the phase difference from the pulse width resolution signal Vm every unit time, but receives this phase difference to generate the pulse driving signal Vg. Since the pulse width, which is the time width, can be changed in units of time shorter than the unit time, the resolution of the pulse width of the pulse driving signal Vg is improved than the clock time width Tclk of the unit time, which is the time resolution of the pulse generator itself. Therefore, even if the clock time width Tclk, which is the unit time of the pulse generator, is not deliberately shortened, it is added to the two pulse width decomposition signals Vm and Vs generated from the DSP 17 only by adding the time control circuit 18. As a result, pulse width control is possible in units of time shorter than unit times.

실시예 2 Example 2

도 3은 본 발명에 있어서, 펄스 발생기의 제2 실시예를 나타낸 것이나 펄스 발생기에 상당하는 귀환 회로(21)의 DSP(17) 시간 제어 회로(18) 이외의 구성은 도 1에 나타낸 실시예 1과 동일하다. 본 실시예의 시간 제어 회로(18)에서는 펄스 폭 세분해 신호(Vs)가 발생하는 DSP(17)의 출력 단자와 구동 회로(20)의 입력 단자와의 사이에 로우 패스 필터(low pass filter)(이하 LPF)(40)가 접속되고 또한 펄스 폭 조분해 신호(Vm)가 발생하는 DSP(17)의 출력 단자와 구동 회로(20)의 입력 단자와의 사이에 저항(R13)과 역병렬 접속된 방전용 다이오드(D3)와의 병렬 회로가 삽입 접속됨과 동시에 이 병렬 회로의 일단에는 콘덴서(C)가 접속되어 있다. 그리고 가산기(41)에 의하여 펄스 폭 세분해 신호(Vs)의 변환 전압(Vsc)과 펄스 폭 조분해 신호(Vm)의 변환 저항(R13)을 촉진함으로써 제어 신호(Vd)를 생성하고 있다.3 shows the second embodiment of the pulse generator in the present invention, but the configuration other than the DSP 17 time control circuit 18 of the feedback circuit 21 corresponding to the pulse generator is the first embodiment shown in FIG. Is the same as In the time control circuit 18 of the present embodiment, a low pass filter between the output terminal of the DSP 17 where the pulse width resolution signal Vs is generated and the input terminal of the driving circuit 20 ( Hereinafter, the LPF 40 is connected and an anti-parallel connection is made between the resistor R13 between the output terminal of the DSP 17 where the pulse width modulation signal Vm is generated and the input terminal of the driving circuit 20. A parallel circuit with the discharge diode D3 is inserted and connected, and a capacitor C is connected to one end of the parallel circuit. The control unit Vd is generated by the adder 41 by promoting the conversion voltage Vsc of the pulse width resolution signal Vs and the conversion resistance R13 of the pulse width resolution signal Vm.

LPF(40)는 펄스 폭 세분해 신호(Vs)의 온 펄스를 평활화하고 일정한 레벨의 바이어스 전압을 생성하기 위하여 설치되고 있고, LPF(40) 대신에 예를 들면 DSP(17)로부터의 펄스 코드화된 펄스 폭 세분해 신호(Vs)를 바이어스 전압으로 변환하는 PCM 변조기나 DSP(17)로부터의 디지털화된 펄스 폭 세분해 신호(Vs)를 바이어스 전압으로 변환하는 D/A변환기나 DSP(17)로부터의 펄스 폭 세분해 신호(Vs)를 증폭하여 바이어스 전압으로 변환하는 연산 증폭기(Op Amp) 등의 주지의 바이어스 전압 생성 수단을 설치하여도 좋다. 이들을 이용할 경우 DSP(17)로부터 출력되는 형태의 펄스 폭 세분해 신호(Vs)를 용이하게 소망하는 바이어스 전압으로 할 수 있다.The LPF 40 is installed to smooth the on pulse of the pulse width narrowing signal Vs and generate a constant level bias voltage, and instead of the LPF 40, for example, pulse coded from the DSP 17. From a PCM modulator that converts the pulse width resolution signal Vs to a bias voltage, or from a D / A converter or DSP 17 that converts the digitized pulse width resolution signal Vs from the DSP 17 to a bias voltage. Known bias voltage generating means, such as an operational amplifier Op Amp, which amplifies the pulse width resolution signal Vs and converts it into a bias voltage, may be provided. When these are used, the pulse width refinement signal Vs of the form output from the DSP 17 can be easily made into a desired bias voltage.

LPF(40)와 가산기(41)의 직렬 회로는 온 시간(Ton_s)을 가지는 펄스 폭 세분해 신호(Vs)를 평활한 변환 전압(Vsc)에 따라 제어 신호(Vd)의 전압 레벨을 상승시키는 시간-전압 변환 회로에 상당한다. 또한, 저항(R13)와 콘덴서(C)와의 직렬 회로 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m)에 비례하여 제어 신호(Vd)의 전압 레벨을 상승시키는 시간-전압 변환 회로에 상당한다. 그리고 이 경우 도4에 나타내는 바와 같이 펄스 폭 조분해 신호(Vm)가 상승하고 나서 변화부(31)에서 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이를 때까지 상태 2의 시간(Td)이 펄스 폭 세분해 신호(Vs)의 평활 전압인 변환 전압(Vsc)의 증감에 따라 클록 시간 폭(Tclk)보다 짧은 시간 폭 단위로 증감하는 LPF(40)의 필터 정수, 저항(R13)의 저항값 및 콘덴서(C)의 용량을 설정하고 있다.The series circuit of the LPF 40 and the adder 41 is a time for raising the voltage level of the control signal Vd according to the smoothed conversion voltage Vsc of the pulse width refinement signal Vs having the on time Ton_s. It corresponds to a voltage conversion circuit. Furthermore, it corresponds to the time-voltage conversion circuit which raises the voltage level of the control signal Vd in proportion to the on time Ton_m of the series circuit pulse width modulation signal Vm between the resistor R13 and the condenser C. . In this case, as shown in Fig. 4, the time Td of the state 2 until the voltage width of the control signal Vd reaches the threshold value Vd_th in the change section 31 after the pulse width coarse resolution signal Vm rises. ) Is a filter constant of the LPF 40 whose resistance is increased or decreased in units of a time width shorter than the clock time width Tclk according to the increase or decrease of the conversion voltage Vsc, which is the smoothing voltage of the pulse width resolution signal Vs. The resistance value and the capacitance of the capacitor C are set.

다음으로 구성에 대하여 그 작용을 설명한다. 구동 회로(20)로부터의 펄스 구동 신호를 스위칭 소자(4)에 공급하면 이 스위칭 소자(4)가 스위칭 동작하여 입력 전압(Vi)보다 낮은 출력 전압(Vo)이 평활용 콘덴서(7)의 양단 사이에 발생한다. 이 출력 전압(Vo)은 출력 단자(8, 9)에 접속되는 부하(10)에 공급된다.Next, the operation of the configuration will be described. When the pulse driving signal from the driving circuit 20 is supplied to the switching element 4, the switching element 4 switches so that the output voltage Vo lower than the input voltage Vi is at both ends of the smoothing capacitor 7. Occurs in between. This output voltage Vo is supplied to the load 10 connected to the output terminals 8 and 9.

한편 귀환 회로(21)는 출력 전압(Vo)의 변동을 감시하고 이 출력 전압(Vo)이 안정화되도록 구동 회로(20)로부터의 펄스 구동 신호(Vg)의 온 펄스 폭을 가변 제어한다. 보다 구체적으로 분압 저항 (12, 13)에 의하여 출력 전압(Vo)을 분압한 검출 신호의 전압 레벨과 기준 전원(15)의 기준 전압이 콤퍼레이터(16)에 의하여 비교되고, 이 비교된 신호 출력이 DSP(17)의 입력 단자에 공급된다. DSP(17)는 이 신호 출력을 받고 클록 시간 폭(Tclk)을 단위시간으로서 온 시간(Ton_s)(듀티비)이 일정하고, 또한 상기 비교한 신호 출력에 따라 가변하는 소정의 주파수로 펄스 폭 세분해 신호(Vs)의 온 펄스군을 한쪽의 출력 단자로부터 발생시킴과 동시에 이 펄스 폭 세분해 신호(Vs)의 온 펄스군의 상승 후에 일정한 온 시간(Ton_m)를 가지는 펄스 폭 조분해 신호(Vm)의 온 펄스가 다른 쪽의 출력 단자로부터 발생한다.On the other hand, the feedback circuit 21 monitors the fluctuation of the output voltage Vo and variably controls the on pulse width of the pulse drive signal Vg from the drive circuit 20 so that the output voltage Vo is stabilized. More specifically, the voltage level of the detection signal obtained by dividing the output voltage Vo by the voltage dividing resistors 12 and 13 and the reference voltage of the reference power supply 15 are compared by the comparator 16, and the compared signal output is compared. It is supplied to the input terminal of the DSP 17. The DSP 17 receives this signal output and subdivides the pulse width at a predetermined frequency whose on time Ton_s (duty ratio) is constant as the clock time width Tclk as a unit time and varies according to the compared signal outputs. Pulse width decomposition signal Vm which generates an on pulse group of the solution signal Vs from one output terminal and has a constant on time Ton_m after the rise of the on pulse group of this pulse width resolution signal Vs. On pulse is generated from the other output terminal.

이 때, 시간 제어 회로(18)는 도4에 나타내는 구간 T1의 상태 1에 있어서, 펄스 폭 세분해 신호(Vs)의 온 펄스군이 발생하면 펄스 폭 세분해 신호(Vs)의 온 펄스군이 LPF(40)에 의하여 평활 변환 전압(Vsc)으로서 가산기(41)에 입력된다. 이 때 펄스 폭 조분해 신호(Vm) 나아가서는 변환 저항(R13)은 생기지 않기 때문에 가산기(41)의 연산 결과로서 제어 신호(Vd)가 영으로부터 경사 상승한 후, 일정한 전압 레벨( Vd2)을 유지하는 변화부(30)가 형성된다.At this time, the time control circuit 18, in the state 1 of the section T1 shown in Fig. 4, when the on pulse group of the pulse width refinement signal Vs is generated, the on pulse group of the pulse width refinement signal Vs occurs. The LPF 40 is input to the adder 41 as a smooth conversion voltage Vsc. At this time, since the pulse width adjustment signal Vm and no conversion resistor R13 are generated, the control signal Vd inclines from zero as a result of the calculation of the adder 41, and then maintains a constant voltage level Vd2. The change unit 30 is formed.

펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하는 상태 2가 되면 저항(R13)을 경유하여 콘덴서(C)가 충전되고, 이 콘덴서(C)의 양단간 전압이 변환 저항(R13)으로서 가산기(41)에 입력된다. 이 때 가산기(41)로 얻을 수 있는 제어 신호(Vd)의 전압 레벨 변환 전압(Vsc)과 변환 저항(R13)을 더한(중첩한) 전압 레벨이 된다. 따라서 제어 신호(Vd)의 전압 레벨은 지금까지의 변화부(30)가 가지는 전압 레벨(Vd2)에 의하여 바이어스되고, 또한 경사 상승하는 제2의 변화부(31)로 이행된다.When the on pulse of the pulse width modulation signal Vm rises to the state 2, the capacitor C is charged via the resistor R13, and the voltage between both ends of the capacitor C is the adder (R13) as the conversion resistor R13. 41). At this time, it becomes the voltage level which added (overlapping) the voltage level conversion voltage Vsc of the control signal Vd obtained by the adder 41, and the conversion resistor R13. Therefore, the voltage level of the control signal Vd is biased by the voltage level Vd2 of the change section 30 so far, and shifts to the second change section 31 which is inclined upward.

제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이른 후에는 콘덴서(C)가 추가로 충전되고, 펄스 폭 조분해 신호(Vm)의 온 펄스가 하강할 때까지 제어 신호(Vd)는 임계치(Vd_th)보다 높은 전압 레벨을 유지한다. 따라서 구동 회로(20)는 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이른 후 펄스 폭 조분해 신호(Vm)의 온 펄스가 하강할 때까지 온 펄스의 펄스 구동 신호(Vg)를 스위칭 소자(4)에 공급하고 스위칭 소자(4)가 온된다.After the voltage level of the control signal Vd reaches the threshold Vd_th, the capacitor C is further charged, and the control signal Vd is thresholded until the on pulse of the pulse width coarse resolution signal Vm falls. Maintain a voltage level higher than (Vd_th). Accordingly, the driving circuit 20 switches the pulse driving signal Vg of the on pulse until the on pulse of the pulse width decomposition signal Vm falls after the voltage level of the control signal Vd reaches the threshold Vd_th. It supplies to the element 4, and the switching element 4 is turned on.

그 후 펄스 폭 조분해 신호(Vm)의 온 펄스가 하강하면 스위칭 소자(4)는 턴 오프된다. 그 후 펄스 폭 조분해 신호(Vm)가 오프가 되는 시간으로서 구간(T2)을 두고, 콘덴서(C)에 축적된 전하가 다이오드(D3)를 경유하여 DSP(17)로부터 신속하게 방전되므로 제어 신호(Vd)의 전압 레벨은 예를 들면 Vd2보다 낮은 Vd3가 되고, 다음 상태 1(구간 T3)을 대기한다. 즉 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이르고 나서 펄스 폭 조분해 신호(Vm)의 온 펄스가 하강할 때까지의 시간이 펄스 구동 신호(Vg)의 온 시간(Tx)에 상당한다. 이것은 스위칭 소자(4)의 온 시간과 일치한다. Thereafter, when the on pulse of the pulse width adjustment signal Vm falls, the switching element 4 is turned off. After that, the period T2 is set as the time when the pulse width modulation signal Vm is turned off, and the charge accumulated in the capacitor C is quickly discharged from the DSP 17 via the diode D3. The voltage level of (Vd) becomes Vd3 lower than Vd2, for example, and waits for the next state 1 (section T3). That is, the time from when the voltage level of the control signal Vd reaches the threshold Vd_th until the on pulse of the pulse width modulation signal Vm falls is equal to the on time Tx of the pulse driving signal Vg. do. This coincides with the on time of the switching element 4.

구간(T3)에서 펄스 폭 세분해 신호(Vs)의 온 펄스군이 구간(T1)보다 낮은 주파수로 발생하고 있다. 이로써 LPF(40)에 의하여 평활화된 변환 전압(Vsc)도 낮아지기 때문에 변화부(30)가 가지는 전압 레벨이 Vd2보다 낮은, 예를 들면 Vd3가 됨에 따라 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이를 때까지의 최소 시간 변화 폭(△Td)이 길어진다. 즉, 최소 시간 변화 폭(△Td)은 펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하는 시점에서의 제어 신호(Vd)의 전압 레벨 나아가서는 펄스 폭 세분해 신호(Vs)의 주파수에 따라 변화한다.In the section T3, the on pulse group of the pulse width refinement signal Vs is generated at a lower frequency than the section T1. As a result, since the converted voltage Vsc smoothed by the LPF 40 is also lowered, the voltage level of the control signal Vd becomes the threshold Vd_th as the voltage level of the changer 30 becomes lower than Vd2, for example, Vd3. The minimum time-varying width DELTA Td until reaching () becomes long. That is, the minimum time change width ΔTd depends on the voltage level of the control signal Vd and the frequency of the pulse width refinement signal Vs at the time when the on pulse of the pulse width coarse resolution signal Vm rises. Change.

도4에 나타내는 바와 같이 제어 회로(18)의 구성에서 저항(R13)의 저항값을 조정하면 클록 시간 폭(Tclk)을 최소단위로 하여 그 주파수가 불연속적으로 변동하는 펄스 폭 세분해 신호(Vs)에 있어서, 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭을 클록 시간 폭(Tclk)보다 짧은 임의의 값으로 설정할 수 있고 스위칭 소자(4)의 스위칭 주파수가 높아져도 출력 전압(Vo)의 설정 정밀도는 저하하지 않는다. 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭(△Td)을 줄이고자 하는 경우에는 저항(R13)의 저항값을 줄이면 된다. As shown in Fig. 4, when the resistance value of the resistor R13 is adjusted in the configuration of the control circuit 18, the pulse width refinement signal Vs in which the frequency varies discontinuously with the clock time width Tclk as the minimum unit. ), The minimum time change width of the on pulse of the pulse drive signal Vg can be set to any value shorter than the clock time width Tclk, and the output voltage Vo is increased even if the switching frequency of the switching element 4 is high. The setting accuracy of does not decrease. In order to reduce the minimum time change width? Td of the on pulse of the pulse driving signal Vg, the resistance of the resistor R13 may be reduced.

또한 상기 일련의 작용을 달성하려면 아래에 나타내는 설계 조건이 필요하다. 먼저 DSP(17)의 구성에 관하여 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s) 및 그 주파수는 예를 들면 구간(T1) 등 동일한 구간 내에서 어떻게 변동시켜도 무방하나 LPF(40)에서 평활한 변환전압(Vsc)의 전압 레벨이 임계치(Vd_th)보다 낮아지도록 (Vd_th-Vsc>O)한다. 그와 같이 하지 않으면 상태 1의 단계에서 펄스 폭 조분해 신호(Vm)의 온 펄스가 상승하기 때문이다. 또한 변화부(30)가 일정 전압을 유지하도록 펄스 폭 세분해 신호(Vs)를 발생시키면 펄스 구동 신호(Vg)의 온 펄스의 최소 시간 변화 폭(△Td)이 저항(R13)의 저항값에 의하여 일의적으로 정해지기 때문에 바람직하다.In addition, the design conditions shown below are necessary to achieve the above series of actions. First, regarding the configuration of the DSP 17, the ON time Ton_s of the pulse width resolution signal Vs and its frequency may be varied within the same section, for example, the section T1, but smooth in the LPF 40. The voltage level of one of the conversion voltages Vsc becomes lower than the threshold value Vd_th (Vd_th-Vsc> O). If this is not done, the on pulse of the pulse width | variety resolution signal Vm rises in the step of state 1. In addition, when the change unit 30 generates the pulse width refinement signal Vs to maintain a constant voltage, the minimum time variation width ΔTd of the on pulses of the pulse driving signal Vg is determined by the resistance value of the resistor R13. It is preferable because it is determined uniquely.

본 실시예의 변형예로서 도5에 나타내는 파형을 가지는 변환 전압(Vsc, Vmc)를 가산기(41)에 입력하는 것이 있다. 이것은 펄스 구동 신호(Vg)의 하강에 지연 시간을 두도록 한 것으로 여기서의 변환 전압(Vsc, Vmc)의 전압 레벨은 그 상승으로 각각 피크치에 이르고 그 이후에는 시간 제어 회로(18)에 의하여 결정된 경사로 하강한다. 이 경우 변환 저항(R13)의 상승과 동시에 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)를 넘어 펄스 구동 신호(Vg)가 상승한 후 제어 신호(Vd)의 하강 경사(37)가 임계치(Vd_th)에까지 하강하면 펄스 구동 신호(Vg)가 하강한다. 펄스 구동 신호(Vg)가 상승하는 제어 신호(Vd)의 피크치 클록 시간 폭(Tclk)마다 증감하는 변환 전압(Vsc)이 상승하는 타이밍이 변환 저항(R13)이 상승하는 타이밍에 가까울수록 높아지지만 이 제어 신호(Vd)의 피크치가 높을수록 이 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 강하할 때까지의 시간이 길어지고 펄스 구동 신호(Vg)의 온 시간(Tx)도 넓어지게 된다. 그 밖에도 여기에서는 시간 제어 회로(18)에 의하여 각 변환 전압(Vsc, Vmc)의 내리막 경사(35, 36)를 가산하여 얻을 수 있는 제어 신호(Vd)의 내리막 경사(37)의 정도를 조정함으로써 펄스 구동 신호(Vg)의 온 시간(Tx)의 최소 시간 변화 폭을 클록 시간 폭(Tclk)보다 짧은 임의의 값으로 설정할 수 있다.As a modification of the present embodiment, there are inputted to the adder 41 the conversion voltages Vsc and Vmc having the waveform shown in FIG. This is a delay time for the fall of the pulse drive signal (Vg), where the voltage level of the conversion voltage (Vsc, Vmc) rises to its peak value, respectively, after which the ramp down determined by the time control circuit 18 do. In this case, at the same time as the conversion resistor R13 rises, the voltage level of the control signal Vd exceeds the threshold Vd_th and the pulse driving signal Vg rises, and then the falling slope 37 of the control signal Vd reaches the threshold Vd_th. The pulse drive signal Vg drops when the signal is lowered to (). The timing at which the conversion voltage Vsc increases or decreases for each peak value clock time width Tclk of the control signal Vd at which the pulse driving signal Vg rises increases, but the closer the timing at which the conversion resistance R13 rises, The higher the peak value of the control signal Vd, the longer the time until the voltage level of the control signal Vd drops to the threshold value Vd_th and the longer the on time Tx of the pulse driving signal Vg becomes. . In addition, here, the time control circuit 18 adjusts the degree of the downhill slope 37 of the control signal Vd obtained by adding the downhill slopes 35 and 36 of the respective conversion voltages Vsc and Vmc. The minimum time change width of the on time Tx of the pulse driving signal Vg may be set to any value shorter than the clock time width Tclk.

이상과 같이 본 실시예에서는 입력 전압이 소정의 임계치(Vd_th)를 넘으면 제어 펄스인 펄스 구동 신호(Vg)를 생성하는 펄스 생성 수단으로서의 구동 회로(20)를 구비하고, 시간 제어 회로(18)는 펄스 폭 조분해 신호(Vm)가 예를 들면, 상승하여 출력 개시되면 펄스 폭 세분해 신호(Vs)에 따른 전압 레벨에 중첩되고 다른 소정의 기울기로 당해 전압 레벨을 상승시키는 펄스 생성 신호(제어 신호(Vd))를 생성한다. 이 제어 신호(Vd)를 구동 회로(20) 입력 전압으로써 펄스 구동 신호(Vg)의 펄스 폭을 단위시간보다 짧은 시간 단위로 조정하는 구성이 되고 여기서의 시간 제어 회로(18)는 펄스 폭 조분해 신호(Vm)의 출력 개시시에 펄스 폭 세분해 신호(Vs)에 따른 전압 레벨을 발생하는 바이어스 전압 생성 수단으로서의 LPF(40)를 구비하고 있다.As described above, in the present embodiment, the drive circuit 20 is provided as a pulse generating means for generating a pulse drive signal Vg which is a control pulse when the input voltage exceeds the predetermined threshold Vd_th, and the time control circuit 18 For example, when the pulse width coarse resolution signal Vm rises and starts outputting, a pulse generation signal (control signal) that overlaps the voltage level according to the pulse width refinement signal Vs and raises the voltage level with another predetermined slope. (Vd)). The control signal Vd is configured to adjust the pulse width of the pulse drive signal Vg by a unit of time shorter than the unit time as the input voltage of the drive circuit 20. Here, the time control circuit 18 adjusts the pulse width. An LPF 40 is provided as a bias voltage generating means for generating a voltage level corresponding to the pulse width resolution signal Vs at the start of output of the signal Vm.

이와 같이 하면 특히 바이어스 전압 생성 수단으로서의 LPF(40)는 펄스 폭 조분해 신호(Vm)의 출력 개시시에 있어서, 펄스 폭 세분해 신호(Vs)에 따른 전압 레벨(절편에 상당)을 펄스 생성 신호인 제어 신호(Vd)에게 부여할 수 있으므로 DSP(17)로부터 피감시대상인 출력 전압(Vo)에 따라 단위시간마다 온 시간 또는 주기가 다른 온 펄스군으로 이루어지는 펄스 폭 세분해 신호(Vs)가 출력되는 미묘한 펄스 구동 신호(Vg)의 펄스 폭의 조정을 행할 수 있다.In this way, the LPF 40 as the bias voltage generating means, in particular, generates the voltage level (corresponding to the intercept) according to the pulse width narrowing signal Vs at the start of outputting the pulse width roughening signal Vm. Since it can be given to the control signal Vd, the pulse width refinement signal Vs which consists of on-pulse groups whose on time or period differs for every unit time according to the output voltage Vo to be monitored from the DSP 17 is output. The pulse width of the subtle pulse drive signal Vg can be adjusted.

또한 도5에 나타내는 바와 같이, 본 실시예에서는 입력 전압이 소정의 임계치 (Vd_th)를 넘으면 제어 펄스인 펄스 구동 신호(Vg)를 생성하는 펄스 생성 수단으로서의 구동 회로(20)를 구비하고 시간 제어 회로(18)는 펄스 폭 조분해 신호(Vm)가 출력 개시되면 펄스 폭 세분해 신호(Vs)에 따른 전압 레벨에 중첩되고 임계치(Vd_th)를 넘는 피크치로부터 다른 소정의 기울기로 전압 레벨을 강하시키는 펄스 생성 신호로서의 제어 신호(Vd)를 생성하고, 이 제어 신호(Vd)를 구동 회로(20)에의 입력 전압으로서 펄스 구동 신호(Vg)의 펄스 폭을 단위시간보다 짧은 시간 단위로 조정하는 구성으로 하고 있다As shown in Fig. 5, in this embodiment, a drive circuit 20 is provided as a pulse generating means for generating a pulse drive signal Vg which is a control pulse when the input voltage exceeds a predetermined threshold Vd_th. 18, a pulse for dropping the voltage level from the peak value exceeding the threshold value Vd_th to another predetermined slope is superimposed on the voltage level according to the pulse width refinement signal Vs when the pulse width adjustment signal Vm starts outputting. A control signal Vd as a generation signal is generated, and the control signal Vd is adjusted to a time unit shorter than a unit time as the input voltage to the drive circuit 20. have

이와 같이 하면 펄스 구동 신호(Vg)의 온 시간 폭(Tx)인 펄스 폭 신호 가변 출력 수단인 DSP(17)로부터 시간제어 회로(18)를 거쳐 발생하는 제어 신호(Vd)와 구동 회로(20)에 설정된 임계치(Vd_th)에 의하여 결정된다. 제어 신호(Vd)는 펄스 폭 세분해 신호(Vs)가 출력 개시되고 나서 펄스 폭 조분해 신호(Vm)가 출력 개시되기 까지의 시간이 길어질수록 펄스 폭 조분해 신호(Vm)가 출력 개시된 시점에서의 피크치가 높아지고 임계치(Vd_th)로 강하할 때까지의 시간이 길어진다. 즉 펄스 폭 세분해 신호(Vs)의 출력 개시의 타이밍을 변화시킴으로써 펄스 구동 신호(Vg)의 생성이 종료되는 타이밍을 가변하고 미묘한 펄스 구동 신호(Vg)의 펄스 폭의 조정을 행할 수 있다. 따라서 DSP(17)로부터 발생하는 2개의 펄스 폭 분해 신호(Vm, Vs) 및 구동 회로(20)로 설정된 임계치(Vd_th)에 의하여 펄스 구동 신호(Vg)의 펄스 폭을 단위시간보다 짧은 시간 단위로 변동시킬 수 있다In this way, the control signal Vd and the drive circuit 20 generated from the DSP 17 which is the pulse width signal variable output means of the on time width Tx of the pulse drive signal Vg via the time control circuit 18 are generated. It is determined by the threshold value Vd_th set at. The control signal Vd is obtained when the pulse width resolution signal Vm is outputted as the time from the start of outputting the pulse width resolution signal Vs to the output of the pulse width resolution signal Vm becomes longer. The time until the peak value of becomes high and falls to the threshold value Vd_th becomes long. That is, the timing at which the generation of the pulse drive signal Vg ends is varied by changing the timing of the start of output of the pulse width narrowing signal Vs, and the pulse width of the delicate pulse drive signal Vg can be adjusted. Therefore, the pulse width of the pulse driving signal Vg is set in units of time shorter than the unit time by the two pulse width decomposition signals Vm and Vs generated from the DSP 17 and the threshold value Vd_th set by the driving circuit 20. I can change it

실시예 3 Example 3

도 6 및 7은 본 발명의 제3 실시예를 나타내는 것이다. 도6에 있어서의 스위칭 전원 장치의 구성에 있어서, 여기에서는 콤퍼레이터(16)에 의하여 비교한 신호 출력이 DSP(17) 뿐만 아니라 동작 전압 조정 수단(51)에도 공급된다. 동작 전압 조정 수단(51)에도 피감시대상인 출력 전압(Vo)의 전압 레벨에 따라 DSP(17)에 공급하는 동작 전압(Vcc)의 전압 레벨을 조정하는 것이다. 또한 DSP(17)는 상기 각 실시예와 마찬가지로 2개의 펄스 폭 분해 신호(펄스 폭 조분해 신호(Vm), 펄스 폭 세분해 신호(Vs))를 시간 제어 회로(18)에 출력하지만 여기서의 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s)은 출력 전압(Vo)의 전압 레벨에 의존하지 않고 일정하다. 동작 전압 조정 수단(51)을 설치함으로써 펄스 폭 조분해 신호(Vm)의 온 시간(Ton_m) 중에 있어서의 전압 레벨 및 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s) 중에 있어서의 전압 레벨은 출력 전압(Vo)의 전압 레벨에 따라 변동되므로 이들 펄스 폭 조분해 신호(Vm) 및 펄스 폭 세분해 신호(Vs)를 기초로 시간 제어 회로(18)에서 생성되는 제어 신호(Vd)도 변동되는 동작 전압(Vcc)을 상한으로 하여 그 전압 레벨이 경사 상승한다. 그 이외의 구성은 제1 실시예와 공통된다.6 and 7 show a third embodiment of the present invention. In the configuration of the switching power supply device in FIG. 6, the signal output compared by the comparator 16 is supplied not only to the DSP 17 but also to the operating voltage adjusting means 51. The operating voltage adjusting means 51 also adjusts the voltage level of the operating voltage Vcc supplied to the DSP 17 in accordance with the voltage level of the output voltage Vo to be monitored. In addition, the DSP 17 outputs two pulse width decomposition signals (pulse width decomposition signal Vm and pulse width decomposition signal Vs) to the time control circuit 18 in the same manner as in each of the above embodiments. The on time Ton_s of the exploded signal Vs is constant regardless of the voltage level of the output voltage Vo. By providing the operating voltage adjusting means 51, the voltage level in the on time Ton_m of the pulse width decomposition signal Vm and the voltage level in the on time Ton_s of the pulse width refinement signal Vs are Since it varies with the voltage level of the output voltage Vo, the control signal Vd generated by the time control circuit 18 also varies based on these pulse width coarse resolution signal Vm and the pulse width refinement signal Vs. The operating voltage Vcc is set to an upper limit, and the voltage level thereof rises inclined. The other configuration is common to the first embodiment.

이 실시예에서는 제어 신호(Vd)의 전압 레벨이 시간의 경과와 함께 경사 상승하고 최종적으로 동작 전압(Vcc)에까지 도달하지만 도5에 나타내는 바와 같이 제어 신호(Vd)의 전압 레벨이 펄스 폭 조분해 신호(Vm)의 상승과 동시에 상한치에 이르고 그 다음은 시간의 경과와 함께 경사 하강하는 것이라도 무방하다. In this embodiment, the voltage level of the control signal Vd rises inclined with time and finally reaches the operating voltage Vcc, but as shown in FIG. 5, the voltage level of the control signal Vd is pulse width coarse resolution. At the same time as the rise of the signal Vm, the upper limit may be reached, and then the slope may decrease with the passage of time.

다음으로 도7에 있어서의 각부의 파형도를 참조하면서 구성에 대하여 그 작용을 설명하면 동작 전압 조정 수단(51)은 출력 전압(Vo)의 전압 레벨에 따라 DSP(17)에 공급하는 동작 전압(Vcc)을 가변 조정한다. 예를 들면 출력 전압(Vo)이 저하되면 동작 전압 조정 수단(51)으로부터의 동작 전압은 상승하고 펄스 폭 조분해 신호(Vm) 및 펄스 폭 세분해 신호(Vs)의 온 시에 전압 레벨도 상승한다(도7에 나타내는 동작 전압 Vcc' 참조). 이것에 의하여 시간 제어 회로(18)에서 생성되는 제어 신호(Vd)는 상승된 동작 전압(Vcc)을 상한으로 하여 제1 변화부(30)나 제2 변화부 (31)도 변동하고, 펄스 폭 조분해 신호(Vm)가 상승한 후, 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이를 때까지의 시간(Td)이 짧아지므로 펄스 구동 신호(Vg)의 온 시간(Tx)이 증가하고, 결과적으로 출력 전압(Vo)를 상승시키도록 귀환 회로(21)가 작용한다.Next, the operation of the configuration will be described with reference to the waveform diagram of each part in FIG. 7. The operating voltage adjusting means 51 supplies the operating voltage (supplied to the DSP 17 according to the voltage level of the output voltage Vo). Vcc) is adjusted. For example, when the output voltage Vo decreases, the operating voltage from the operating voltage adjusting means 51 rises and the voltage level also rises when the pulse width coarse resolution signal Vm and the pulse width fine resolution signal Vs are turned on. (See the operating voltage Vcc 'shown in FIG. 7). As a result, the control signal Vd generated by the time control circuit 18 fluctuates also in the first change section 30 or the second change section 31 with the raised operating voltage Vcc as the upper limit, and the pulse width. After the coarse resolution signal Vm rises, the time Td until the voltage level of the control signal Vd reaches the threshold Vd_th becomes shorter, so that the on time Tx of the pulse driving signal Vg increases. As a result, the feedback circuit 21 acts to raise the output voltage Vo.

이상과 같이, 본 실시예에서 출력 전압(Vo)에 따라 펄스 폭을 변동시킨 펄스 구동 신호(Vg)를 생성하는 펄스 발생기로서의 귀환 회로(21)에 있어서 입력 전압이 소정의 임계치(Vd_th)를 넘으면 펄스 구동 신호(Vg)를 생성하는 펄스 생성 수단으로서의 구동 회로(20)와 출력 전압(Vo)에 따라 동작 전압(Vcc)의 전압 레벨을 조정하는 동작 전압 조정 수단(51)과, 동작 전압(Vcc)를 상한으로 하여 전압 레벨을 경사시키는 펄스 생성 신호로서의 제어 신호(Vd)를 생성하고, 이 제어 신호(Vd)를 입력 전압으로 하여 펄스 구동 신호(Vg)의 펄스 폭을 조정하는 시간 제어 회로(18)를 구비하고 있다. As described above, when the input voltage exceeds the predetermined threshold Vd_th in the feedback circuit 21 as the pulse generator that generates the pulse drive signal Vg in which the pulse width is varied in accordance with the output voltage Vo in the present embodiment. Operating voltage adjusting means 51 for adjusting the voltage level of the operating voltage Vcc according to the driving circuit 20 as the pulse generating means for generating the pulse driving signal Vg and the output voltage Vo, and the operating voltage Vcc. A time control circuit for generating a control signal Vd as a pulse generation signal for inclining the voltage level at the upper limit and adjusting the pulse width of the pulse drive signal Vg using this control signal Vd as an input voltage. 18).

이 경우 시간 제어 회로(18)로부터 구동 회로(20)에 부여할 수 있는 제어 신호(Vd)는 동작 전압(Vcc)을 상한으로 하여 그 전압 레벨이 경사 상승 또는 경사 하강하지만 해당 동작 전압(Vcc)은 출력 전압(Vo)에 따라 변동하므로 단위시간(클록 시간 폭(Tclk)) 마다 증감하는 펄스 폭 분해 신호(Vm, Vs)를 기초로 제어 신호(Vd)를 얻는 경우에도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다.In this case, the control signal Vd that can be applied to the driving circuit 20 from the time control circuit 18 is the operating voltage Vcc as the upper limit, and its voltage level is inclined upwardly or inclined downwardly, but the corresponding operating voltage Vcc Since V varies depending on the output voltage Vo, even when the control signal Vd is obtained based on the pulse width decomposition signals Vm and Vs that increase or decrease for each unit time (clock time width Tclk), the unit time does not depend on the unit time. Pulse width control can be performed in units of time shorter than unit time.

실시예 4 Example 4

도8 및 도9는 본 발명의 제4 실시예를 나타내는 것이다. 도8에 있어서의 스위칭 전원 장치의 구성에 있어서, 여기에서는 콤퍼레이터 (16)에 의하여 비교한 신호 출력이 DSP(17) 뿐만 아니라 임계치 전압 조정 수단(52)에도 공급된다. 임계치 전압 조정 수단(52)은 피감시대상인 출력 전압(Vo)의 전압 레벨에 따라 구동 회로(20)에 있어서의 임계치(Vd_th)의 전압 레벨을 조정하는 것이다. 또한 DSP(17)는 제 1 실시예와 마찬가지로 2개의 펄스 폭 분해 신호(펄스 폭 조분해 신호(Vm), 펄스 폭 세분해 신호(Vs))를 시간 제어 회로(18)에 출력하지만 여기서의 펄스 폭 세분해 신호(Vs)의 온 시간(Ton_s) 출력 전압(Vo)의 전압 레벨에 의존하지 않고 일정하다. 임계치 전압 조정 수단(52)을 설치함으로써 구동 회로(20)에 있어서의 임계치(Vd_th)의 전압 레벨 출력 전압(Vo)의 전압 레벨에 따라 변동하기 때문에, 펄스 폭 조분해 신호(Vm) 및 펄스 폭 세분해 신호(Vs)를 기초로 시간 제어 회로(18)로 생성되는 제어 신호(Vd)가 일정하더라도 변동하는 임계치(Vd_th)에 의하여 펄스 구동 신호(Vg)의 온 시간(Tx)이 증감한다. 그 이외의 구성은 제1 실시예와 공통된다8 and 9 show a fourth embodiment of the present invention. In the configuration of the switching power supply device in FIG. 8, the signal outputs compared by the comparator 16 are supplied not only to the DSP 17 but also to the threshold voltage adjusting means 52. The threshold voltage adjusting means 52 adjusts the voltage level of the threshold Vd_th in the drive circuit 20 in accordance with the voltage level of the output voltage Vo to be monitored. Also, the DSP 17 outputs two pulse width decomposition signals (pulse width decomposition signal Vm and pulse width decomposition signal Vs) to the time control circuit 18 as in the first embodiment, but the pulse here The on time Ton_s of the exploded signal Vs is constant regardless of the voltage level of the output voltage Vo. By providing the threshold voltage adjusting means 52, since the voltage varies with the voltage level of the voltage level output voltage Vo of the threshold value Vd_th in the drive circuit 20, the pulse width coarse resolution signal Vm and the pulse width are varied. Even if the control signal Vd generated by the time control circuit 18 is constant based on the fine resolution signal Vs, the on time Tx of the pulse drive signal Vg increases or decreases according to the variable threshold value Vd_th. The other configuration is common to the first embodiment.

또한, 이 실시예에서는 제어 신호(Vd)의 전압 레벨이 시간의 경과와 함께 경사 상승하고 최종적으로 동작 전압(Vcc)에까지 달하지만 도5에 나타내는 바와 같이 제어 신호(Vd)의 전압 레벨이 펄스 폭 조분해 신호(Vm)의 상승과 동시에 상한치에 이르고 그 후에는 시간의 경과와 함께 경사 하강하는 것이라도 무방하다. Further, in this embodiment, the voltage level of the control signal Vd rises inclined with time and finally reaches the operating voltage Vcc. However, as shown in FIG. 5, the voltage level of the control signal Vd is the pulse width. It may be that the upper limit is reached at the same time as the coarse resolution signal Vm rises, and then the slope decreases with the passage of time.

다음으로 도9에 있어서의 각부의 파형도를 참조하면서 구성에 대하여 그 작용을 설명하면 임계치 전압 조정 수단(52)은 출력 전압(Vo)의 전압 레벨에 따라 구동 회로(20)에 있어서의 임계치(Vd_th)의 전압 레벨을 가변 조정한다. 예를 들면 출력 전압(Vo)이 저하되면 구동 회로(20)에 있어서의 임계치(Vd_th)의 전압 레벨은 저하된다(도 9에 나타내는 임계치 Vd_th' 참조). 이것에 의하여 시간 제어 회로(18)와 동일한 제어 신호(Vd)가 생성되어 있어도 임계치(Vd_th)의 전압 레벨이 저하됨으로써 펄스 폭 조분해 신호(Vm)가 상승한 후, 제어 신호(Vd)의 전압 레벨이 임계치(Vd_th)에 이를 때까지의 시간(Td)이 짧아지므로 펄스 구동 신호(Vg)의 온 시간(Tx)이 증가하고, 결과적으로 출력 전압(Vo)를 상승시키도록 귀환 회로(21)가 작용한다.Next, the operation of the configuration will be described with reference to the waveform diagram of each part in FIG. 9. The threshold voltage adjusting means 52 determines the threshold value in the driving circuit 20 according to the voltage level of the output voltage Vo. Vd_th) is variably adjusted. For example, when the output voltage Vo decreases, the voltage level of the threshold value Vd_th in the drive circuit 20 decreases (see the threshold value Vd_th 'shown in FIG. 9). Thereby, even if the control signal Vd similar to the time control circuit 18 is produced | generated, since the voltage level of the threshold value Vd_th falls and the pulse width | variety resolution signal Vm rises, the voltage level of the control signal Vd is raised. Since the time Td until the threshold value Vd_th is shortened, the on time Tx of the pulse driving signal Vg increases, and as a result, the feedback circuit 21 raises the output voltage Vo. Works.

이상과 같이 본 실시예에서 출력 전압(Vo)에 따라 펄스 폭을 변동시킨 펄스 구동 신호(Vg)를 생성하는 펄스 발생기로서의 귀환 회로(21)에 입력 전압이 소정의 임계치(Vd_th)를 넘으면 펄스 구동 신호(Vg)를 생성하는 펄스 생성 수단으로서의 구동 회로(20)와, 출력 전압(Vo)에 따라 임계치(Vd_th)의 전압 레벨을 조정하는 임계치 전압 조정 수단(52)과, 시간의 경과와 함께 전압 레벨을 경사 상승 또는 경사 하강시키는 펄스 생성 신호로서의 제어 신호(Vd)를 생성하고, 이 제어 신호(Vd)를 입력 전압으로 하여 펄스 구동신호(Vg)의 펄스 폭을 조정하는 시간 제어 회로(18)를 구비하고 있다.As described above, when the input voltage exceeds the predetermined threshold Vd_th to the feedback circuit 21 as the pulse generator for generating the pulse driving signal Vg in which the pulse width is varied in accordance with the output voltage Vo in the present embodiment, the pulse driving is performed. The drive circuit 20 as a pulse generating means for generating the signal Vg, the threshold voltage adjusting means 52 for adjusting the voltage level of the threshold Vd_th in accordance with the output voltage Vo, and the voltage with passage of time. Time control circuit 18 for generating a control signal Vd as a pulse generation signal for ramping up or ramping down the level, and adjusting the pulse width of the pulse drive signal Vg by using this control signal Vd as an input voltage. Equipped with.

이 경우 시간 제어 회로(18)로부터 구동 회로(20)에게 줄 수 있는 제어 신호(Vd)는 그 전압 레벨이 경사 상승 또는 경사 하강하지만 구동 회로(20)로 설정되는 임계치(Vd_th)의 전압 레벨이 피감시대상인 출력 전압(Vo)에 따라 변동하므로 단위시간(클록 시간 폭(Tclk)) 마다 증감하는 펄스 분해 신호(Vm, Vs)를 기본으로 제어 신호(Vd)를 얻는 경우에도 이 단위시간에 의존하지 않고 단위시간보다 짧은 시간 단위로 펄스 폭 제어가 가능하게 된다. In this case, the control signal Vd that can be given to the driving circuit 20 from the time control circuit 18 is inclined up or down, but the voltage level of the threshold Vd_th set by the driving circuit 20 is increased. Even if the control signal Vd is obtained on the basis of the pulse decomposition signals Vm and Vs which increase or decrease according to the unit time (clock time width Tclk), the unit time also depends on the output voltage Vo to be monitored. The pulse width control can be performed in units of time shorter than the unit time.

본 발명은 각 실시예에 한정되는 것이 아니고 본 발명의 요지의 범위에 있어서 여러가지 변형 실시가 가능하다. 예를 들면 시간 제어 회로(18)의 구성은 각 실시예 중의 것에 한정되지 않고 펄스 폭 세분해 신호(Vs)의 클록 시간 폭(Tclk)보다 짧은 시간 폭 단위로 펄스 구동 신호(Vg)의 시간 폭을 가변할 수 있는 회로 구성이면 어떠한 것이어도 무방하다. 또한 실시예에서는 펄스 폭 세분해 신호(Vs)나 펄스 폭 조분해 신호(Vm)의 온 펄스를 주로 이용하였으나, 오프 펄스를 이용한 구성이라도 된다. 마찬가지로 제어 신호(Vd)에 관하여도 그 전압 레벨이 도중에 나타내는 것과 역이어도 된다. This invention is not limited to each Example, A various deformation | transformation is possible in the range of the summary of this invention. For example, the structure of the time control circuit 18 is not limited to the thing in each embodiment, The time width of the pulse drive signal Vg in time width unit shorter than the clock time width Tclk of the pulse width refinement signal Vs. Any circuit configuration can be used. Moreover, although the on pulse of the pulse width | variety resolution signal Vs and the pulse width | variety resolution signal Vm was mainly used in the Example, the structure which used the off pulse may be sufficient. Similarly, with respect to the control signal Vd, the voltage level may be inverse to that shown in the middle.

스위칭 전원 장치나 스텝핑 모터 등의 제어 펄스 생성 수단 외에 예를 들면 마이크로 컴퓨터나 시스템 LSI 등의 제어장치의 제어 주파수를 결정하는 클록 신호 생성 등, 펄스를 필요로 하는 모든 용도에 적용할 수 있다.In addition to the control pulse generating means such as a switching power supply or a stepping motor, the present invention can be applied to any application requiring a pulse, such as generating a clock signal for determining a control frequency of a control device such as a microcomputer or a system LSI.

Claims

A pulse generator for generating a control pulse having a variable pulse width, comprising: signal variable output means for outputting a pulse width decomposition signal whose time width increases and decreases every unit time, and detecting the increase and decrease of the time width of the pulse width decomposition signal; And a time control means for varying a pulse width of the control pulse in a time unit shorter than the unit time.

The pulse width decomposition signal outputted from the signal variable output means comprises a pulse width coarse resolution signal having a time width substantially equal to the pulse width of the control pulse and a pulse width of the control pulse at each unit time. A pulse width refinement signal to be adjusted; and the time control means approximately determines the pulse width of the control pulse by the pulse width refinement signal, and adjusts the pulse width of the control pulse by the pulse width refinement signal. Pulse generator characterized in that for adjusting the time unit shorter than the unit time.

3. The apparatus according to claim 2, wherein the signal variable output means is configured to output the pulse width refinement signal prior to the pulse width resolution signal, and at the same time, the time control means is further configured after the pulse width adjustment signal is output. The pulse generator characterized in that for adjusting the pulse width of the control pulse in a time unit shorter than the unit time.

4. The apparatus of claim 3, further comprising pulse generating means for generating the control pulse when an input voltage exceeds a predetermined threshold, wherein the time control means is adapted to the pulse width resolution signal when the pulse width resolution signal is outputted. Generating a pulse generation signal for raising the voltage level with a predetermined slope in superimposition with the voltage level, and adjusting the pulse width of the control pulse in units of time shorter than the unit time by setting the pulse generation signal as the input voltage. Pulse generator, characterized in that.

The pulse generator according to claim 4, wherein said time control means comprises bias voltage generating means for generating a voltage level in accordance with said pulse width resolution signal at the start of outputting said pulse width resolution signal.

4. The apparatus of claim 3, further comprising pulse generating means for generating the control pulse when an input voltage exceeds a predetermined threshold, wherein the time control means is adapted to the pulse width resolution signal when the pulse width resolution signal is outputted. Generate a pulse generation signal for dropping the voltage level by a predetermined slope from the peak value exceeding the threshold value in superimposition with the voltage level, and by setting the pulse generation signal as the input voltage, the pulse width of the control pulse is shorter than the unit time. Pulse generator, characterized in that for adjusting to.

7. The pulse generator according to claim 6, wherein said time control means comprises bias voltage generating means for generating a voltage level in accordance with said pulse width resolution signal at the start of outputting said pulse width resolution signal.

A pulse generator for generating a control pulse having a variable pulse width, wherein a phase difference between a pulse width coarse resolution signal having a time width substantially coincident with a pulse width of the control pulse and the pulse coarse resolution signal increases or decreases every unit time. And a signal variable output means for outputting a pulse width resolution signal, and a time control means for detecting the increase or decrease of the phase difference and varying the pulse width of the control pulse by a time unit shorter than a unit time.

A pulse generator for generating a control pulse having a variable pulse width, the pulse generator comprising: pulse generating means for generating the control pulse when an input voltage exceeds a predetermined threshold value; operating voltage adjusting means for adjusting a voltage level of an operating voltage; And a time control means for generating a pulse generation signal for inclining the voltage level with the voltage as an upper limit and adjusting the pulse width of the control pulse by setting this pulse generation signal as the input voltage.

A pulse generator for generating a control pulse having a variable pulse width, comprising: pulse generating means for generating the control pulse when an input voltage exceeds a predetermined threshold, threshold voltage adjusting means for adjusting a voltage level of the threshold, and a voltage level And a time control means for generating a pulse generation signal for inclining and adjusting the pulse width of said control pulse by making this pulse generation signal an input voltage.