KR20050116701A - 반도체 패키지의 몰딩 장치 및 방법 - Google Patents

반도체 패키지의 몰딩 장치 및 방법 Download PDF

Info

Publication number
KR20050116701A
KR20050116701A KR1020040041851A KR20040041851A KR20050116701A KR 20050116701 A KR20050116701 A KR 20050116701A KR 1020040041851 A KR1020040041851 A KR 1020040041851A KR 20040041851 A KR20040041851 A KR 20040041851A KR 20050116701 A KR20050116701 A KR 20050116701A
Authority
KR
South Korea
Prior art keywords
package
upper mold
epoxy resin
raw material
molding
Prior art date
Application number
KR1020040041851A
Other languages
English (en)
Inventor
임채훈
김민일
이창철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041851A priority Critical patent/KR20050116701A/ko
Publication of KR20050116701A publication Critical patent/KR20050116701A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지의 몰딩 장치 및 방법에 관한 것이다. 본 발명에 따르면, 상부 금형에 형성된 적어도 하나 이상의 진공 구멍으로 패키지 반제품을 고정하고 상부 금형을 하강시켜 하부 금형과 결합시킨 후 몰딩 공정을 진행한다. 따라서 패키지 반제품을 안정적으로 탑재할 수 있고 인쇄회로기판의 휨 안정화를 위한 예열 단계를 생략하거나 최소화할 수 있다. 본 발명은 몰딩 공정의 작업 속도와 생산성을 향상시킬 수 있고, 칩-온-보드(COB) 패키지에 유용하게 적용할 수 있다.

Description

반도체 패키지의 몰딩 장치 및 방법 {molding apparatus and method for semiconductor package}
본 발명은 반도체 패키지의 제조 기술에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 몰딩 장치 및 몰딩 방법에 관한 것이다.
반도체 패키지(package)는 반도체 칩을 외부 환경으로부터 보호하며 전자 시스템에 물리적으로 접합하고 전기적으로 접속시키는 기능을 가진다. 오늘날의 패키지 기술은 반도체 소자의 성능과 최종 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 매우 커지고 있다. 반도체 패키지의 전형적인 구조는 리드프레임(leadframe), 인쇄회로기판(PCB) 등의 기판에 반도체 칩을 부착하고 전기적으로 연결한 후 몰딩 수지로 밀봉하는 구조이다.
도 1은 본 발명이 적용되는 반도체 패키지의 유형을 예시한 단면도이다. 도 1에 도시된 패키지 유형은 메모리 카드 등과 같은 제품에 폭넓게 쓰이고 있는 소위 칩-온-보드(chip-on-board; 이하, COB) 패키지(10)이다. 도 1을 참조하여 COB 패키지(10)의 구조를 간략하면, 인쇄회로기판(11)의 한쪽 면에 반도체 칩(12)이 부착되고 금 와이어(13)로 연결된다. 반도체 칩(12)과 금 와이어(13)는 에폭시 수지(14)로 몰딩되며, 인쇄회로기판(11)의 반대쪽 면에는 예컨대 금으로 도금된 외부접속 단자(15)가 형성된다.
이러한 구조의 COB 패키지를 몰딩하는 종래의 방법은 도 2에 도시된 바와 같이 크게 다음과 같은 공정 순서로 이루어진다. 먼저, 하부 금형에 패키지 반제품을 탑재한다(21). 패키지 반제품은 전술한 바와 같이 인쇄회로기판의 한쪽 면에 반도체 칩과 금 와이어가 형성되고 반대쪽 면에 외부접속 단자가 형성된 것으로 아직 몰딩이 되지 않은 상태를 의미한다. 이 때 사용되는 몰딩 금형은 상부 금형과 하부 금형으로 이루어지며, 상부 금형은 고정되어 있고 하부 금형은 상하로 움직일 수 있다. 패키지 반제품은 뒤집어진 형태로, 즉 역방향 탑재(reverse loading) 방식으로 하부 금형에 탑재된다.
일반적으로 몰딩 금형 안에 패키지 반제품을 탑재하는 방식은 정방향 탑재(forward loading) 방식과 역방향 탑재 방식이 있다. 도 3a는 정방향 탑재 방식을, 도 3b는 역방향 탑재 방식을 각각 보여주고 있다. 도 3a에 도시된 바와 같이, 정방향 탑재 방식은 반도체 칩(12)과 금 와이어(13)가 위쪽을 향한다. 따라서 외부접속 단자(15)와 하부 금형(16)의 표면이 서로 접촉하기 때문에, 외부접속 단자(15)가 하부 금형(16)에 쌓여 있는 미세 입자의 영향을 받아 찍히거나 긁히는 불량이 발생할 수 있다.
이를 방지하기 위하여 패키지 반제품(18)을 뒤집어 탑재하는 것이 도 3b에 도시된 역방향 탑재 방식이다. 이 경우 외부접속 단자(15)는 미세 입자가 쌓일 수 없는 상부 금형(17)의 표면에 접촉하므로 전술한 불량을 방지할 수 있다. 그러나 역방향 탑재 방식의 경우에도 패키지 반제품(18)이 몰딩 금형에 탑재될 때는 하부 금형(16) 위에 얹혀지듯이 탑재된다.
다시 도 2를 참조하면, 패키지 반제품을 탑재한 다음에는 패키지 반제품을 일정 시간 동안 예열한다(22). 예열 단계는 인쇄회로기판의 휨(warpage)을 방지하기 위한 것으로 일종의 안정화 공정이다. 잘 알려진 바와 같이, 인쇄회로기판을 사용하는 패키지 유형에서는 구성요소 간의 열팽창계수 차이로 인하여 인쇄회로기판이 휘어지는 현상이 자주 발생한다. 이러한 현상은 특히 인쇄회로기판의 크기가 커질수록 더욱 심각해진다. 인쇄회로기판의 휨 안정화를 위한 예열 단계는 예컨대 폭 51㎜의 인쇄회로기판의 경우 대략 10~15초 정도 진행된다.
예열이 끝나면, 몰딩 금형 안으로 에폭시 수지 원자재(즉, EMC 타블렛)를 공급한다(23). 잘 알려진 바와 같이, 에폭시 수지 원자재는 일반적으로 고체 상태의 원통형 타블렛(tablet)이며, 하부 금형에 형성된 포트(pot) 안에 공급되어진다.
에폭시 수지 원자재를 공급하고 나면, 하부 금형을 상승시켜 상하 금형을 맞물려 결합시키고(24), 용융된 에폭시 수지를 캐버티(cavity) 안으로 주입시켜 몰딩을 진행한다(25).
이상 설명한 바와 같이, 종래의 몰딩 방법은 인쇄회로기판의 휨 안정화를 위하여 예열 단계를 필요로 하며, 그로 인하여 패키지 반제품과 에폭시 수지 원자재의 공급이 별개로 이루어진다. 또한, 외부접속 단자의 불량을 방지하기 위하여 역방향 탑재 방식으로 패키지 반제품을 뒤집어 하부 금형 위에 탑재한다.
따라서 인쇄회로기판의 예열 및 에폭시 수지 원자재의 개별 공급에 소요되는 시간 때문에 몰딩 공정 시간이 불필요하게 증가하게 되고 설비당 시간당 생산량(UPEH; Unit Per Equipment Hour)이 떨어지게 된다. 또한, 역방향 탑재 방식으로 패키지 반제품을 하부 금형에 탑재하기 때문에 하부 금형을 상승시켜 상하 금형을 맞물릴 때 패키지 반제품의 흔들림 또는 정위치 이탈, 금 와이어의 손상 등의 예기치 못한 불량이 발생할 수 있다.
따라서 본 발명의 목적은 이러한 종래 기술에서의 문제점들을 해결하기 위한 것으로, 작업 속도와 생산성을 향상시킬 수 있고 패키지 반제품을 안정적으로 탑재하여 신뢰성을 높일 수 있는 반도체 패키지의 몰딩 장치와 방법을 제공하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명에 따른 반도체 패키지의 몰딩 장치는 상부 금형과 하부 금형을 포함하며, 상기 상부 금형은 패키지 반제품을 고정하는 적어도 하나 이상의 진공 구멍을 구비하고, 상기 하부 금형은 상기 패키지 반제품이 위치하고 몰딩이 이루어지는 캐버티와, 에폭시 수지 원자재가 공급되는 포트와, 상기 포트 안에 위치하며 상기 에폭시 수지 원자재에 압력을 가하는 트랜스퍼 램을 구비한다.
본 발명에 따른 반도체 패키지의 몰딩 장치는, 적어도 하나 이상의 상기 패키지 반제품을 적재하여 상기 상부 금형과 상기 하부 금형 사이로 운반하는 운반 장치를 더 포함할 수 있다. 상기 운반 장치는, 상기 패키지 반제품을 고정하여 운반하고 상기 패키지 반제품을 상기 상부 금형의 밑면에 탑재하는 이동 지그를 구비한다. 상기 운반 장치는 상기 에폭시 수지 원자재를 수납하여 운반하는 수납 구멍을 더 구비할 수 있다.
또한, 본 발명에 따른 반도체 패키지의 몰딩 방법은, 상부 금형과 하부 금형 사이에 상기 패키지 반제품과 에폭시 수지 원자재를 공급하는 단계; 상기 상부 금형에 형성된 적어도 하나 이상의 진공 구멍으로 상기 패키지 반제품을 상기 상부 금형의 밑면에 고정하는 단계; 상기 하부 금형에 형성된 포트 안에 상기 에폭시 수지 원자재를 공급하는 단계; 상기 상부 금형을 하강시켜 상기 하부 금형과 결합시키는 단계; 및 상기 에폭시 수지 원자재를 용융시켜 상기 패키지 반제품을 몰딩하는 단계를 포함한다.
본 발명에 따른 반도체 패키지의 몰딩 방법에 있어서, 상기 패키지 반제품과 에폭시 수지 원자재의 공급 단계는, 상기 패키지 반제품과 상기 에폭시 수지 원자재를 적재한 운반 장치를 상기 상부 금형과 상기 하부 금형 사이로 진입시키는 단계와, 상기 운반 장치에 구비된 이동 지그를 상승시켜 상기 패키지 반제품을 상기 상부 금형에 탑재시키는 단계를 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 발명의 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소들의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
실시예
도 4a 내지 도 4g는 본 발명의 실시예에 따른 반도체 패키지의 몰딩 장치와 그를 이용한 반도체 패키지의 몰딩 방법을 순차적으로 나타내는 단면도들이다.
도 4a를 참조하면, 몰딩 장치(30)는 상부 금형(40)과 하부 금형(50)으로 이루어진다. 상부 금형(40)의 밑면은 편평하며, 하부 금형(50)의 윗면은 다수의 캐버티(51; cavity)를 형성하고 있다. 각각의 캐버티(51)에 대응하여 상부 금형(40)에는 다수의 진공 구멍(41)과 위치 결정 핀(42)이 형성된다. 하부 금형(50)의 중앙에는 포트(52; pot)와 트랜스퍼 램(53; transfer ram)이 형성된다.
한편, 도면에 나타나지는 않았지만, 하부 금형(50)에는 그 밖에 분리 핀(eject pin), 런너(runner), 게이트(gate) 등이 형성된다. 본 실시예에서는 종래 기술과 달리 하부 금형(50)이 고정되어 있고 상부 금형(40)이 상하로 움직일 수 있지만, 반드시 이에 한정되는 것은 아니다.
이어서 도 4b를 참조하면, 상부 금형(40)과 하부 금형(50)의 사이로 운반 장치(60)가 진입한다. 운반 장치(60)는 패키지 반제품(18)과 에폭시 수지 원자재(19)를 적재하고 있다. 운반 장치(60)는 다수의 패키지 반제품(18)을 동시에 공급할 수 있는 다수의 이동 지그(61; moving jig)를 구비한다. 각각의 이동 지그(61)는 상단에 진공 구멍(62)을 가지고 있고, 하단에서 승강 바(63; up/down bar)와 연결되어 있다. 승강 바(63)는 운반 장치(60)에 내장된 구동 모터(64)에 연결되어 있어서 이동 지그(61)를 상하로 구동할 수 있다.
각각의 패키지 반제품(18)은 진공 구멍(62)을 통하여 이동 지그(61)에 고정된 채 상부 금형(40)의 아래쪽으로 공급된다. 이 때, 상부 금형(40)의 진공 구멍(41)에는 진공이 인가되지 않은 상태이고, 이동 지그(61)의 진공 구멍(62)에는 진공이 인가된 상태이다. 한편, 운반 장치(60)의 하단에는 에폭시 수지 원자재(19)를 수납하여 공급할 수 있도록 수납 구멍(65)이 형성되어 있다.
운반 장치(60)가 상부 금형(40)과 하부 금형(50) 사이로 진입한 후에는, 도 4c에 도시된 바와 같이, 승강 바(63)에 의하여 이동 지그(61)가 상승하면서 패키지 반제품(18)을 상부 금형(40)에 탑재한다. 이 때, 상부 금형(40)의 진공 구멍(41)에는 진공이 인가되면서 패키지 반제품(18)을 고정하고, 위치 결정 핀(42)은 패키지 반제품(18)에 끼워진다.
이 때, 패키지 반제품(18)은 종래와 마찬가지로 역방향 탑재 방식을 취한다. 즉, 인쇄회로기판의 외부접속 단자가 상부 금형(40)의 편평한 밑면에 닿도록 고정된다. 그러나 종래 기술과 달리 진공 구멍(41)과 위치 결정 핀(42)을 통하여 인쇄회로기판을 고정하므로 패키지 반제품(18)을 안정적으로 탑재할 수 있고, 인쇄회로기판의 휨 안정화를 위한 예열 단계를 생략하거나 최소화할 수 있다.
한편, 패키지 반제품(18)이 상부 금형(40)에 고정된 후에는 이동 지그(61)의 진공 구멍(62)을 통한 진공 인가가 중단된다. 그리고 도 4d에 도시된 바와 같이, 승강 바(63)에 의하여 이동 지그(61)가 하강하여 원 상태로 복귀한다. 또한, 운반 장치(60)의 수납 구멍(65)에 수납되어 있는 에폭시 수지 원자재(19)가 하부 금형(50)의 포트(52) 안으로 공급된다.
이와 같이 패키지 반제품(18)과 에폭시 수지 원자재(19)를 공급한 후 운반 장치(60)는 몰딩 금형 밖으로 배출되고, 도 4e에 도시된 바와 같이 상부 금형(40)이 하부 금형(50) 쪽으로 하강하기 시작한다. 이 때, 상부 금형(40)에 탑재된 패키지 반제품(18)은 여전히 진공 구멍(41)과 위치 결정 핀(42)을 통하여 안정적으로 고정되어 있는 상태이다.
상부 금형(40)이 하강하여 하부 금형(50)과 맞물려 결합되면, 도 4f에 도시된 바와 같이, 고온 하에서 포트(52) 안의 트랜스퍼 램(53)이 상승하여 에폭시 수지 원자재(19)에 압력을 가한다. 따라서 에폭시 수지 원자재(19)는 용융되면서 런너와 게이트를 통하여 캐버티(51) 안으로 주입된다. 이어서 일정 시간 동안 경화 단계를 거친다.
경화 시간이 종료되면, 도 4g에 도시된 바와 같이, 상부 금형(40)의 진공 구멍(41)을 통한 진공 인가가 중단되고, 상부 금형(40)은 몰딩 완료된 패키지(10)와 분리되어 원래 위치로 상승한다. 그리고 몰딩 완료된 패키지(10)는 하부 금형(50)에 설치된 분리 핀(54)에 의하여 캐버티(51)로부터 떨어진다. 이 때, 트랜스퍼 램(53)도 동반 상승하여 포트(52) 안에 남아 있는 에폭시 수지 잔여물(19a; cull)을 분리한다. 이후, 각각의 패키지(10)를 에폭시 수지 잔여물(19a)로부터 분리하여 소정의 몰딩 공정을 완료한다.
이상 설명한 바와 같이, 본 발명에 의한 반도체 패키지의 몰딩 장치와 방법은 상부 금형에 형성된 진공 구멍과 위치 결정 핀을 통하여 인쇄회로기판을 고정하기 때문에, 패키지 반제품을 안정적으로 탑재할 수 있고 인쇄회로기판의 휨 안정화를 위한 예열 단계를 생략하거나 최소화할 수 있다.
따라서 외부접속 단자의 불량을 방지하기 위하여 역방향 탑재 방식을 적용하더라도 상하 금형의 맞물림에 따른 예기치 못한 불량을 방지할 수 있다. 또한, 예열 단계를 생략하거나 최소화할 수 있으므로 패키지 반제품과 에폭시 수지 원자재의 공급을 동시에 진행할 수 있고, 따라서 몰딩 공정 시간을 대폭 단축하여 몰딩 공정의 작업 속도와 생산성을 향상시킬 수 있다. 또한, 운반 장치를 사용하여 패키지 반제품과 에폭시 수지 원자재를 신속하고 안정적으로 공급할 수 있는 장점도 있다.
본 발명에 의한 반도체 패키지의 몰딩 장치와 방법은 칩-온-보드(COB) 패키지에 유용하게 적용할 수 있으며, 특히 메모리 용량이 확장되면서 인쇄회로기판의 크기가 확대될수록, 패키지가 박형화되면서 인쇄회로기판의 두께가 얇아질수록 보다 효과를 발휘할 수 있을 것으로 기대된다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 본 발명이 적용되는 반도체 패키지의 유형을 예시한 단면도이다.
도 2는 종래 기술에 따른 반도체 패키지의 몰딩 방법을 나타내는 공정 흐름도이다.
도 3a 및 도 3b는 종래 기술에 따른 반도체 패키지의 정방향 탑재 방식과 역방향 탑재 방식을 비교하여 보여주는 단면도들이다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 반도체 패키지의 몰딩 장치 및 몰딩 방법을 나타내는 단면도들이다.
<도면에 사용된 참조 번호의 설명>
10: 반도체 패키지 11: 인쇄회로기판
12: 반도체 칩 13: 금 와이어
14: 에폭시 수지 15: 외부접속 단자
18: 패키지 반제품 19: 에폭시 수지 원자재
30: 몰딩 장치 40: 상부 금형
41: 진공 구멍 42: 위치 결정 핀
50: 하부 금형 51: 캐버티
52: 포트 53: 트랜스퍼 램
54: 분리 핀 60: 운반 장치
61: 이동 지그 62: 진공 구멍
63: 승강 바 64: 구동 모터
65: 수납 구멍

Claims (5)

  1. 패키지 반제품을 몰딩하기 위한 몰딩 장치로서,
    상기 패키지 반제품을 고정하는 적어도 하나 이상의 진공 구멍을 구비하는 상부 금형; 및
    상기 패키지 반제품이 위치하고 몰딩이 이루어지는 캐버티와, 에폭시 수지 원자재가 공급되는 포트와, 상기 포트 안에 위치하며 상기 에폭시 수지 원자재에 압력을 가하는 트랜스퍼 램을 구비하는 하부 금형을 포함하는 반도체 패키지의 몰딩 장치.
  2. 제1 항에 있어서,
    적어도 하나 이상의 상기 패키지 반제품을 적재하여 상기 상부 금형과 상기 하부 금형 사이로 운반하는 운반 장치를 더 포함하며,
    상기 운반 장치는, 상기 패키지 반제품을 고정하여 운반하고 상기 패키지 반제품을 상기 상부 금형의 밑면에 탑재하는 이동 지그를 구비하는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.
  3. 제2 항에 있어서,
    상기 운반 장치는 상기 에폭시 수지 원자재를 수납하여 운반하는 수납 구멍을 더 구비하는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.
  4. 패키지 반제품을 몰딩하는 몰딩 방법으로서,
    상부 금형과 하부 금형 사이에 상기 패키지 반제품과 에폭시 수지 원자재를 공급하는 단계;
    상기 상부 금형에 형성된 적어도 하나 이상의 진공 구멍으로 상기 패키지 반제품을 상기 상부 금형의 밑면에 고정하는 단계;
    상기 하부 금형에 형성된 포트 안에 상기 에폭시 수지 원자재를 공급하는 단계;
    상기 상부 금형을 하강시켜 상기 하부 금형과 결합시키는 단계; 및
    상기 에폭시 수지 원자재를 용융시켜 상기 패키지 반제품을 몰딩하는 단계를 포함하는 반도체 패키지의 몰딩 방법.
  5. 제4 항에 있어서,
    상기 패키지 반제품과 에폭시 수지 원자재의 공급 단계는, 상기 패키지 반제품과 상기 에폭시 수지 원자재를 적재한 운반 장치를 상기 상부 금형과 상기 하부 금형 사이로 진입시키는 단계와, 상기 운반 장치에 구비된 이동 지그를 상승시켜 상기 패키지 반제품을 상기 상부 금형에 탑재시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 몰딩 방법.
KR1020040041851A 2004-06-08 2004-06-08 반도체 패키지의 몰딩 장치 및 방법 KR20050116701A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040041851A KR20050116701A (ko) 2004-06-08 2004-06-08 반도체 패키지의 몰딩 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041851A KR20050116701A (ko) 2004-06-08 2004-06-08 반도체 패키지의 몰딩 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20050116701A true KR20050116701A (ko) 2005-12-13

Family

ID=37290283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041851A KR20050116701A (ko) 2004-06-08 2004-06-08 반도체 패키지의 몰딩 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20050116701A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716054B1 (ko) * 2006-04-14 2007-05-08 세크론 주식회사 반도체 제조용 금형장치
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716054B1 (ko) * 2006-04-14 2007-05-08 세크론 주식회사 반도체 제조용 금형장치
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치

Similar Documents

Publication Publication Date Title
TWI234840B (en) Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
KR102192732B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
US6680525B1 (en) Stacked structure of an image sensor
EP0644587B1 (en) Semiconductor package and fabrication method
KR101959624B1 (ko) 압축 성형 장치, 수지 밀봉품 제조 장치, 압축 성형 방법 및 수지 밀봉품의 제조 방법
CN112840441B (zh) 搬运装置、树脂成形装置、搬运方法及树脂成形品的制造方法
US9082607B1 (en) Molded leadframe substrate semiconductor package
KR102119992B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
US5780933A (en) Substrate for semiconductor device and semiconductor device using the same
US20080020510A1 (en) Fabrication method of semiconductor device
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
TW201910088A (zh) 樹脂成型品的搬運機構、樹脂成型裝置以及樹脂成型品的製造方法
WO2022130914A1 (ja) 搬送装置、樹脂成形装置、及び、樹脂成形品の製造方法
KR20050116701A (ko) 반도체 패키지의 몰딩 장치 및 방법
US20110171338A1 (en) Apparatus and method for molding compound
KR102571952B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
TWI663899B (zh) 半導體封裝回收利用方法、及回收利用半導體封裝
JP2004311855A (ja) 電子部品の樹脂封止成形用金型
JPH10189866A (ja) 縦横比の大きい集積回路チップおよびその製造方法
US7632720B2 (en) Method of manufacturing a semiconductor device
JP7430125B2 (ja) 成形型、樹脂成形装置、及び樹脂成形品の製造方法
CN113211686B (zh) 树脂成型装置及树脂成型品的制造方法
JP2006313801A (ja) 配線基板およびモールド金型
JP7341106B2 (ja) 樹脂成形装置、及び樹脂成形品の製造方法
KR0176111B1 (ko) 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination