KR20050116206A - Light emitting display - Google Patents
Light emitting display Download PDFInfo
- Publication number
- KR20050116206A KR20050116206A KR1020040041260A KR20040041260A KR20050116206A KR 20050116206 A KR20050116206 A KR 20050116206A KR 1020040041260 A KR1020040041260 A KR 1020040041260A KR 20040041260 A KR20040041260 A KR 20040041260A KR 20050116206 A KR20050116206 A KR 20050116206A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- node
- switching element
- switching
- type
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
- G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
본 발명은 스위칭 소자의 누설전류로 인한 화질저하를 최소화할 수 있도록 한 발광 표시장치에 관한 것이다.The present invention relates to a light emitting display device capable of minimizing image degradation due to leakage current of a switching element.
본 발명에 따른 발광 표시장치는 데이터선과 주사선의 교차영역에 형성된 화소들을 포함하는 발광 표시장치에 있어서, 상기 각 화소는 발광소자와, 상기 발광소자에 데이터 신호에 대응되는 전류를 공급하기 위한 구동 트랜지스터와, 제 1 선택신호에 응답하여 상기 구동 트랜지스터의 문턱전압을 보상하기 위한 보상용 커패시터를 포함하는 제 1 스위칭부와, 전압전원과 상기 제 1 스위칭부 사이에 접속되어 상기 데이터 신호에 대응하는 전압을 저장하는 스토리지 커패시터와, 제 2 선택신호에 응답하여 상기 데이터 신호를 상기 스토리지 커패시터에 전달하는 제 2 스위칭부와, 상기 제 1 및 제 2 스위칭부는 앤모스(NMOS) 트랜지스터로 구성된다.A light emitting display device according to the present invention includes a pixel formed at an intersection of a data line and a scan line, wherein each pixel includes a light emitting element and a driving transistor for supplying a current corresponding to a data signal to the light emitting element. And a first switching unit including a compensating capacitor for compensating the threshold voltage of the driving transistor in response to a first selection signal, and a voltage connected between a voltage power supply and the first switching unit to correspond to the data signal. A storage capacitor configured to store a voltage, a second switching unit configured to transfer the data signal to the storage capacitor in response to a second selection signal, and the first and second switching units include an NMOS transistor.
이러한 구성에 의하여, 본 발명은 스위칭 소자의 누설전류를 감소시켜 화질저하를 최소화할 수 있다. 또한, 본 발명은 구동 박막 트랜지스터의 문턱전압을 데이터 신호에 보상하여 화소의 위치에 따른 구동 박막 트랜지스터 간의 문턱전압 차이로 인한 휘도 불균일을 방지하여 휘도를 균일하게 할 수 있다.By such a configuration, the present invention can reduce the leakage current of the switching element to minimize image quality deterioration. In addition, the present invention compensates the threshold voltage of the driving thin film transistor to the data signal, thereby preventing luminance unevenness due to the difference in the threshold voltage between the driving thin film transistors according to the position of the pixel, thereby making the luminance uniform.
Description
본 발명은 발광 표시장치에 관한 것으로, 특히 스위칭 소자의 누설전류로 인한 화질저하를 최소화할 수 있도록 한 발광 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device, and more particularly, to a light emitting display device capable of minimizing image degradation due to leakage current of a switching element.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자이다. 이러한, 발광 표시장치는 구동방식에 따라 수동(Passive) 발광 표시장치와 능동(Active) 발광 표시장치로 나뉘어진다. 이 발광 표시장치는 액정 표시장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 음극선관과 같은 빠른 응답속도를 가지는 장점을 갖고 있다.Among the flat panel displays, a light emitting display is a self-light emitting device that emits a fluorescent material by recombination of electrons and holes. Such a light emitting display device is classified into a passive light emitting display device and an active light emitting display device according to a driving method. This light emitting display device has an advantage of having a fast response speed, such as a cathode ray tube, compared to a passive light emitting device requiring a separate light source like a liquid crystal display device.
도 1을 참조하면, 일반적인 발광 표시장치의 화소(11)는 주사선(SL)에 선택신호가 인가될 때 선택되고, 데이터선(DL)에 공급되는 데이터 신호에 상응하는 빛을 발생하게 된다.Referring to FIG. 1, a pixel 11 of a typical light emitting display device is selected when a selection signal is applied to the scan line SL, and generates light corresponding to a data signal supplied to the data line DL.
이를 위해, 각 화소(11)는 유기발광소자(OLED)와, 데이터선(DL)과 주사선(SL) 및 발광 신호선(EMIn)에 접속되어 유기발광소자(OLED)를 발광시키기 위한 화소회로(40)를 구비한다.To this end, each pixel 11 is connected to the organic light emitting element OLED, the data line DL, the scan line SL, and the light emission signal line EMIn, so as to emit light of the organic light emitting element OLED. ).
유기발광소자(OLED)의 애노드 전극은 화소회로(40)에 접속되고, 캐소드 전극은 제 2 전압전원(VSS)에 접속된다. 그리고 유기발광소자(OLED)는 애노드 전극과 캐소드 전극 사이에 형성된 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, 유기발광소자(OLED)는 전자 주입층(Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. 이러한, 유기발광소자(OLED)에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.The anode electrode of the organic light emitting element OLED is connected to the pixel circuit 40, and the cathode electrode is connected to the second voltage power supply VSS. The organic light emitting diode (OLED) includes an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) formed between the anode electrode and the cathode electrode. In addition, the organic light emitting diode OLED may further include an electron injection layer (EIL) and a hole injection layer (HIL). In the organic light emitting diode OLED, when a voltage is applied between the anode electrode and the cathode electrode, electrons generated from the cathode electrode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode electrode are transferred to the hole injection layer. And move toward the light emitting layer through the hole transport layer. Accordingly, in the light emitting layer, light is generated by collision between electrons and holes supplied from the electron transporting layer and the hole transporting layer and recombination.
화소회로(40)는 제 1 전압전원(VDD)과 유기발광소자(OLED) 사이에 접속된 구동 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(DT)와, 발광 신호선(EMIn)과 유기발광소자(OLED) 및 구동 TFT(DT)에 접속된 제 4 스위칭 소자(SW4)와, N번째(단, N은 양의 정수) 주사선(SLn)과 데이터선(DL)에 접속된 제 1 스위칭 소자(SW1)와, 제 1 스위칭 소자(SW1)와 제 1 전압전원(VDD) 및 제 N-1 주사선(SLn-1)에 접속된 제 2 스위칭 소자(SW2)와, 구동 TFT(DT)와 제 4 스위칭 소자(SW4) 사이인 제 1 노드(N1)와 제 N-1 주사선(SLn-1) 및 구동 TFT(DT)의 게이트 전극에 접속된 제 3 스위칭 소자(SW3)와, 제 1 및 제 2 스위칭 소자(SW1, SW2) 사이인 제 2 노드(N2)와 제 1 전압전원(VDD) 사이에 접속된 스토리지 커패시터(Cst)와, 제 2 노드(N2)와 구동 TFT(DT)의 게이트 전극 사이에 접속된 보상용 커패시터(Cvth)를 구비한다. 여기서, TFT는 P 타입 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)이다.The pixel circuit 40 includes a driving thin film transistor (TFT) DT connected between the first voltage power supply VDD and the organic light emitting diode OLED, the light emitting signal line EMIn, and the like. Fourth switching element SW4 connected to the organic light emitting element OLED and the driving TFT DT, and Nth (where N is a positive integer) first line connected to the scan line SLn and the data line DL. The switching element SW1, the second switching element SW2 connected to the first switching element SW1, the first voltage power supply VDD, and the N-1 scan line SLn-1, and the driving TFT DT. And the third switching element SW3 connected to the first node N1 and the N-1th scan line SLn-1 and the gate electrode of the driving TFT DT between the fourth switching element SW4 and the first switching element SW4. And a storage capacitor Cst connected between the second node N2 and the first voltage power supply VDD between the second switching elements SW1 and SW2, and the second node N2 and the driving TFT DT. Compensation capacitor (Cvth) connected between the gate electrode. Here, the TFT is a P-type metal oxide semiconductor field effect transistor (MOSFET).
제 1 스위칭 소자(SW1)의 게이트 전극은 제 N 주사선(SLn)에 접속되고, 소스 전극은 데이터선(DL)에 접속됨과 아울러 드레인 전극은 제 2 노드(N2)에 접속된다. 이러한, 제 1 스위칭 소자(SW1)는 주사 구동부(미도시)로부터 제 N 주사선(SLn)에 공급되는 선택신호에 응답하여 데이터선(DL)으로부터의 데이터 신호를 제 2 노드(N2)에 공급한다.The gate electrode of the first switching element SW1 is connected to the Nth scan line SLn, the source electrode is connected to the data line DL, and the drain electrode is connected to the second node N2. The first switching element SW1 supplies the data signal from the data line DL to the second node N2 in response to a selection signal supplied from the scan driver (not shown) to the Nth scan line SLn. .
제 2 스위칭 소자(SW2)의 게이트 전극은 제 N-1 주사선(SLn-1)에 접속되고, 소스 전극은 제 1 전압전원(VDD)에 접속됨과 아울러 드레인 전극은 제 2 노드(N2)에 접속된다. 이러한, 제 2 스위칭 소자(SW2)는 제 N-1 주사선(SLn-1)에 공급되는 선택신호에 응답하여 제 1 전압전원(VDD)으로부터의 전압을 제 2 노드(N2)에 공급한다.The gate electrode of the second switching element SW2 is connected to the N-th scan line SLn-1, the source electrode is connected to the first voltage power supply VDD, and the drain electrode is connected to the second node N2. do. The second switching element SW2 supplies a voltage from the first voltage power supply VDD to the second node N2 in response to a selection signal supplied to the N-1 scan line SLn-1.
제 3 스위칭 소자(SW3)의 게이트 전극은 제 N-1 주사선(SLn-1)에 접속되고, 소스 전극은 구동 TFT(DT)에 접속됨과 아울러 드레인 전극은 유기발광소자(OLED)의 애노드 전극에 접속된다. 이러한, 제 3 스위칭 소자(SW3)는 제 N-1 주사선(SLn-1)에 공급되는 선택신호에 응답하여 구동 TFT(DT)의 게이트 전극을 제 1 노드(N1)에 접속시킨다.The gate electrode of the third switching element SW3 is connected to the N-th scan line SLn-1, the source electrode is connected to the driving TFT DT, and the drain electrode is connected to the anode electrode of the organic light emitting element OLED. Connected. The third switching device SW3 connects the gate electrode of the driving TFT DT to the first node N1 in response to the selection signal supplied to the N-1 scan line SLn-1.
스토리지 커패시터(Cst)는 제 N 주사선(SLn)에 선택신호가 공급되는 구간에 제 1 스위칭 소자(SW1)를 경유하여 제 2 노드(N2) 상에 공급되는 데이터 신호에 대응되는 전압을 저장한 후, 제 1 스위칭 소자(SW1)가 오프되면 구동 TFT(DT)의 온 상태를 한 프레임 동안 유지시키게 된다.The storage capacitor Cst stores a voltage corresponding to the data signal supplied to the second node N2 via the first switching element SW1 in a section where the selection signal is supplied to the Nth scan line SLn. When the first switching device SW1 is off, the on state of the driving TFT DT is maintained for one frame.
보상용 커패시터(Cvth)는 제 N-1 주사선(SLn-1)에 선택신호가 공급되는 구간에 제 1 전압전원(VDD)으로부터 구동 TFT(DT)의 문턱전압(Vth)에 상응하는 전압을 저장한다. 즉, 보상용 커패시터(Cvth)는 제 2 및 제 3 스위칭 소자(SW2, SW3)의 스위칭에 따라 구동 TFT(DT)의 문턱전압(Vth)을 보상하기 위한 보상전압을 저장하게 된다.The compensating capacitor Cvth stores a voltage corresponding to the threshold voltage Vth of the driving TFT DT from the first voltage power supply VDD in a section where the selection signal is supplied to the N-1 scan line SLn-1. do. That is, the compensation capacitor Cvth stores the compensation voltage for compensating the threshold voltage Vth of the driving TFT DT according to the switching of the second and third switching devices SW2 and SW3.
구동 TFT(DT)의 게이트 전극은 제 3 스위칭 소자(SW3)의 소스 전극과 보상용 커패시터에 접속되고, 소스 전극은 제 1 전압전원(VDD)에 접속됨과 아울러 드레인 전극은 제 4 스위칭 소자(SW4)에 접속된다. 이러한, 구동 TFT(DT)는 자신의 게이트 전극에 공급되는 전압에 따라 제 1 전압전원(VDD)으로부터 공급되는 자신의 소스 전극과 드레인 전극간의 전류를 조절하여 제 4 스위칭 소자(SW4)에 공급한다.The gate electrode of the driving TFT DT is connected to the source electrode of the third switching element SW3 and the compensation capacitor, the source electrode is connected to the first voltage power supply VDD, and the drain electrode is connected to the fourth switching element SW4. ) Is connected. The driving TFT DT controls the current between its source electrode and the drain electrode supplied from the first voltage power supply VDD according to the voltage supplied to its gate electrode and supplies it to the fourth switching element SW4. .
제 4 스위칭 소자(SW4)의 게이트 전극은 발광 신호선(EMIn)에 접속되고, 소스 전극은 제 1 노드(N1)에 접속됨과 아울러 드레인 전극은 유기발광소자(OLED)의 애노드 전극에 접속된다. 이러한, 제 4 스위칭 소자(SW4)는 발광 신호선(EMIn)으로부터 공급되는 발광신호에 응답하여 구동 TFT(DT)로부터 공급되는 전류를 유기발광소자(OLED)에 공급함으로써 유기발광소자(OLED)를 발광시키게 된다.The gate electrode of the fourth switching element SW4 is connected to the emission signal line EMIn, the source electrode is connected to the first node N1, and the drain electrode is connected to the anode electrode of the organic light emitting element OLED. The fourth switching device SW4 emits the organic light emitting diode OLED by supplying a current supplied from the driving TFT DT to the organic light emitting diode OLED in response to the light emitting signal supplied from the light emitting signal line EMIn. Let's go.
한편, 제 4 스위칭 소자(SW4)는 발광 신호선(EMIn)으로부터 공급되는 발광신호에 의해 스위칭되어 데이터 신호를 기입하는 동안 구동 TFT(DT)에 전류가 흐르는 것을 차단하게 된다.On the other hand, the fourth switching element SW4 is switched by the light emission signal supplied from the light emission signal line EMIn to block current from flowing in the driving TFT DT while writing the data signal.
이러한, 화소들(11)의 구동을 도 2와 결부하여 설명하면 다음과 같다.The driving of the pixels 11 will be described with reference to FIG. 2 as follows.
도 2에 도시된 바와 같이, 제 N-1 주사선(SLn-1)에 로우 상태의 선택신호(SS)가 공급되고 제 N 주사선(SLn)에 하이 상태의 선택신호(SS)가 공급되는 T1 구간에서는 제 2 및 제 3 스위칭 소자(SW2, SW3)가 턴-온되고, 제 1 스위칭 소자(SW1)는 오프 상태가 된다. 또한, 제 4 스위칭 소자(SW4)는 발광 신호선(EMIn)에 공급되는 하이 상태의 발광신호(EMI)에 따라 온 상태에서 턴-오프된다.As illustrated in FIG. 2, a T1 section in which a selection signal SS in a low state is supplied to the N-th scan line SLn-1 and a selection signal SS in a high state is supplied to the N-th scan line SLn. In the second and third switching devices SW2 and SW3 are turned on, and the first switching device SW1 is turned off. In addition, the fourth switching device SW4 is turned off in the on state according to the light emission signal EMI of the high state supplied to the light emission signal line EMIn.
이로 인하여, 구동 TFT(DT)는 다이오드 기능을 수행하게 되고, 구동 TFT(DT)의 게이트-소스 간 전압은 자신의 문턱전압(Vth)이 될 때까지 변하게 된다. 이에 따라, 보상용 커패시터(Cvth)는 구동 TFT(DT)의 문턱전압(Vth)에 상응하는 보상 전압을 저장하게 된다.As a result, the driving TFT DT performs a diode function, and the gate-source voltage of the driving TFT DT is changed until its threshold voltage Vth is reached. Accordingly, the compensation capacitor Cvth stores the compensation voltage corresponding to the threshold voltage Vth of the driving TFT DT.
이어서, 제 N-1 주사선(SLn-1)에 하이 상태의 선택신호(SS)가 공급되고 제 N 주사선(SLn)에 로우 상태의 선택신호(SS)가 공급되는 T2 구간에서는 제 2 및 제 3 스위칭 소자(SW2, SW3)가 턴-오프되고, 제 1 스위칭 소자(SW1)가 턴-온된다. 이로 인하여, 데이터 구동부(30)로부터 데이터선(DL)에 공급되는 데이터 신호는 제 1 스위칭 소자(SW1)를 경유하여 제 2 노드(N2)에 공급된다. 이에 따라, 구동 TFT(DT)의 게이트 전극에는 제 2 노드(N2)의 전압의 변동값(Vdata-VDD)과 보상용 커패시터(Cvth)에 저장된 보상전압이 더해진 전압이 공급된다. Subsequently, in the T2 period in which the selection signal SS in the high state is supplied to the N-th scan line SLn-1 and the selection signal SS in the low state is supplied to the N-th scan line SLn, the second and third parts are provided. The switching elements SW2 and SW3 are turned off and the first switching element SW1 is turned on. As a result, the data signal supplied from the data driver 30 to the data line DL is supplied to the second node N2 via the first switching element SW1. Accordingly, the gate electrode of the driving TFT DT is supplied with the voltage plus the variation value Vdata-VDD of the voltage of the second node N2 and the compensation voltage stored in the compensation capacitor Cvth.
이로 인하여, 구동 TFT(DT)의 게이트-소스 전압(Vgs)은 아래의 수학식 1과 같게 된다.For this reason, the gate-source voltage Vgs of the driving TFT DT becomes as shown in Equation 1 below.
여기서, VDD는 공급전압, Vdata는 데이터 신호 및 Vth는 구동 TFT(DT)의 문턱전압이다.Here, VDD is a supply voltage, Vdata is a data signal, and Vth is a threshold voltage of the driving TFT DT.
이때, 스토리지 커패시터(Cst)는 제 2 노드(N2)의 전압 변동값을 저장하게 된다.In this case, the storage capacitor Cst stores the voltage change value of the second node N2.
제 4 스위칭 소자(SW4)는 제 N 주사선(SLn)에 로우 상태의 선택신호(SS)가 공급되는 구간 중 일부의 구간에서 발광 신호선(EMIn)에 공급되는 로우 상태의 발광신호(EMI)에 따라 턴-온된다. 이때, 구동 TFT(DT)는 제 2 노드(N2)의 전압 변동값과 보상용 커패시터(Cvth)에 저장된 보상전압이 더해진 전압에 의해 턴-온되어 보상된 데이터 신호에 상응하는 전류를 제 4 스위칭 소자(SW4)에 공급한다. 따라서 유기발광소자(OLED)는 제 4 스위칭 소자(SW4)를 경유하여 구동 TFT(DT)로부터 공급되는 전류에 의해 발광하여 화상을 표시하게 된다.The fourth switching element SW4 is provided in response to the light emission signal EMI in the low state supplied to the light emission signal line EMIn in a part of the section in which the selection signal SS in the low state is supplied to the Nth scan line SLn. Is turned on. At this time, the driving TFT DT is turned on by the voltage added with the voltage change value of the second node N2 and the compensation voltage stored in the compensation capacitor Cvth, and fourth switching current corresponding to the compensated data signal. Supply to element SW4. Therefore, the organic light emitting diode OLED emits light by the current supplied from the driving TFT DT via the fourth switching element SW4 to display an image.
그런 다음, 제 N 주사선(SLn)에 하이 상태의 선택신호(SS)가 공급되는 T2 구간 이후에서는 스토리지 커패시터(Cst)에 저장된 데이터 신호에 의해 구동 TFT(DT)의 온상태가 유지됨으로써 유기발광소자(OLED)는 한 프레임 기간 동안 발광하여 화상을 표시하게 된다.Then, after the T2 section in which the selection signal SS in the high state is supplied to the Nth scan line SLn, the on state of the driving TFT DT is maintained by the data signal stored in the storage capacitor Cst. (OLED) emits light for one frame period to display an image.
이와 같은, 종래의 발광 표시장치는 보상용 커패시터(Cvth)와 제 2 및 제 3 스위칭 소자(SW2, SW3)를 이용하여 각 화소(11)에 형성되는 구동 TFT(DT)의 문턱전압(Vth)이 서로 다르더라도 구동 TFT(DT)의 문턱전압(Vth)을 보상함으로써 유기발광소자(OLED)에 공급되는 전류를 일정하게 하여 화소(11)의 위치에 따른 휘도를 균일하게 할 수 있다.In the conventional light emitting display device, the threshold voltage Vth of the driving TFT DT formed in each pixel 11 using the compensation capacitor Cvth and the second and third switching elements SW2 and SW3. Even if they are different from each other, by compensating the threshold voltage Vth of the driving TFT DT, the current supplied to the organic light emitting diode OLED can be made constant so that the luminance according to the position of the pixel 11 can be made uniform.
한편, 종래의 발광 표시장치의 화소회로(40)를 구성하는 TFT들(SW1, SW2, SW3, DT, SW4)은 P 타입 TFT로 구성된다. 이는 구동 TFT(DT)를 P 타입 TFT로 사용하는 것과 관련이 있으며, 화소회로(40)의 모든 TFT들(SW1, SW2, SW3, DT, SW4)을 P 타입 TFT로 구성할 경우 N 타입을 사용하지 않으므로 TFT의 제조공정에서 포토 마스크를 적게 사용할 수 있는 장점이 있다. 그러나 스위칭 소자로 사용되는 P 타입 TFT는 누설전류(Leakage Current)가 크다는 문제점이 있다. 이로 인하여, 종래의 발광 표시장치는 P 타입 TFT의 누설전류로 인하여 화질이 저하되는 문제점이 있다.On the other hand, the TFTs SW1, SW2, SW3, DT, and SW4 constituting the pixel circuit 40 of the conventional light emitting display device are composed of P type TFTs. This is related to using the driving TFT DT as a P type TFT, and uses N type when all the TFTs SW1, SW2, SW3, DT, and SW4 of the pixel circuit 40 are configured as P type TFTs. Therefore, there is an advantage in that less photo mask can be used in the manufacturing process of the TFT. However, the P type TFT used as the switching element has a problem in that a leakage current is large. For this reason, the conventional light emitting display device has a problem that the image quality is degraded due to the leakage current of the P-type TFT.
구체적으로, 일반적인 P 타입 TFT의 드레인 전압(Vd)에 따른 게이트 전압(Vg) 및 드레인 전류(Id)는 도 3에 도시된 바와 같다. 이러한, P 타입 TFT의 누설전류 수준은 도 4에 도시된 드레인 전압(Vd)이 0.1V인 A선, 드레인 전압(Vd)이 5.1V인 B선 및 드레인 전압(Vd)이 10.1V인 C선과 같이 0V의 게이트-소스간 전압(Vgs)에서 1×10-11, 즉 10㎀ 수준까지 커질 수 있으며, P 타입의 게이트-소스 전압(Vgs)이 커질수록 1㎁에서 10㎁ 수준까지 커질 수 있다. 따라서 화소회로(40)의 스위칭 소자로써 P 타입 TFT를 사용하는 종래의 발광 표시장치는 P 타입 TFT의 누설전류로 인하여 화질이 저하되는 문제점이 있다.Specifically, the gate voltage Vg and the drain current Id according to the drain voltage Vd of the general P-type TFT are shown in FIG. 3. The leakage current level of the P-type TFT is a line A having a drain voltage Vd of 0.1V, a line B having a drain voltage Vd of 5.1V, and a line C having a drain voltage Vd of 10.1V. Likewise, the gate-source voltage (Vgs) of 0V can be increased to 1 × 10 -11 , that is, 10㎀, and the larger the P-type gate-source voltage (Vgs) can be increased from 1㎁ to 10㎁. . Therefore, the conventional light emitting display device using the P type TFT as the switching element of the pixel circuit 40 has a problem that the image quality is deteriorated due to the leakage current of the P type TFT.
따라서 본 발명의 목적은 스위칭 소자의 누설전류로 인한 화질저하를 최소화할 수 있도록 한 발광 표시장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a light emitting display device capable of minimizing image quality deterioration due to leakage current of a switching element.
또한, 본 발명의 다른 목적은 스위칭 소자의 누설전류로 인한 화질저하를 최소화함과 아울러 각 화소의 스위칭 소자들 간의 문턱전압 차이로 인한 휘도 불균일을 방지하여 휘도를 균일하게 할 수 있는 발광 표시장치를 제공하는데 있다. In addition, another object of the present invention is to provide a light emitting display device capable of minimizing image quality deterioration due to leakage current of a switching element and preventing luminance unevenness due to a difference in threshold voltage between switching elements of each pixel. To provide.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 발광 표시장치는 데이터선과 주사선의 교차영역에 형성된 화소들을 포함하는 발광 표시장치에 있어서, 상기 각 화소는 발광소자와, 상기 발광소자에 데이터 신호에 대응되는 전류를 공급하기 위한 구동 트랜지스터와, 제 1 선택신호에 응답하여 상기 구동 트랜지스터의 문턱전압을 보상하기 위한 보상용 커패시터를 포함하는 제 1 스위칭부와, 전압전원과 상기 제 1 스위칭부 사이에 접속되어 상기 데이터 신호에 대응하는 전압을 저장하는 스토리지 커패시터와, 제 2 선택신호에 응답하여 상기 데이터 신호를 상기 스토리지 커패시터에 전달하는 제 2 스위칭부와, 상기 제 1 및 제 2 스위칭부는 앤모스(NMOS) 트랜지스터로 구성된다.In order to achieve the above object, a light emitting display device according to an embodiment of the present invention includes a pixel formed at an intersection of a data line and a scan line, wherein each pixel is a light emitting element, and a data signal to the light emitting element. A first switching unit including a driving transistor for supplying a current corresponding to the first transistor, a compensation capacitor for compensating a threshold voltage of the driving transistor in response to a first selection signal, and a voltage power supply between the first switching unit A storage capacitor connected to the storage capacitor to store a voltage corresponding to the data signal, a second switching unit configured to transfer the data signal to the storage capacitor in response to a second selection signal, and the first and second switching units (NMOS) transistors.
상기 발광 표시장치에서 상기 제 2 스위칭부는 상기 제 2 선택신호에 의해 제어되며 상기 데이터선과 제 2 노드에 접속된 제 1 스위칭 소자를 구비한다.In the light emitting display device, the second switching unit includes a first switching element controlled by the second selection signal and connected to the data line and the second node.
상기 발광 표시장치에서 상기 제 1 스위칭부는 제 1 선택신호에 의해 제어되며 상기 전압전원과 상기 제 2 노드에 접속된 제 2 스위칭 소자와, 상기 구동 트랜지스터의 게이트 전극과 상기 제 2 노드에 접속된 상기 보상용 커패시터와, 제 1 선택신호에 의해 제어되며 제 1 노드와 상기 구동 트랜지스터의 게이트 전극에 접속된 제 3 스위칭 소자를 구비한다.In the light emitting display device, the first switching unit is controlled by a first selection signal, and is connected to the voltage power source and the second node, and is connected to the gate electrode of the driving transistor and the second node. A compensation capacitor, a third switching element controlled by a first selection signal and connected to the first node and the gate electrode of the driving transistor.
상기 발광 표시장치에서 상기 각 화소는 상기 화상 표시부에 형성되는 발광 신호라인에 공급되는 발광신호에 의해 제어되며 상기 구동 트랜지스터에 접속된 상기 제 1 노드와 상기 발광소자에 접속되는 제 4 스위칭 소자를 더 구비한다.In the light emitting display device, each pixel is further controlled by a light emitting signal supplied to a light emitting signal line formed in the image display unit, and further includes a first switching node connected to the driving transistor and a fourth switching element connected to the light emitting element. Equipped.
본 발명의 실시 예에 따른 발광 표시장치는 데이터선과 주사선의 교차영역에 형성된 화소들을 포함하는 발광 표시장치에 있어서, 상기 각 화소는 발광소자와; 소스, 게이트 및 드레인이 각각 전압전원, 제 3 노드 및 제 1 노드에 접속된 구동 트랜지스터와; 제 1 단자가 제 2 노드에 접속되고, 제 2 단자가 상기 제 3 노드에 접속되는 보상용 커패시터와; 제 1 주사선에 공급되는 제 1 선택신호에 의해 제어되며 데이터 신호가 공급되는 데이터선 및 상기 제 2 노드에 접속된 제 1 스위칭 소자와; 제 2 주사선에 공급되는 제 2 선택신호에 의해 제어되며 상기 제 2 노드 및 상기 전압전원에 접속된 제 2 스위칭 소자와; 발광 신호선에 공급되는 발광신호에 의해 제어되며 상기 제 1 노드 및 상기 발광소자에 접속된 제 4 스위칭 소자와; 상기 제 2 선택신호에 의해 제어되며 상기 제 1 노드 및 상기 제 3 노드에 접속된 제 3 스위칭 소자를 구비하고, 상기 제 1 내지 제 3 스위칭 소자 중 적어도 하나는 앤모스(NMOS) 트랜지스터이다.A light emitting display device according to an embodiment of the present invention comprises a pixel formed at an intersection of a data line and a scan line, each pixel comprising: a light emitting element; A driving transistor whose source, gate and drain are connected to a voltage power source, a third node and a first node, respectively; A compensating capacitor having a first terminal connected to the second node and a second terminal connected to the third node; A first switching element connected to the second node and a data line supplied with a data signal and controlled by a first selection signal supplied to the first scanning line; A second switching element controlled by a second selection signal supplied to a second scanning line and connected to the second node and the voltage power supply; A fourth switching element controlled by a light emitting signal supplied to a light emitting signal line and connected to said first node and said light emitting element; And a third switching element controlled by the second selection signal and connected to the first node and the third node, wherein at least one of the first to third switching elements is an NMOS transistor.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 4 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 4 to 8 which can be easily implemented by those skilled in the art.
도 4를 참조하면, 본 발명의 실시 예에 따른 발광 표시장치는 주사선들(SL1 내지 SLn)과 데이터선(DL1 내지 DLm) 및 발광 신호선(EMIn)의 교차영역에 형성된 화소들(111)을 포함하는 화상 표시부(110)와, 주사선들(SL1 내지 SLn)을 구동하기 위한 주사 구동부(120)와, 데이터선들(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(130)를 구비한다.Referring to FIG. 4, a light emitting display device according to an exemplary embodiment of the present invention includes pixels 111 formed at an intersection of scan lines SL1 to SLn, data lines DL1 to DLm, and emission signal line EMIn. An image display unit 110, a scan driver 120 for driving the scan lines SL1 through SLn, and a data driver 130 for driving the data lines DL1 through DLm.
주사 구동부(120)는 도시하지 않은 제어부로부터의 주사 제어신호들, 즉 스타트펄스와 클럭신호에 응답하여 주사선들(SL1 내지 SLn)을 순차적으로 구동시키기 위한 선택신호를 발생하여 주사선들(SL1 내지 SLn)에 순차적으로 공급한다.The scan driver 120 generates a selection signal for sequentially driving the scan lines SL1 to SLn in response to scan control signals from a controller (not shown), that is, a start pulse and a clock signal, to generate the scan lines SL1 to SLn. ) Sequentially.
데이터 구동부(130)는 제어부로부터 공급되는 데이터 제어신호들에 응답하여 제어부로부터의 데이터 신호를 데이터선들(DL1 내지 DLm)을 통해 화소(111)에 공급한다. 이때, 데이터 구동부(130)는 1 수평기간 마다 1 수평라인 분씩의 데이터 신호를 데이터선들(DL1 내지 DLm)에 공급한다.The data driver 130 supplies the data signal from the controller to the pixel 111 through the data lines DL1 to DLm in response to data control signals supplied from the controller. In this case, the data driver 130 supplies data signals of one horizontal line to the data lines DL1 through DLm every one horizontal period.
화소들(111) 각각은 주사선(SL)에 선택신호가 인가될 때 선택되고, 데이터선(DL)에 공급되는 데이터 신호에 상응하는 빛을 발생하게 된다.Each of the pixels 111 is selected when a selection signal is applied to the scan line SL, and generates light corresponding to the data signal supplied to the data line DL.
이를 위해, 화소들(111) 각각은 도 5에 도시된 바와 같이 유기발광소자(OLED)와, 데이터선(DL)과 주사선(SL) 및 발광 신호선(EMIn)에 접속되어 유기발광소자(OLED)를 발광시키기 위한 화소회로(140)를 구비한다.To this end, each of the pixels 111 is connected to the organic light emitting diode OLED, the data line DL, the scan line SL, and the light emission signal line EMIn as shown in FIG. 5. And a pixel circuit 140 for emitting light.
유기발광소자(OLED)의 애노드 전극은 화소회로(140)에 접속되고, 캐소드 전극은 제 2 전압전원(VSS)에 접속된다. 그리고 유기발광소자(OLED)는 애노드 전극과 캐소드 전극 사이에 형성된 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, 유기발광소자(OLED)는 전자 주입층(Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. 이러한, 유기발광소자(OLED)에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.The anode electrode of the organic light emitting diode OLED is connected to the pixel circuit 140, and the cathode electrode is connected to the second voltage power supply VSS. The organic light emitting diode (OLED) includes an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) formed between the anode electrode and the cathode electrode. In addition, the organic light emitting diode OLED may further include an electron injection layer (EIL) and a hole injection layer (HIL). In the organic light emitting diode OLED, when a voltage is applied between the anode electrode and the cathode electrode, electrons generated from the cathode electrode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode electrode are transferred to the hole injection layer. And move toward the light emitting layer through the hole transport layer. Accordingly, in the light emitting layer, light is generated by collision between electrons and holes supplied from the electron transporting layer and the hole transporting layer and recombination.
화소회로(140)는 제 1 전원선(VDD)과 유기발광소자(OLED) 사이에 접속되어 유기발광소자(OLED)에 전류신호를 공급하기 위한 P 타입 구동 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(DT)와, P 타입 TFT(DT)와 다른 전도타입으로 형성되고 상기 구동신호에 응답하여 P 타입 구동 TFT(DT)를 구동시키기 위한 적어도 하나의 스위칭 소자(SW1, SW2, SW3)를 포함하는 스위칭부(142)와, 발광 신호라인(EMIn)과, P 타입 구동 TFT(DT) 및 유기발광소자(OLED)의 애노드 전극에 접속되는 제 4 스위칭 소자(SW4)를 구비한다.The pixel circuit 140 is connected between the first power supply line VDD and the organic light emitting diode OLED to supply a current signal to the organic light emitting diode OLED. &Quot; DT " and at least one switching element SW1, SW2, SW3 for forming a conductive type different from the P-type TFT DT and for driving the P-type driving TFT DT in response to the driving signal. And a fourth switching element (SW4) connected to the light emitting signal line (EMIn), the P-type driving TFT (DT) and the anode electrode of the organic light emitting element (OLED).
화소회로(140)의 스위칭부(142)는 제 N(단, N은 양의 정수) 주사선(SLn)과 데이터선(DL)에 접속된 N 타입 제 1 스위칭 소자(SW1)와, N 타입 제 1 스위칭 소자(SW1)와 제 1 전원선(VDD) 및 제 N-1 주사선(SLn-1)에 접속된 N 타입 제 2 스위칭 소자(SW2)와, P 타입 구동 TFT(DT)와 P 타입 제 4 스위칭 소자(SW4) 사이인 제 1 노드(N1)와 제 N-1 주사선(SLn-1) 및 P 타입 구동 TFT(DT)의 게이트 전극, 즉 제 3 노드(N3)에 접속된 N 타입 제 3 스위칭 소자(SW3)와, N 타입 제 1 및 제 2 스위칭 소자(SW1, SW2) 사이인 제 2 노드(N2)와 제 1 전원선(VDD) 사이에 접속된 스토리지 커패시터(Cst)와, 제 2 노드(N2)와 제 3 노드(N3) 사이에 접속된 보상용 커패시터(Cvth)를 구비한다. 여기서, TFT는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)이다. 여기서, N 타입 제 2 및 제 3 스위칭 소자(SW2, SW3)는 제 N-1 주사선(SLn-1)으로부터의 선택신호에 응답하여 P 타입 구동 TFT(DT)의 문턱전압을 보상하기 위한 제 1 스위칭부이고, 제 1 스위칭 소자(SW1)는 제 N 주사선(SLn)으로부터의 선택신호에 응답하여 P 타입 구동 TFT(DT)를 제어하기 위한 제 2 스위칭부이다.The switching unit 142 of the pixel circuit 140 includes an N type first switching element SW1 connected to an Nth (where N is a positive integer) scan line SLn and a data line DL, and an N type agent. N-type second switching element SW2 connected to the first switching element SW1, the first power supply line VDD, and the N-th scanning line SLn-1, and the P-type driving TFT DT and the P-type agent. N-type connected to the gate electrode of the first node N1 and the N-1 scan line SLn-1 and the P-type driving TFT DT, that is, between the four switching elements SW4, that is, the third node N3. A storage capacitor Cst connected between the third switching element SW3, the second node N2 between the N type first and second switching elements SW1 and SW2, and the first power line VDD; The compensation capacitor Cvth is connected between the second node N2 and the third node N3. Here, the TFT is a metal oxide semiconductor field effect transistor (MOSFET). Here, the N-type second and third switching elements SW2 and SW3 may be configured to compensate for the threshold voltage of the P-type driving TFT DT in response to the selection signal from the N-th scan line SLn-1. The first switching element SW1 is a second switching unit for controlling the P-type driving TFT DT in response to the selection signal from the Nth scanning line SLn.
N 타입 제 1 스위칭 소자(SW1)의 게이트 전극은 제 N 주사선(SLn)에 접속되고, 소스 전극은 데이터선(DL)에 접속됨과 아울러 드레인 전극은 제 2 노드(N2)에 접속된다. 이러한, N 타입 제 1 스위칭 소자(SW1)는 주사 구동부(120)로부터 제 N 주사선(SLn)에 공급되는 선택신호에 의해 응답하여 데이터선(DL)으로부터의 데이터 신호를 제 2 노드(N2)에 공급한다.The gate electrode of the N type first switching element SW1 is connected to the Nth scan line SLn, the source electrode is connected to the data line DL, and the drain electrode is connected to the second node N2. The N type first switching device SW1 transmits a data signal from the data line DL to the second node N2 in response to a selection signal supplied from the scan driver 120 to the Nth scan line SLn. Supply.
N 타입 제 2 스위칭 소자(SW2)의 게이트 전극은 제 N-1 주사선(SLn-1)에 접속되고, 소스 전극은 제 1 전원선(VDD)에 접속됨과 아울러 드레인 전극은 제 2 노드(N2)에 접속된다. 이러한, N 타입 제 2 스위칭 소자(SW2)는 주사 구동부(120)로부터 제 N-1 주사선(SLn-1)에 공급되는 선택신호에 응답하여 제 1 전원선VDD)으로부터의 전압을 제 2 노드(N2)에 공급한다.The gate electrode of the N type second switching element SW2 is connected to the N-1 scan line SLn-1, the source electrode is connected to the first power supply line VDD, and the drain electrode is connected to the second node N2. Is connected to. The N-type second switching device SW2 receives the voltage from the first power supply line VDD in response to the selection signal supplied from the scan driver 120 to the N-1 scan line SLn-1. Supply to N2).
N 타입 제 3 스위칭 소자(SW3)의 게이트 전극은 제 N-1 주사선(SLn-1)에 접속되고, 소스 전극은 제 3 노드(N3)에 접속됨과 아울러 드레인 전극은 제 1 노드(N1)에 접속된다. 이러한, N 타입 제 3 스위칭 소자(SW3)는 주사 구동부(120)로부터 제 N-1 주사선(SLn-1)에 공급되는 선택신호에 응답하여 P 타입 구동 TFT(DT)를 제 1 노드(N1)에 접속시킨다.The gate electrode of the N type third switching element SW3 is connected to the N-1 scan line SLn-1, the source electrode is connected to the third node N3, and the drain electrode is connected to the first node N1. Connected. The N-type third switching device SW3 supplies the P-type driving TFT DT to the first node N1 in response to a selection signal supplied from the scan driver 120 to the N-th scan line SLn-1. To.
스토리지 커패시터(Cst)는 제 N 주사선(SLn)에 선택신호가 공급되는 구간에 N 타입 제 1 스위칭 소자(SW1)를 경유하여 제 2 노드(N2) 상에 공급되는 데이터 신호를 저장한 후, N 타입 제 1 스위칭 소자(SW1)가 오프되면 P 타입 구동 TFT(DT)의 온 상태를 한 프레임 동안 유지시키게 된다.The storage capacitor Cst stores a data signal supplied on the second node N2 via the N type first switching element SW1 in a section where the selection signal is supplied to the Nth scan line SLn, and then N When the type first switching device SW1 is off, the on state of the P-type driving TFT DT is maintained for one frame.
보상용 커패시터(Cvth)는 제 N-1 주사선(SLn-1)에 선택신호가 공급되는 구간에 제 1 전원선(VDD)으로부터 P 타입 구동 TFT(DT)의 문턱전압(Vth)에 상응하는 전압을 저장한다. 즉, 보상용 커패시터(Cvth)는 N 타입 제 2 및 제 3 스위칭 소자(SW2, SW3)의 스위칭에 따라 P 타입 구동 TFT(DT)의 문턱전압(Vth)을 보상하기 위한 보상전압을 저장하게 된다.The compensating capacitor Cvth is a voltage corresponding to the threshold voltage Vth of the P-type driving TFT DT from the first power supply line VDD in a section in which the selection signal is supplied to the N-th scan line SLn-1. Save it. That is, the compensation capacitor Cvth stores the compensation voltage for compensating the threshold voltage Vth of the P-type driving TFT DT according to the switching of the N-type second and third switching devices SW2 and SW3. .
P 타입 구동 TFT(DT)의 게이트 전극은 제 3 스위칭 소자(SW3)의 소스 전극과 보상용 커패시터(Cvth)에 접속되고, 소스 전극은 제 1 전원선(VDD)에 접속됨과 아울러 드레인 전극은 P 타입 제 4 스위칭 소자(SW4)에 접속된다. 이러한, P 타입 구동 TFT(DT)는 스토리지 커패시터(Cst)와 자신의 게이트 전극에 공급되는 전압에 따라 제 1 전압전원(VDD)으로부터 공급되는 자신의 소스 전극과 드레인 전극간의 전류를 조절하여 제 4 스위칭 소자(SW4)에 공급한다.The gate electrode of the P-type driving TFT DT is connected to the source electrode of the third switching element SW3 and the compensation capacitor Cvth, the source electrode is connected to the first power supply line VDD, and the drain electrode is formed of P. It is connected to the type 4 switching element SW4. The P-type driving TFT DT controls the current between its source electrode and the drain electrode supplied from the first voltage power supply VDD according to the voltage supplied to the storage capacitor Cst and its gate electrode. Supply to switching element SW4.
P 타입 제 4 스위칭 소자(SW4)의 게이트 전극은 발광 신호라인(EMIn)에 접속되고, 소스 전극은 제 1 노드(N1)에 접속됨과 아울러 드레인 전극은 유기발광소자(OLED)의 애노드 전극에 접속된다. 이러한, P 타입 제 4 스위칭 소자(SW4)는 발광 신호라인(EMIn)으로부터 공급되는 발광신호에 응답하여 P 타입 구동 TFT(DT)로부터 공급되는 전류를 유기발광소자(OLED)에 공급함으로써 유기발광소자(OLED)를 발광시키게 된다. 여기서, P 타입 제 4 스위칭 소자(SW4)는 N 타입 TFT로 대체될 수 있다.The gate electrode of the P-type fourth switching element SW4 is connected to the emission signal line EMIn, the source electrode is connected to the first node N1, and the drain electrode is connected to the anode electrode of the organic light emitting element OLED. do. The P-type fourth switching device SW4 supplies an organic light-emitting device by supplying a current supplied from the P-type driving TFT DT to the OLED in response to a light-emitting signal supplied from the light-emitting signal line EMIn. (OLED) will be emitted. Here, the P type fourth switching element SW4 may be replaced with an N type TFT.
한편, P 타입 제 4 스위칭 소자(SW4)는 발광 신호선(EMIn)으로부터 공급되는 발광신호에 의해 스위칭되어 데이터 신호를 기입하는 동안 P 타입 구동 TFT(DT)에 전류가 흐르는 것을 차단하게 된다.On the other hand, the P-type fourth switching element SW4 is switched by the light-emitting signal supplied from the light-emitting signal line EMIn to block current from flowing in the P-type driving TFT DT while writing the data signal.
이러한, 화소들(111)의 구동을 도 6과 결부하여 설명하면 다음과 같다.The driving of the pixels 111 will be described with reference to FIG. 6 as follows.
도 6에 도시된 바와 같이 제 N-1 주사선(SLn-1)에 하이 상태의 선택신호(SS)가 공급되고 제 N 주사선(SLn)에 로우 상태의 선택신호(SS)가 공급되는 T1 구간에서는 N 타입 제 2 및 제 3 스위칭 소자(SW2, SW3)가 턴-온되고, N 타입 제 1 스위칭 소자(SW1) 및 P 타입 구동 TFT(DT)가 오프 상태가 된다. 또한, P 타입 제 4 스위칭 소자(SW4)는 발광 신호라인(EMIn)에 공급되는 하이 상태의 발광신호(EMI)에 따라 온 상태에서 턴-오프된다. As shown in FIG. 6, in the T1 section in which the selection signal SS in the high state is supplied to the N-th scan line SLn-1 and the selection signal SS in the low state is supplied to the N-th scan line SLn. The N type second and third switching elements SW2 and SW3 are turned on, and the N type first switching element SW1 and the P type driving TFT DT are turned off. In addition, the P-type fourth switching device SW4 is turned off in an on state according to the high emission signal EMI supplied to the emission signal line EMIn.
이로 인하여, P 타입 구동 TFT(DT)는 다이오드 기능을 수행하게 되고, P 타입 구동 TFT(DT)의 게이트 전극의 전압은 자신의 문턱전압(Vth)이 될 때까지 변하게 된다. 이에 따라, 보상용 커패시터(Cvth)는 P 타입 구동 TFT(DT)의 문턱전압(Vth)에 상응하는 보상 전압을 저장하게 된다.As a result, the P-type driving TFT DT performs a diode function, and the voltage of the gate electrode of the P-type driving TFT DT is changed until its threshold voltage Vth is reached. Accordingly, the compensation capacitor Cvth stores the compensation voltage corresponding to the threshold voltage Vth of the P-type driving TFT DT.
이어서, 제 N-1 주사선(SLn-1)에 하이 상태의 선택신호(SS)가 공급되고 제 N 주사선(SLn)에 로우 상태의 선택신호(SS)가 공급되는 T2 구간에서는 N 타입 제 2 및 제 3 스위칭 소자(SW2, SW3)가 턴-오프되고, N 타입 제 1 스위칭 소자(SW1)가 턴-온된다. 이로 인하여, 데이터 구동부(130)로부터 데이터선(DL)에 공급되는 데이터 신호는 N 타입 제 1 스위칭 소자(SW1)를 경유하여 제 2 노드(N2)에 공급된다. 이에 따라, P 타입 구동 TFT(DT)의 게이트 전극에는 제 2 노드(N2)의 전압의 변동값(Vdata-VDD)과 보상용 커패시터(Cvth)에 저장된 보상전압이 더해진 전압이 공급된다. 이로 인하여, P 타입 구동 TFT(DT)의 게이트-소스 전압(Vgs)은 상술한 수학식 1과 같게 된다.Subsequently, in the T2 section in which the selection signal SS in the high state is supplied to the N-th scan line SLn-1 and the selection signal SS in the low state is supplied to the N-th scan line SLn, the N-type second and The third switching elements SW2 and SW3 are turned off, and the N type first switching element SW1 is turned on. Thus, the data signal supplied from the data driver 130 to the data line DL is supplied to the second node N2 via the N type first switching element SW1. Accordingly, the gate electrode of the P-type driving TFT DT is supplied with the voltage plus the variation value Vdata-VDD of the voltage of the second node N2 and the compensation voltage stored in the compensation capacitor Cvth. For this reason, the gate-source voltage Vgs of the P-type driving TFT DT becomes as in Equation 1 described above.
이때, 스토리지 커패시터(Cst)는 제 2 노드(N2)의 전압 변동값을 저장하게 된다.In this case, the storage capacitor Cst stores the voltage change value of the second node N2.
P 타입 제 4 스위칭 소자(SW4)는 제 N 주사선(SLn)에 로우 상태의 선택신호(SS)가 공급되는 구간 중 일부의 구간에서 발광 신호라인(EMIn)에 공급되는 로우 상태의 발광신호(EMI)에 따라 턴-온된다. 이때, P 타입 구동 TFT(DT)는 제 2 노드(N2)의 전압 변동값과 보상용 커패시터(Cvth)에 저장된 보상전압이 더해진 전압에 의해 턴-온되어 보상된 데이터 신호에 상응하는 전류를 P 타입 제 4 스위칭 소자(SW4)에 공급한다. 따라서 유기발광소자(OLED)는 P 타입 제 4 스위칭 소자(SW4)를 경유하여 P 타입 구동 TFT(DT)로부터 공급되는 전류에 의해 발광하여 화상을 표시하게 된다.The P-type fourth switching device SW4 has a low light emission signal EMI supplied to the light emission signal line EMIn in a portion of a section in which the selection signal SS in a low state is supplied to the Nth scan line SLn. Is turned on. At this time, the P-type driving TFT DT is turned on by the voltage added with the voltage change value of the second node N2 and the compensation voltage stored in the compensation capacitor Cvth, and the current corresponding to the compensated data signal is P. Supply to type 4th switching element SW4. Accordingly, the organic light emitting diode OLED emits light by the current supplied from the P type driving TFT DT via the P type fourth switching element SW4 to display an image.
그런 다음, 제 N 주사선(SLn)에 하이 상태의 선택신호(SS)가 공급되는 T2 구간 이후에서는 스토리지 커패시터(Cst)에 저장된 데이터 신호에 의해 P 타입 구동 TFT(DT)의 온상태가 유지됨으로써 유기발광소자(OLED)는 한 프레임 기간 동안 발광하여 화상을 표시하게 된다.Then, after the T2 section in which the selection signal SS in the high state is supplied to the Nth scan line SLn, the on state of the P-type driving TFT DT is maintained by the data signal stored in the storage capacitor Cst. The light emitting element OLED emits light for one frame period to display an image.
이와 같은, 본 발명의 실시 예에 따른 발광 표시장치는 보상용 커패시터(Cvth)와 N 타입 제 2 및 제 3 스위칭 소자(SW2, SW3)를 이용하여 화상 표시부(10)의 각 화소(111)에 형성되는 P 타입 구동 TFT(DT)의 문턱전압(Vth)이 서로 다르더라도 P 타입 구동 TFT(DT)의 문턱전압(Vth)을 데이터 신호에 보상함으로써 유기발광소자(OLED)에 공급되는 전류를 일정하게 하여 화소(111)의 위치에 따른 휘도를 균일하게 할 수 있다. 또한, 본 발명의 실시 예에 따른 발광 표시장치는 P 타입 제 4 스위칭 소자(SW4)를 이용하여 데이터 신호를 공급하는 동안에 P 타입 구동 TFT(DT)에 전류가 흐르는 것을 방지하여 제 1 전원선(VDD)의 전압강하를 방지함으로써 유기발광소자(OLED)에 공급되는 전류를 일정하게 하여 화소(111)의 위치에 따른 휘도를 균일하게 할 수 있다.As described above, the light emitting display device according to the embodiment of the present invention uses the compensation capacitor Cvth and the N type second and third switching elements SW2 and SW3 to each pixel 111 of the image display unit 10. Even when the threshold voltages Vth of the formed P-type driving TFT DT are different from each other, the current supplied to the organic light emitting diode OLED is fixed by compensating the threshold voltage Vth of the P-type driving TFT DT to the data signal. In this way, the luminance according to the position of the pixel 111 can be made uniform. In addition, the light emitting display device according to an exemplary embodiment of the present invention prevents current from flowing in the P-type driving TFT DT while supplying a data signal using the P-type fourth switching element SW4 to prevent the current from flowing through the first power line. By preventing the voltage drop of VDD), the current supplied to the organic light emitting diode OLED is made constant, thereby making it possible to uniformize the luminance according to the position of the pixel 111.
한편, 본 발명의 실시 예에 따른 발광 표시장치의 화소회로(140)를 구성하는 스위칭 소자들(SW1, SW2, SW3, DT, SW4) 중 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)를 N 타입 TFT로 형성하고, 구동 TFT(DT)를 P 타입 TFT로 형성함과 아울러 제 4 스위칭 소자(SW4)를 P 타입 또는 N 타입 TFT로 형성하게 된다. 즉, 본 발명의 실시 예에 따른 발광 표시장치는 화소회로(140)의 구동에 따라 유기발광소자(OLED)의 발광에 의한 화질에 직접적으로 영향을 미치는 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)를 N 타입 TFT로 형성함으로써 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)의 누설전류(Leakage Current)를 최소화하여 화질을 향상시키게 된다. 누설전류란 이론상으로는 스위칭 소자가 오프 상태일 때는 액티브층으로는 전자 또는 정공이 이동하지 않아 전류가 흐를 수 없으나, 실제로는 액티브층을 지나는 전자 또는 정공이 존재하게 되어 전류가 흐르는 것을 말한다.Meanwhile, the first to third switching elements SW1, SW2, and SW3 of the switching elements SW1, SW2, SW3, DT, and SW4 constituting the pixel circuit 140 of the light emitting display device according to an exemplary embodiment of the present invention. Is formed by the N type TFT, the driving TFT DT is formed by the P type TFT, and the fourth switching element SW4 is formed by the P type or the N type TFT. That is, in the light emitting display device according to the exemplary embodiment of the present invention, the first to third switching devices SW1 and SW2 directly affect the image quality of the organic light emitting diode OLED by the driving of the pixel circuit 140. , By forming the SW3 as an N type TFT to minimize the leakage current of the first to third switching devices SW1, SW2, and SW3 to improve image quality. In theory, leakage current means that electrons or holes do not move to the active layer when the switching element is in an off state, and thus current cannot flow, but in reality, electrons or holes passing through the active layer exist, and current flows.
이에 따라, 상술한 누설전류를 감소시키기 위하여 화소회로(140)의 스위칭 소자들(SW1, SW2, SW3, DT, SW4) 중 N 타입 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)의 제조 공정 중에 LDD(Lightly Doped Drain)라는 추가적인 도핑공정을 실시하게 된다. 이에 따라, LDD 영역에서는 에너지 밴드간 수평거리가 넓은 간격을 유지가게 되어 전자 또는 정공이 쉽게 터널링하지 못하게 됨으로써 누설전류가 감소하게 된다.Accordingly, in order to reduce the leakage current described above, the N-type first to third switching elements SW1, SW2, and SW3 of the switching elements SW1, SW2, SW3, DT, and SW4 of the pixel circuit 140 are manufactured. During the process, an additional doping process called Lightly Doped Drain (LDD) is performed. Accordingly, in the LDD region, the horizontal distance between the energy bands is maintained at a wide interval so that electrons or holes are not easily tunneled, thereby reducing leakage current.
본 발명의 실시 예에 따른 발광 표시장치에서 화소회로(140)의 스위칭 소자들(SW1, SW2, SW3, DT, SW4)은 도 7a 내지 도 7d에 도시된 과정에 의해 형성된다.In the light emitting display device according to the embodiment, the switching elements SW1, SW2, SW3, DT, and SW4 of the pixel circuit 140 are formed by the processes illustrated in FIGS. 7A to 7D.
먼저, 도 7a에 도시된 바와 같이 기판(150)의 상부에 비정질 실리콘을 증착하고 결정화 과정을 거쳐 폴리실리콘층(152)을 형성한 다음 게이트 절연막(154)을 증착한다. 이때, 게이트 절연막(154)은 실리콘 질화물 또는 실리콘 산화물의 재질로 형성된다. 여기서, 기판(150) 상에는 N 타입 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)들이 형성되는 N 타입 영역(200)과, P 타입 제 4 스위칭 소자(SW4)와 구동 TFT(DT)가 형성되는 P 타입 영영(210)을 나누어지게 된다.First, as shown in FIG. 7A, amorphous silicon is deposited on the substrate 150, a polysilicon layer 152 is formed through a crystallization process, and then a gate insulating layer 154 is deposited. In this case, the gate insulating layer 154 is formed of silicon nitride or silicon oxide. Here, the N type region 200 in which the N type first to third switching elements SW1, SW2, and SW3 are formed, the P type fourth switching element SW4, and the driving TFT DT are formed on the substrate 150. The formed P-type domain 210 is divided.
그런 다음, 도 7b에 도시된 바와 같이 N 타입 영역(200)의 일부와 P 타입 영역(210)에 포토 레지스트(158)가 존재하도록 포토공정을 진행하게 된다. 이때, N 타입 영역(200)의 일부에 형성되는 포토 레지스트(158)는 N 타입 영역(200)의 폴리실리콘층(152)과 중첩됨과 아울러 작은 폭을 가지게 된다. 이어서, 포토 레지스트(158)가 형성된 기판(150)의 상부에 N+ 이온(Ion)을 도핑하여 N 타입 영역(200)에 형성된 폴리실리콘층(152)의 소스 영역과 드레인 영역의 일부영역에 N+ 이온을 도핑하게 된다. 이때, P 타입 영역(210)에 형성된 폴리실리콘층(152)에는 포토 레지스트(158)로 인하여 N+ 이온이 도핑되지 않는다.Then, as shown in FIG. 7B, the photo process is performed such that the photoresist 158 is present in a portion of the N-type region 200 and the P-type region 210. In this case, the photoresist 158 formed in a portion of the N-type region 200 overlaps the polysilicon layer 152 of the N-type region 200 and has a small width. Subsequently, the N + ions are doped on the substrate 150 on which the photoresist 158 is formed, so that the N + ions are partially formed in the source region and the drain region of the polysilicon layer 152 formed in the N type region 200. Will be doped. At this time, the polysilicon layer 152 formed in the P-type region 210 is not doped with N + ions due to the photoresist 158.
이어서, 도 7c에 도시된 바와 같이 P 타입 영역(210)의 일부와 N 타입 영역(200)에 포토 레지스트(158)가 존재하도록 포토공정을 진행하게 된다. 이때, P 타입 영역(210)의 일부에 형성되는 포토 레지스트(158)는 P 타입 영역(200)의 폴리실리콘층들(152) 각각에 중첩됨과 아울러 작은 폭을 가지게 된다. 이어서, 포토 레지스트(158)가 형성된 기판(150)의 상부에 P 이온(Ion)을 도핑하여 P 타입 영역(210)에 형성된 폴리실리콘층(152)의 소스 영역과 드레인 영역에 P 이온을 도핑하게 된다. 이때, N 타입 영역(200)에 형성된 폴리실리콘층(152)에는 포토 레지스트(158)로 인하여 P 이온이 도핑되지 않는다.Subsequently, as shown in FIG. 7C, the photo process is performed such that the photoresist 158 is present in a portion of the P-type region 210 and the N-type region 200. In this case, the photoresist 158 formed in a portion of the P-type region 210 overlaps each of the polysilicon layers 152 of the P-type region 200 and has a small width. Next, P ions are ion-doped on the substrate 150 on which the photoresist 158 is formed so as to dope P ions in the source region and the drain region of the polysilicon layer 152 formed in the P-type region 210. do. At this time, the polysilicon layer 152 formed in the N type region 200 is not doped with P ions due to the photoresist 158.
그런 다음, 도 7d에 도시된 바와 같이 기판(150)의 N 타입 영역(200)과 P 타입 영역(210) 각각에 형성된 폴리실리콘층(152) 상에 게이트 전극(160)을 증착하여 형성하게 된다. 이때, 게이트 전극(160)의 폭은 상술한 포토공정에서 폴리실리콘층(152)에 중첩되도록 형성된 포토 레지스트(158)의 폭보다 작게 된다.Next, as shown in FIG. 7D, the gate electrode 160 is formed on the polysilicon layer 152 formed in each of the N-type region 200 and the P-type region 210 of the substrate 150. . In this case, the width of the gate electrode 160 is smaller than the width of the photoresist 158 formed to overlap the polysilicon layer 152 in the above-described photo process.
이어서, 도 7e에 도시된 바와 같이 기판(150)의 상부에 LDD 조건의 정해진 양으로 N- 이온(Ion)을 도핑하여 폴리실리콘층(152)의 채널영역에 인접한 소스 영역과 드레인 영역에 N- 이온을 도핑하게 된다.Subsequently, as shown in FIG. 7E, N- ions are doped in the upper portion of the substrate 150 with a predetermined amount of LDD conditions, so that N- is in the source region and the drain region adjacent to the channel region of the polysilicon layer 152. Doping ions.
이와 같이, 일반적인 N 이온 도핑공정에 추가적으로 LDD 공정을 수행한 다음 기판(150) 상에 도시하지 않은 절연막을 적층하고, 콘택홀을 형성한다. 또한, 콘택홀이 형성된 절연막의 상부에 금속층을 적층하고 패터닝하여 소스 전극과 드레인 전극을 형성하게 된다. 이에 따라, 기판(150) 상의 N 타입 영역(200)에는 LDD N 타입의 스위칭 소자가 형성됨과 아울러 P 타입 영역(210)에는 P 타입 스위칭 소자가 형성된다.As such, after the LDD process is additionally performed in addition to the general N ion doping process, an insulating film (not shown) is stacked on the substrate 150 to form a contact hole. In addition, a metal layer is stacked and patterned on the insulating layer on which the contact hole is formed to form a source electrode and a drain electrode. Accordingly, the LDD N type switching element is formed in the N type region 200 on the substrate 150, and the P type switching element is formed in the P type region 210.
이와 같은, 본 발명의 실시 예에 따른 발광 표시장치는 화소회로(140)의 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)를 추가적인 LDD 도핑공정을 이용하여 N 타입 TFT로 형성함으로써 화질에 직접적으로 영향을 미치는 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)의 누설전류를 감소시킬 수 있다.As described above, the light emitting display device according to the exemplary embodiment of the present invention forms the first to third switching elements SW1, SW2, and SW3 of the pixel circuit 140 by using an N-type TFT by using an additional LDD doping process. It is possible to reduce the leakage current of the first to third switching elements SW1, SW2, and SW3 that directly affect.
구체적으로, N 타입 TFT의 드레인 전압(Vd)에 따른 게이트 전압(Vg) 및 드레인 전류(Id)는 도 8에 도시된 바와 같다. 이러한, N 타입 TFT의 누설전류 수준은 도 8에 도시된 드레인 전압(Vd)이 0.1V인 A선, 드레인 전압(Vd)이 5.1V인 B선 및 드레인 전압(Vd)이 10.1V인 C선과 같이 0V의 게이트-소스간 전압(Vgs)에서 1×10-12, 즉 1㎀ 수준까지 커질 수 있으며, N 타입의 게이트-소스 전압(Vgs)이 변화 하여도 1㎀에서 10㎀ 수준 이하로 유지된다. 따라서 화소회로(140)의 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)를 LDD N 타입 TFT로 형성하여 제 1 내지 제 3 스위칭 소자(SW1, SW2, SW3)의 누설전류로 인한 화질 저하를 감소시킬 수 있다.Specifically, the gate voltage Vg and the drain current Id according to the drain voltage Vd of the N-type TFT are as shown in FIG. 8. The leakage current levels of the N-type TFT include the A line having a drain voltage Vd of 0.1V, the B line having a drain voltage Vd of 5.1V, and the C line having a drain voltage Vd of 10.1V. Likewise, it can be increased up to 1 × 10 -12 , that is, 1㎀ level at the gate-source voltage Vgs of 0V, and it remains below 10㎀ at 1㎀ even if the N type gate-source voltage Vgs changes. do. Accordingly, the first to third switching elements SW1, SW2, and SW3 of the pixel circuit 140 are formed of LDD N type TFTs, thereby degrading the image quality due to the leakage current of the first to third switching elements SW1, SW2, and SW3. Can be reduced.
한편, 상술한 바와 같이 본 발명의 실시 예에 따른 발광 표시장치는 유기발광소자(OLED)를 구동하기 위하여 5개의 스위칭 소자들(SW1, SW2, SW3, DT, SW4)과 2개의 커패시터(Cst, Cvth)를 구비하는 화소회로(140)에 대하여 설명하였으나 이에 한정되는 것이 아니라 유기발광소자(OLED)를 구동하기 위하여 적어도 2개의 TFT들과 적어도 하나의 커패시터를 구비하는 화소회로(140)에 동일하게 적용될 수 있다.Meanwhile, as described above, the light emitting display device according to the embodiment of the present invention has five switching elements SW1, SW2, SW3, DT, and SW4 and two capacitors Cst, in order to drive the OLED. The pixel circuit 140 including Cvth has been described, but the present invention is not limited thereto. The pixel circuit 140 includes at least two TFTs and at least one capacitor in order to drive the OLED. Can be applied.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 발광 표시장치는 P 타입 구동 박막 트랜지스터와 적어도 하나의 N 타입 스위칭 박막 트랜지스터를 포함하는 화소회로를 이용하여 발광셀을 구동함으로써 스위칭 소자의 누설전류를 감소시켜 화질저하를 최소화할 수 있다. 또한, 본 발명의 실시 예에 따른 발광 표시장치는 스토리지 커패시터와 구동 박막 트랜지스터간에 접속된 보상용 커패시터를 이용하여 구동 박막 트랜지스터의 문턱전압을 데이터 신호에 보상함으로써 화소의 위치에 따른 구동 박막 트랜지스터 간의 문턱전압 차이로 인한 휘도 불균일을 방지하여 휘도를 균일하게 할 수 있다.As described above, the light emitting display device according to the embodiment of the present invention reduces the leakage current of the switching element by driving the light emitting cell using a pixel circuit including a P type driving thin film transistor and at least one N type switching thin film transistor. To minimize image quality. In addition, the light emitting display device according to an exemplary embodiment of the present invention uses a compensation capacitor connected between a storage capacitor and a driving thin film transistor to compensate a threshold voltage of the driving thin film transistor with a data signal, thereby thresholding the driving thin film transistor according to the position of the pixel. The luminance unevenness due to the voltage difference can be prevented to make the luminance uniform.
도 1은 일반적인 발광 표시장치의 화소를 나타내는 회로도.1 is a circuit diagram illustrating a pixel of a general light emitting display device.
도 2는 도 1에 도시된 화소회로를 구동하기 위한 구동신호를 나타내는 파형도.2 is a waveform diagram illustrating a driving signal for driving the pixel circuit shown in FIG. 1;
도 3은 도 2에 도시된 P 타입의 트랜지스터의 누설전류 특성을 나타내는 파형도.3 is a waveform diagram showing leakage current characteristics of a P-type transistor shown in FIG. 2;
도 4는 본 발명의 실시 예에 따른 발광 표시장치를 나타내는 블록도.4 is a block diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시 예에 따른 발광 표시장치의 화소를 나타내는 회로도.5 is a circuit diagram illustrating a pixel of a light emitting display device according to an exemplary embodiment of the present invention.
도 6은 도 5에 도시된 화소를 구동하기 위한 타이밍신호를 나타내는 파형도.FIG. 6 is a waveform diagram illustrating a timing signal for driving the pixel illustrated in FIG. 5. FIG.
도 7a 내지 도 7e는 도 5에 도시된 N 타입 트랜지스터의 제조과정을 단계적으로 나타내는 단면도.7A through 7E are cross-sectional views illustrating a process of manufacturing the N-type transistor shown in FIG. 5.
도 8은 도 5에 도시된 N 타입의 트랜지스터의 누설전류 특성을 나타내는 파형도.FIG. 8 is a waveform diagram showing leakage current characteristics of the N-type transistor shown in FIG. 5;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 111 : 화소 40, 140 ; 화소회로11, 111: pixels 40, 140; Pixel circuit
110 : 화상 표시부 120 : 주사 구동부110: image display unit 120: scan driver
130 : 데이터 구동부 142 : 스위칭부130: data driver 142: switching unit
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041260A KR100658257B1 (en) | 2004-06-07 | 2004-06-07 | Light emitting display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041260A KR100658257B1 (en) | 2004-06-07 | 2004-06-07 | Light emitting display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050116206A true KR20050116206A (en) | 2005-12-12 |
| KR100658257B1 KR100658257B1 (en) | 2006-12-14 |
Family
ID=37289888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040041260A KR100658257B1 (en) | 2004-06-07 | 2004-06-07 | Light emitting display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658257B1 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873078B1 (en) * | 2007-04-10 | 2008-12-09 | 삼성모바일디스플레이주식회사 | Pixel, Organic Light Emitting Display Device and Driving Method Thereof |
| KR100907391B1 (en) * | 2008-03-31 | 2009-07-10 | 삼성모바일디스플레이주식회사 | Pixel and organic light emitting display using the same |
| KR100922071B1 (en) * | 2008-03-10 | 2009-10-16 | 삼성모바일디스플레이주식회사 | Pixel and Organic Light Emitting Display Using the same |
| US8319713B2 (en) | 2008-03-26 | 2012-11-27 | Samsung Display Co., Ltd. | Pixel and organic light emitting display using the same |
| CN104680969A (en) * | 2013-11-28 | 2015-06-03 | 宸鸿光电科技股份有限公司 | Pixel unit and driving circuit |
| WO2015127760A1 (en) * | 2014-02-28 | 2015-09-03 | 京东方科技集团股份有限公司 | Pixel circuit, driving method therefor, display panel, and display apparatus |
| WO2019233120A1 (en) * | 2018-06-08 | 2019-12-12 | 京东方科技集团股份有限公司 | Pixel circuit and driving method therefor, and display panel |
| CN111445836A (en) * | 2019-09-16 | 2020-07-24 | 友达光电股份有限公司 | Pixel circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI713006B (en) * | 2019-09-24 | 2020-12-11 | 友達光電股份有限公司 | Pixel circuit |
-
2004
- 2004-06-07 KR KR1020040041260A patent/KR100658257B1/en not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873078B1 (en) * | 2007-04-10 | 2008-12-09 | 삼성모바일디스플레이주식회사 | Pixel, Organic Light Emitting Display Device and Driving Method Thereof |
| US8149186B2 (en) | 2007-04-10 | 2012-04-03 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display using the same, and associated methods |
| US8194012B2 (en) | 2008-03-10 | 2012-06-05 | Samsung Mobile Display Co.,Ltd. | Pixel and organic light emitting display using the same |
| KR100922071B1 (en) * | 2008-03-10 | 2009-10-16 | 삼성모바일디스플레이주식회사 | Pixel and Organic Light Emitting Display Using the same |
| US8319713B2 (en) | 2008-03-26 | 2012-11-27 | Samsung Display Co., Ltd. | Pixel and organic light emitting display using the same |
| US8242981B2 (en) | 2008-03-31 | 2012-08-14 | Samsung Mobile Display Co., Ltd. | Pixel and organic light emitting display using the same |
| KR100907391B1 (en) * | 2008-03-31 | 2009-07-10 | 삼성모바일디스플레이주식회사 | Pixel and organic light emitting display using the same |
| CN104680969A (en) * | 2013-11-28 | 2015-06-03 | 宸鸿光电科技股份有限公司 | Pixel unit and driving circuit |
| WO2015127760A1 (en) * | 2014-02-28 | 2015-09-03 | 京东方科技集团股份有限公司 | Pixel circuit, driving method therefor, display panel, and display apparatus |
| WO2019233120A1 (en) * | 2018-06-08 | 2019-12-12 | 京东方科技集团股份有限公司 | Pixel circuit and driving method therefor, and display panel |
| US11373582B2 (en) | 2018-06-08 | 2022-06-28 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method thereof, display panel |
| US11631369B2 (en) | 2018-06-08 | 2023-04-18 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method thereof, display panel |
| US11837162B2 (en) | 2018-06-08 | 2023-12-05 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit and driving method thereof, display panel |
| CN111445836A (en) * | 2019-09-16 | 2020-07-24 | 友达光电股份有限公司 | Pixel circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100658257B1 (en) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101152120B1 (en) | Display device and driving method thereof | |
| KR101197768B1 (en) | Pixel Circuit of Organic Light Emitting Display | |
| KR100926591B1 (en) | Organic Light Emitting Display | |
| JP4170384B2 (en) | Self-luminous display device | |
| US10586492B2 (en) | Pixel circuit and display device | |
| KR100497247B1 (en) | Light emitting display device and display panel and driving method thereof | |
| US20140071031A1 (en) | Self-luminous display device and driving method of the same | |
| US7940234B2 (en) | Pixel circuit, display device, and method of manufacturing pixel circuit | |
| KR100636483B1 (en) | Transistor and fabrication method thereof and light emitting display | |
| KR101066490B1 (en) | Light emitting display and driving method thereof | |
| KR101219049B1 (en) | Pixel structure using voltage programming-type for active matrix organic light emitting device | |
| KR100658257B1 (en) | Light emitting display | |
| KR100623727B1 (en) | Pixel Circuit of Organic Light Emitting Display | |
| JP2013047830A (en) | Display device and electronic apparatus | |
| KR100834065B1 (en) | Pixel circuit of organic electro-luminescence display device | |
| KR100647000B1 (en) | Method for organic light eitting display by appling reverse bias | |
| JP2008026514A (en) | Display device | |
| KR20050122691A (en) | Light emitting display and fabricating method thereof | |
| KR20040058576A (en) | Electro-Luminescence Display Apparatus and Driving Method thereof | |
| KR20060112992A (en) | Pixel in light emitting display and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |