KR20050115319A - 수신기 및 복조기 - Google Patents

수신기 및 복조기 Download PDF

Info

Publication number
KR20050115319A
KR20050115319A KR1020057018270A KR20057018270A KR20050115319A KR 20050115319 A KR20050115319 A KR 20050115319A KR 1020057018270 A KR1020057018270 A KR 1020057018270A KR 20057018270 A KR20057018270 A KR 20057018270A KR 20050115319 A KR20050115319 A KR 20050115319A
Authority
KR
South Korea
Prior art keywords
signal
demodulator
converter
receiver
demodulated
Prior art date
Application number
KR1020057018270A
Other languages
English (en)
Inventor
다니엘 이안쿠
Original Assignee
샌드브리지 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌드브리지 테크놀로지스, 인코포레이티드 filed Critical 샌드브리지 테크놀로지스, 인코포레이티드
Publication of KR20050115319A publication Critical patent/KR20050115319A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0021—Decimation, i.e. data rate reduction techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 따른 진폭 변조 수신기는 신호(1)를 수신하기 위한 안테나(10)와, 상기 안테나(1))에 연결된 입력 필터(12)를 포함한다. 상기 입력 필터에 가변 이득 증폭기(16)가 연결되어, 이득 제어 신호에 따라 반응한다. 상기 가변 이득 증폭기에 A/D 컨버터(18)가 연결되어, 샘플링 신호에 따라, 샘플링된 디지털 신호를 제공한다. D/A 컨버터(22)는 복조된 신호를 수신하여 아날로그 출력 신호를 제공한다. 콘트롤러(20)는 상기 A/D 컨버터로부터 상기 샘플링된 디지털 신호를 수신 및 복조하여, 복조된 신호를 상기 D/A 컨버터에 제공한다. 상기 이득 제어 신호 및 샘플링 신호의 복조 및 발생은 소프트웨어적으로 실행된다.

Description

수신기 및 복조기{AM RECEIVER AND DEMODULATOR}
본 발명은 AM 수신기에 관한 발명으로서, 특히, AM 수신기의 다양한 소자들을 소프트웨어적으로 구현할 수 있는 수신기에 관한 발명이다.
AM 수신기가 구시대의 유물이라고 느껴질 수 있지만, 소프트웨어 라디오 구현은 여전히 엄청나게 비싸다. 현재, AM 수신기들은 저렴한 AM/FM 칩을 이용하여 하드웨어적으로 구현된다. 기존 AM 수신기의 단순화된 블록도표가 도 1에 도시된다. 그러나, 멀티프로토콜 통신 핸드헬드 장치에서, 하드웨어적 구현은 추가 비용 발생 및 PC 보드 면적으로 인해 매력이 떨어진다. 멀티프로토콜 통신 장치에 대한 가장 매력적인 대안은 SDR(Software Defined Radio)에 의해 제공된다. SDR은 동일한 프로세서에서 여러번의 통신 프로토콜을 실행할 수 있는 능력을 가지고 있으나, 각각의 프로토콜에 대해 서로 다른 RF 프론트 엔드를 필요로한다. 프로세서 기능들이 높은 MIPS로 진화함에 따라, 아날로그 및 디지털 소자들 간의 경계가 안테나에 더 가깝게 이동한다.
도 1은 하드웨어적으로 구현되는 기존 AM 수신기의 블록도표.
도 2는 본 발명의 원리에 따른 AM 수신기의 블록도표.
도 3은 본 발명의 원리를 구현한 도 2의 제어부의 소프트웨어 구현의 블록도표.
도 4는 도 3의 소프트웨어 구현의 순서도.
본원의 AM 수신기의 하드웨어 구조는 적은 수의 하드웨어 소자를 이용며, 필수 MIPS의 수를 감소시킴으로서 효율적 소프트웨어 구현을 실현한다. 이는 유연성과 저전력 구조를 제공한다. 필터링 및 복조를 포함한, 한 그룹의 AM 수신기 기능들은 소프트웨어적으로 구현된다.
진폭 변조 수신기는 신호 수신을 위한 안테나와, 상기 안테나에 연결된 입력 필터를 포함한다. 상기 입력 필터에 가변 이득 증폭기가 연결되어, 이득 제어 신호에 따라 반응한다. 상기 가변 이득 증폭기에 A/D 컨버터가 연결되어, 샘플링 신호에 따라, 샘플링된 디지털 신호를 제공한다. D/A 컨버터는 복조된 디지털 신호를 수신하여 아날로그 출력 신호를 제공한다. 콘트롤러는 A/D 컨버터로부터 샘플링된 디지털 신호를 수신하고 복조하여, 가변 이득 증폭기에 대한 이득 제어 신호를 발생시키고, A/D 컨버터에 대한 샘플링 신호를 발생시켜서, 복조된 신호를 D/A 컨버터에 제공한다.
콘트롤러는 병렬로 복조 및 신호 발생 작업을 실행하는 멀티-스레드 프로세스일 수 있다.
콘트롤러는 위상 동기 루프(phase locked loop)에 샘플링 신호를 제공하며, 상기 루프의 출력은 상기 샘플링 신호를 A/D 컨버터에 제공한다. 콘트롤러로부터의 샘플링 신호는 위상 동기 루트의 전압 제어 발진기에 제공된다. 콘트롤러는 가변 샘플링 신호의 발생을 제어하며, 가변 샘플링 신호의 레이트는 수신 신호의 캐리어 주파수와 코히어런트하다.
AM 수신기의 복조기는 소프트웨어로 구현되며, 상기 소프트웨어는 입력 신호를 필터링하기 위한 입력 필터와, 필터링된 입력 신호를 복조하기 위한 데시메이션(decimation) 및 인티그레이션(integration) 복조기와, 상기 복조된 신호를 필터링하기 위한 출력 필터를 포함한다. 상기 복조기와 상기 입력 필터는 상기 입력 신호의 캐리어 주파수로 튜닝되며, 상기 출력 필터는 상기 입력 신호의 데시메이팅된 캐리어 주파수로 튜닝된다. 각각의 캐리어 주파수에 대한 필터들의 계수가 복조기에 저장된다. 필터링된 신호는 캐리어 주파수에서 복조 신호에 의해 멀티플라잉되며, 캐리어 사이클 주기에 대해 인티그레이션되어 그후 데시메이팅된다.
본 발명의 수신기는 기존 AM 수신기에 대해 MIPS를 감소시킨 소프트웨어 구현이다. 샘플링 레이트가 수신 캐리어 주파수와 코히어런트 상태를 이루도록 가변 샘플링 레이트 기법을 이용함으로서, 복조 프로세스에 관련된, 다운 컨버전 블록 등과 같은 여러 AM 수신기 블록들의 복잡도가 크게 감소되고 소프트웨어적으로 실행될 수 있다. 복잡도가 감소한 AM 수신기의 이점은 저렴한 비용, 저전력 소모로 나타나며, 따라서, 이동전화, PDA, 멀티프로토콜 통신 장치 등과 같은 핸드헬드 장치에 이를 통합시킬 수 있다. 본 구조에서, 대부분의 필터링 및 복조 등등에 해당하는 AM 수신기에 관련된 모든 기능들은 가령, 샌드브리지 테크날러지의 멀티스레디드 SB9600 프로세서의 두개의 스레드를 이용하여 소프트웨어적으로 실행된다.
소프트웨어 구현용으로 설계된 AM 수신기의 하드웨어 소자들이 도 2에 도시된다. 안테나(10)에서 수신한 신호는 대역 통과 필터(12)에 연결된다. 대역 통과 필터(12)의 출력은 저잡음 증폭기(14)를 통해 가변 이득 증폭기(16)에 연결된다. 가변 이득 증폭기(16)의 출력은 A/D 컨버터(18)에 제공된다. 디지털 신호는 콘트롤러(DSP)(20)에 제공된다. 수신 신호는 복조되어 D/A 컨버터(22)에 출력 신호로 제공된다. 아날로그 출력은 증폭기(24)에서 증폭되어, 오디오 장치(26)에 제공된다. 콘트롤러(20)는 저역 통과 필터 또는 인티그레이터(30)를 통해 가변 이득 증폭기(16)에 대한 이득 제어를 제공한다.
A/D 컨버터(18)의 샘플링 레이트는 콘트롤러(20)에 의해 제어된다. 프랙셔널 위상 동기 루트(fractional PLL)(32)은 콘트롤러(20)로부터 제어 신호를 수신하고, 샘플링 클락을 결정한다. DSP 콘트롤러(20)로부터의 제 1 출력은 경로(34)를 통해 상기 프랙셔널 PLL(32)에 제공된다. 제 2 신호는 저역 통과 필터 또는 인티그레이터(36)를 통해 전압 제어 수정 발진기(VCXO)(38)에 제공되며, 상기 VCXO(38)는 상기 프랙셔널 PLL(32)에 연결된다. 프랙셔널 PLL(32)에 라인(32)을 제공되는 신호는 그로스 주파수 신호로서, 이 신호는 인티그레이터(36)를 통해 전압 제어 수정 발진기(38)에 제공되는 상기 신호에 의해 정밀튜닝된다. 콘트롤러(20)는 수신 신호의 패키어 주파수와 코히어런트 상태에 놓이도록 A/D 컨버터(18)의 샘플링 클럭 또는 레이트를 정밀 튜닝한다. 이로 인해, 복조기의 소프트웨어 구현을 효율적으로 행할 수 있고, 전압 이득 증폭기(16)와 A/D 컨버터(32)를 제어할 수 있다.
콘트롤러(32)에서 실행되는 소프트웨어 구현이 도 3에 도시되어 있다. A/D 컨버터(218)로부터의 입력 신호는 입력 필터(40)를 통해 제공된다. 이러한 출력 신호는 복조기(42)에 제공되며, 그 출력은 출력 필터(48)에 의해 다시 필터링된다. 출력 필터(48)의 출력은 D/A 컨버터(22)에 제공된다. 복조기(42)는 데시메이션 인티그레이션 필터로 도시된다. 이 복조기(42)는 멀티플라이어부(44)와 인티그레이션/데시메이션부(46)를 포함한다. 입력 필터(40)와 복조기(42)는 수신 신호의 캐리어 주파수로 모두 튜닝된다. 출력 필터(48)는 수신 신호의 데시메이션된 캐리어 주파수로 튜닝된다. 두 필터들의 계수들이 각각의 캐리어 주파수에 대해 메모리(가령, 비휘발성 메모리)에 저장된다.
한 예로서, 캐리어 주파수의 8배인 샘플링 주파수에서, A/D 컨버터(18)로부터 샘플링된 신호는 5kHz 대역폭에서 3dB 감쇠를 가진 캐리어 주파수에 중심을 형성하는 두개의 폴, 두개의 제로 대역 통과 필터를 이용하여 필터링된다. 샘플링 레이트는 캐리어의 여러 다른 멀티플라이어(가령, 4개 또는 16개)에 따라 좌우될 수 있다.필터링된 신호는 멀티플라이어/데시메이터(44)에 의해 코사인샘플링 신호(fc)와 멀티플라잉되어, 8개의 샘플에 대해 인티그레이션된다. 인티그레이션 이후, 데이터는 1:16 데시메이션을 진행한다. 데시메이션 비는 다른 비일 수도 있다(가령, 1:8, 또는 1:32). 그후, 필터링은 96 탭 80 dB FIR 저역 통과 필터(48)를 이용하여, 리스케일링 및 DC 제거를 행한다. 마지막으로, 데이터가 D/A 컨버터(22)에 전송된다. 필터가 다른 수의 탭을 가질 수 있다(가령, 128).
입력 필터(40)로부터 샘플링된 디지털 신호는 자동 이득 제어(AGC) 소프트웨어부(50)에 또한 제공되며, 상기 소프트웨어부(50)는 저역 통과 필터(30)를 통해 가변 이득 증폭기(1)에 출력을 제공한다. 입력 필터(40)로부터 샘플링된 디지털 신호는 위상 동기 루프(PLL) 소프트웨어부(52)에 또한 제공된다. 이는 저역 통과 필터(36)를 통해 가변 제어 수정 발진기(38)에 정밀 샘플링 신호를 생성한다.
도 3의 복조부 구현에 사용되는 알고리즘들의 예는 다음과 같다.
변조 신호 φk(t)에 의해 각기 변조되는 대역 캐리어에서 N의 중첩으로 AM 복합 신호를 가정할 수 있다. 다중 경로를 무시할 경우, AM 복합 함수는 다음과 같이 수식화할 수 있다.
이때, n(t)는 AWGN, N(0, σ)로서, 수신기 프론트 엔드로부터 대부분 유입되는 값이다.
정규 윈도 함수를 이용하여, 방정식 (1)을 시간 윈도 세그먼트의 합으로 다d음과 같이 수식화할 수 있다.
이때, g(t-mTc) = σ(t-mTc)σ[(m+1)Tc-t)] 와, σ(t) = 1 (t>=0), σ(t) = 0 (t<0)은 윈도를 실행하는 단위 단계 함수이다.
먼저, 방정식 (1)의 AM 복합 신호는 대역 통과 필터링된다. 일반성 상실없이, 장방형 대역 통과 필터는 대역 감쇠 α로부터 캐리어 주파수 fc에 중심을 형성한다. 그후, 필터링된 신호는 방정식 (2)에서처럼 세그먼트화되어, fc의 복조 함수와 멀티플라잉된다.
방정식 (3)을 윈도 함수 g(t-lTc)와 멀티플라잉하여, 복조 세그먼트들을 세그먼트화하고 캐리어 사이클 주기에 대해 인티그레이션하면, φk(t)가 사이클 주기 Tc에 대해 일정하는 가정하에, 다음과 같은 방정식을 도출할 수 있다.
일부 간단한 연산 후, 방정식 4의 적분은 다음과 같은 결과를 도출한다.
위 수식 (5)에서, 두번째 적분은 5kHz 컷오프 주파수에서 저역 통과 필터링 이후 소멸할 것이다. 세번째 적분은 필터링 이후 잡음에 대해 남은 값을 나타내며, 그 적분치가 무시할만한 값이라 추가적으로 무시될 수 있다. I에 대한 최종 수식은 다음과 같다.
모든 l에 합산 후, 2/Tc로 스케일링하면, 변조 함수의 샘플링된 버전은 다음과 같다.
이때, Δ[(l-m)Tc] = g(t-lTc)g(t-mTc)는 델타 또는 윈도 함수이다.
콘트롤러(20)가 소프트웨어 프로그램들을 병렬로 실행할 수 있는 멀티-스레드 프로세서인 것이 바람직하다. 샌드브리지 테크날러지 사에서 제작한 이러한 프로세서는 소프트웨어의 효율을 추가적으로 향상시킨다. 도 4는 상술한 바와 같이 여러 다른 소프트웨어 블록의 스레드 할당의 예를 순서도로 표현하였다. 도 4에 도시되는 바와 같이, 단계 60에서는 전력이 온 상태가 되고, 단계 62에서는 비휘발성 메모리로부터의 설정들(가령, 주파수 및 볼륨 레벨)이 로딩된다. 또한, 단계 64에서는 두 소프트웨어 필터(40, 42)에 대한 필터 매개변수들이 메모리로부터 로딩된다. 단계 66에서는 설정이 새로운 것인 지를 결정한다. 만약 새로운 것이라면 새로운 필터 매개변수들이 로딩된다. 만약 새로운 것이 아니라면 단계 70에서 도 3의 합성기(synthesizer)가 설정된다.
입력 필터(40), 복조기(42), 그리고 출력 필터(42)를 위한 소프트웨어 블록이 박스(72)로 표시된다. 다음의 연속적인 루프들이 설정된다. 즉, 1) 입력 필터링, 2) 멀티플리케이션, 3) 인티그레이션, 4) 데시메이션, 5) 출력 필터링, 6)D/A 컨버터(22)에게로 오디오 데이터 송신이 설정된다. 제 2 그룹의 스레드들이 박스(74)에 도시되어 있다. 다음의 연속적인 루프들이 설정된다. 즉, 1) 위상 동기 루프(52) 시작, 2) 자동 이득 제어(50) 시작, 3) 주파수 및 볼륨의 새 설정에 대한 폴링, 4) 위상 동기 루프(52) 결과를 바탕으로 전압 제어 발진기(38)의 오류 연산이 설정된다. VCXO 오류의 출력은 상기 합성기 설정 단계 70에 다시 제공된다. 이는 인티그레이터(36)를 통해 전압 제어 수정 발진기(38)에 입력을 제공한다.
박스(76)는 합성기 설정(70)으로부터 샘플링 회로에 대한 출력을 표시한다. 출력들 중 한가지는 프랙셔널 PLL(32)에 대한 그로스 주파수 FG이다. 그로스 주파수 FG는 주파수의 로딩된 설정으로부터 얻는다. 나머지 출력은 전압 제어 발진기(38)용 VCXO이다. 이는 박스(74)의 루틴에서 교정되었다.

Claims (24)

  1. 진폭 변조 수신기에 있어서, 상기 수신기는,
    - 신호를 수신하기 위한 안테나,
    - 상기 안테나에 연결된 입력 필터,
    - 상기 입력 필터에 연결되어 이득 제어 신호에 따라 반응하는 가변 이득 증폭기,
    - 상기 가변 이득 증폭기에 연결되어, 샘플링 신호에 따라 샘플링된 디지털 신호를 제공하는 A/D 컨버터,
    - 복조된 신호를 수신하여 아날로그 출력 신호를 제공하는 D/A 컨버터, 그리고
    - 상기 A/D 컨버터로부터 샘플링된 디지털 신호를 수신 및 복조하여, 상기 가변 이득 증폭기에 대한 이득 제어 신호를 발생시키고, 상기 A/D 컨버터에 대한 샘플링 신호를 발생시키며, 그리고 상기 복조된 신호를 상기 D/A 컨버터에 제공하는 콘트롤러
    를 포함하는 것을 특징으로 하는 진폭 변조 수신기.
  2. 제 1 항에 있어서, 상기 콘트롤러는 상기 가변 이득 증폭기에 연결된 제 1 인티그레이터에 디지털 이득 제어 신호를 제공하는 것을 특징으로 하는 진폭 변조 수신기.
  3. 제 1 항에 있어서, 상기 콘트롤러는 위상 동기 루프(PLL)에 연결된 제 2 인티그레이터에 디지털 샘플링 신호를 제공하며, 상기 위상 동기 루프의 출력은 상기 샘플링 신호를 상기 A/D 컨버터에 제공하는 것을 특징으로 하는 진폭 변조 수신기.
  4. 제 3 항에 있어서, 상기 제 2 인티그레이터는 상기 위상 동기 루프의 전압 제어 발진기에 연결되는 것을 특징으로 하는 진폭 변조 수신기.
  5. 제 1 항에 있어서, 상기 콘트롤러는 제 1 그로스 샘플링 신호와 정밀 샘플링 신호를 프랙셔널 위상 동기 루프에 제공하고, 상기 프랙셔널 위상 동기 루프의 출력은 상기 샘플링 신호를 A/D 컨버터에 제공하는 것을 특징으로 하는 진폭 변조 수신기.
  6. 제 1 항에 있어서, 상기 콘트롤러는 가변 샘플링 신호를 발생시키고, 이때, 상기 가변 샘플링 신호의 레이트는 수신 신호의 캐리어 주파수와 코히어런트 상태인 것을 특징으로 하는 진폭 변조 수신기.
  7. 제 1 항에 있어서, 상기 콘트롤러는 소프트웨어를 포함하며, 상기 소프트웨어는 A/D 컨버터의 샘플링된 디지털 신호를 복조하고, 상기 이득 제어 신호를 발생시키며, 그리고 상기 샘플링 신호의 주파수를 발생시키는 것을 특징으로 하는 진폭 변조 수신기.
  8. 제 7 항에 있어서, 상기 샘플링된 디지털 신호용 입력 필터와 상기 복조된 신호용 출력 필터를 포함하는 것을 특징으로 하는 진폭 변조 수신기.
  9. 제 8 항에 있어서, 상기 복조기와 상기 입력 필터는 수신 신호의 캐리어 주파수로 튜닝되고, 상기 출력 필터는 데시메이션된 캐리어 주파수로 튜닝되는 것을 특징으로 하는 진폭 변조 수신기.
  10. 제 9 항에 있어서, 각각의 캐리어 주파수에 대한 필터들의 계수들이 상기 콘트롤러에 저장되는 것을 특징으로 하는 진폭 변조 수신기.
  11. 제 7 항에 있어서, 상기 소프트웨어는 데시메이션 및 인티그레이션 복조기를 포함하는 것을 특징으로 하는 진폭 변조 수신기.
  12. 제 1 항에 있어서, 상기 콘트롤러는 소프트웨어 데시메이션 및 인티그레이션 복조기를 포함하는 것을 특징으로 하는 진폭 변조 수신기.
  13. 제 12 항에 있어서, 상기 샘플링된 디지털 신호는 캐리어 주파수에서 복조 신호와 멀티플라잉되고, 캐리어 사이클 주기에 대해 인티그레이션되는 것을 특징으로 하는 진폭 변조 수신기.
  14. 제 13 항에 있어서, 상기 소프트웨어는 상기 샘플링된 디지털 신호와 상기 인티그레이션된 복조 신호를 필터링하여, 캐리어 주파수에 대하여 대역 통과시키는 것을 특징으로 하는 진폭 변조 수신기.
  15. 제 1 항에 있어서, 상기 콘트롤러는 소프트웨어 복조기를 포함하고,
    상기 샘플링된 디지털 신호 s(t)는 윈도 함수 g(t-mTc)에 의해 세그먼트화되며, 이때, Tc는 사이클 시간 주기이며,
    상기 샘플링된 디지털 신호 s(t)의 세그먼트들은 캐리어 주파수 wk와 멀티플라잉되어, 복조된 세그먼트 d(t)를 생성하며,
    상기 복조된 세그먼트 d(t)는 윈도 함수 g(t-lTc)에 의해 세그먼트화되며,
    상기 세그먼트화된 복조 신호 d(t)는 사이클 주기 Tc에 대해 인티그레이션되며, 그리고
    상기 인티그레이션된 복조 세그먼트들은 합산되어, 변조 함수 φk[nTc]를 생성하는 것을 특징으로 하는 진폭 변조 수신기.
  16. 제 15 항에 있어서, 상기 소프트웨어는 샘플링된 디지털 신호에 대한 입력 필터와, 상기 합산된 복조 세그먼트들에 대한 출력 필터를 포함하는 것을 특징으로 하는 진폭 변조 수신기.
  17. 제 1 항에 있어서, 상기 콘트롤러는 멀티-스레드 프로세서로서, 상기 프로세서는,
    - 상기 A/D 컨버터로부터 상기 샘플링된 디지털 신호의 수신 및 복조,
    - 상기 가변 이득 증폭기에 대한 이득 제어 신호의 발생,
    - 상기 A/D 컨버터에 대한 샘플링 신호의 발생, 그리고
    - 상기 D/A 컨버터에 대한 상기 복조된 신호의 제공
    을 병렬로 실행하는 것을 특징으로 하는 진폭 변조 수신기.
  18. 증폭 변조 수신기용 복조기로서, 상기 복조기는 소프트웨어를 포함하고, 상기 소프트웨어는,
    - 입력 신호를 필터링하기 위한 입력 필터,
    - 상기 필터링된 입력 신호를 복조하기 위한 데시메이션 및 인티그레이션 복조기, 그리고
    - 상기 복조된 신호를 필터링하기 위한 출력 필터
    를 포함하는 것을 특징으로 하는 증폭 변조 수신기용 복조기.
  19. 제 18 항에 있어서, 상기 복조기 및 입력 필터는 상기 입력 신호의 캐리어 주파수로 튜닝되고, 상기 출력 필터는 데시메이션된 캐리어 주파수로 튜닝되는 것을 특징으로 하는 증폭 변조 수신기용 복조기.
  20. 제 18 항에 있어서, 각각의 캐리어 주파수에 대한 필터들의 계수들이 상기 복조기에 저장되는 것을 특징으로 하는 증폭 변조 수신기용 복조기.
  21. 제 18 항에 있어서, 상기 필터링된 신호는 캐리어 주파수에서 복조 신호와 멀티플라잉되고, 캐리어 사이클 주기에 대해 인티그레이션되는 것을 특징으로 하는 증폭 변조 수신기용 복조기.
  22. 제 21 항에 있어서, 상기 입력 및 출력 필터들은 상기 입력 신호와 상기 인티그레이션된 복조 신호를 각각 필터링하여, 캐리어 주파수에 대해 대역 통과시키는 것을 특징으로 하는 증폭 변조 수신기용 복조기.
  23. 제 18 항에 있어서,
    상기 필터링된 입력 신호 s(t)는 윈도 함수 g(t-mTc)에 의해 세그먼트화되고, 이때, Tc는 사이클 시간 주기이며,
    상기 필터링된 입력 신호 s(t)의 세그먼트들은 캐리어 주파수 wk와 멀티플라잉되어, 복조된 세그먼트 d(t)를 생성하며,
    상기 복조된 세그먼트 d(t)는 윈도 함수 g(t-lTc)에 의해 세그먼트화되며,
    상기 세그먼트화된 복조 신호 d(t)는 사이클 주기 Tc에 대해 인티그레이션되며, 그리고
    상기 인티그레이션된 복조 세그먼트들은 합산되고 상기 출력 필터에 의해 필터링되어, 변조 함수 φk[nTc]를 생성하는 것을 특징으로 하는 진폭 변조 수신기.
  24. 제 17 항에 있어서, 상기 복조기는 입력 필터링, 데시메이션, 인티그레이션, 그리고 출력 필터링을 병렬로 실행하는 멀티-스레드 프로세서인 것을 특징으로 하는 진폭 변조 수신기.
KR1020057018270A 2003-03-28 2004-03-08 수신기 및 복조기 KR20050115319A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/400,506 2003-03-28
US10/400,506 US7076233B2 (en) 2003-03-28 2003-03-28 AM receiver and demodulator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019438A Division KR20100101022A (ko) 2003-03-28 2004-03-08 수신기 및 복조기

Publications (1)

Publication Number Publication Date
KR20050115319A true KR20050115319A (ko) 2005-12-07

Family

ID=32989233

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107019438A KR20100101022A (ko) 2003-03-28 2004-03-08 수신기 및 복조기
KR1020057018270A KR20050115319A (ko) 2003-03-28 2004-03-08 수신기 및 복조기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107019438A KR20100101022A (ko) 2003-03-28 2004-03-08 수신기 및 복조기

Country Status (8)

Country Link
US (3) US7076233B2 (ko)
EP (1) EP1609249A1 (ko)
JP (1) JP2006521768A (ko)
KR (2) KR20100101022A (ko)
CN (1) CN1765058A (ko)
MY (1) MY142677A (ko)
TW (1) TWI296466B (ko)
WO (1) WO2004095726A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917132B1 (ko) * 2006-10-24 2009-09-11 브로드콤 코포레이션 직접 및 극 변조에서 디지털 트래킹을 위한 방법 및 시스템
KR20120119535A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7373143B2 (en) * 2005-02-16 2008-05-13 Par Technology Corporation Adaptive radio patch interface system
JP4579726B2 (ja) 2005-03-14 2010-11-10 株式会社エヌ・ティ・ティ・ドコモ 移動通信端末
CN101072016B (zh) * 2006-05-12 2011-06-08 鸿富锦精密工业（深圳）有限公司 增益自动控制装置、方法及其应用的音频处理设备及耳机
DE102007009730A1 (de) * 2007-02-28 2008-09-18 Continental Automotive Gmbh Verfahren und Vorrichtung zum Bereitstellen von Informationen zu Radiosendungen
US8391419B2 (en) * 2008-03-17 2013-03-05 Synaptics, Inc. Circuit for recovering an output clock from a source clock
DE102010001548A1 (de) 2009-11-18 2011-05-19 Robert Bosch Gmbh Schaltungsanordnung für einen Empfänger
US8044711B1 (en) * 2010-02-11 2011-10-25 Pericom Semiconductor Corporation Clock signal noise shaping
US9190957B2 (en) * 2013-06-18 2015-11-17 Silicon Laboratories Inc. Efficient dual channel conversion in a multi-band radio receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2066851C (en) 1991-06-13 1996-08-06 Edwin A. Kelley Multiple user digital receiver apparatus and method with combined multiple frequency channels
US5375146A (en) 1993-05-06 1994-12-20 Comsat Corporation Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
US6560294B1 (en) * 1998-09-25 2003-05-06 Texas Instruments Incorporated Phase estimation in carrier recovery of phase-modulated signals such as QAM signals
US6512472B1 (en) 2002-01-15 2003-01-28 Motorola, Inc. Method and apparatus for optimizing dynamic range of a wideband analog-to-digital converter
US7092465B2 (en) * 2002-11-14 2006-08-15 Freescale Semiconductor, Inc. Method and apparatus for processing an amplitude modulated (AM) signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917132B1 (ko) * 2006-10-24 2009-09-11 브로드콤 코포레이션 직접 및 극 변조에서 디지털 트래킹을 위한 방법 및 시스템
KR20120119535A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템

Also Published As

Publication number Publication date
TWI296466B (en) 2008-05-01
EP1609249A1 (en) 2005-12-28
US7076233B2 (en) 2006-07-11
MY142677A (en) 2010-12-15
US20060025103A1 (en) 2006-02-02
US20060063507A1 (en) 2006-03-23
WO2004095726B1 (en) 2005-01-20
US20040192245A1 (en) 2004-09-30
TW200501601A (en) 2005-01-01
KR20100101022A (ko) 2010-09-15
CN1765058A (zh) 2006-04-26
JP2006521768A (ja) 2006-09-21
US7535291B2 (en) 2009-05-19
WO2004095726A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US7535291B2 (en) AM demodulator
JP3756190B2 (ja) フィルタオフセット補正機能を有する受信機
US5185761A (en) Gps receiver
KR20060121126A (ko) 대역통과 샘플링 수신기 및 샘플링 방법
JPH05227234A (ja) 受信装置
US7449945B2 (en) Phase demodulator and portable telephone apparatus
EP1693954B1 (en) Demodulation circuit for use in receiver using IF sampling scheme
US7010063B2 (en) Receiver circuit and method of processing a received signal
US5550871A (en) Satellite communication receiving apparatus
KR20050106094A (ko) 다중 채널의 동시 수신을 위한 수신기 및 방법
US6963735B2 (en) Method and arrangement for receiving a frequency modulated signal
JP3708234B2 (ja) 無線装置
JP4039442B2 (ja) デジタル信号受信装置
JP4245243B2 (ja) Ｆｍラジオ受信機の信号処理回路
Iancu et al. Reduced complexity software AM radio
CN114900405A (zh) 一种基于Soc的Acars信号解调方法
JPH0564101A (ja) チユーナ装置を共有する少なくとも２種類の復調回路を備えた受信装置
JP2002353835A (ja) 受信器
JPH0964772A (ja) ディジタル衛星放送受信機およびそのフロントエンド
JPH11168521A (ja) 直交変調波受信装置
JPH02211746A (ja) ディジタルｐｓｋ復調回路
JP2002064456A (ja) 受信装置
JPH09284349A (ja) 受信機
JP2002164755A (ja) デジタル受信装置
JPH10242881A (ja) デジタル衛星放送用受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
NORF Unpaid initial registration fee