KR20050115067A - 반도체 소자의 실리콘 산화막 형성 방법 - Google Patents

반도체 소자의 실리콘 산화막 형성 방법 Download PDF

Info

Publication number
KR20050115067A
KR20050115067A KR1020040040334A KR20040040334A KR20050115067A KR 20050115067 A KR20050115067 A KR 20050115067A KR 1020040040334 A KR1020040040334 A KR 1020040040334A KR 20040040334 A KR20040040334 A KR 20040040334A KR 20050115067 A KR20050115067 A KR 20050115067A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
chamber
source gas
preliminary
Prior art date
Application number
KR1020040040334A
Other languages
English (en)
Other versions
KR101082921B1 (ko
Inventor
임주완
안재영
김희석
김진균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040040334A priority Critical patent/KR101082921B1/ko
Publication of KR20050115067A publication Critical patent/KR20050115067A/ko
Application granted granted Critical
Publication of KR101082921B1 publication Critical patent/KR101082921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 소자의 실리콘 산화막을 형성하는 방법에 있어서, 반도체 기판을 반응 챔버 내에 위치시킨다. 상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 공급하여 제1 흡착층을 형성한다. 상기 챔버 내에 산소 소스 가스를 제공하여 상기 제1 흡착층과 반응시켜 예비 실리콘 산화막을 형성한다. 불활성 가스를 공급하여 상기 제1 흡착층 및 예비 실리콘 산화막 상에 잔존하는 부산물을 제거한다. 원하는 실리콘 산화막을 형성할 때까지 상기 실리콘 소스 가스 공급, 산소 소스 가스 공급 및 불활성 가스 공급을 순차적으로 반복하여 수행한다. 상기 챔버 내에 수소 원자를 포함하는 퍼지 가스를 공급하여 상기 예비 실리콘 산화막에 포함되는 불순물을 제거하여 실리콘 산화막을 형성한다. 상기와 같이 형성된 실리콘 산화막은 막질에 할로겐 원자 등의 불순물이 잔존하는 것을 감소시켜 반도체 소자의 특성를 향상시킬 수 있다.

Description

반도체 소자의 실리콘 산화막 형성 방법{METHOD FOR FORMING SILICON OXIDE LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 실리콘 산화막 형성방법에 관한 것으로, 보다 상세하게는 박막 형성용 소스 가스를 이용하는 반도체 소자의 실리콘 산화막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자용 박막은 유전막, 액정 표시 소자의 투명한 도전체, 전자 발광 박막 표시 소자(electroluminescent thin film display)의 보호층 등으로 다양하게 사용된다.
특히, 반도체 소자의 유전막으로 쓰이는 박막은 높은 커패시턴스를 확보하고 누설 전류를 억제하기 위하여 유전막 내부 및 계면에서 불순물 또는 결함이 없어야 한다. 또한, 형성된 박막의 스텝 커버리지(step coverage) 및 균일도(uniformity)가 좋아야 한다.
그러나, 통상의 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Deposition) 방법을 이용하여 박막을 형성하면 우수한 스텝 커버리지를 얻기가 어렵다. 특히, 통상의 CVD 방법에 있어서는, 서피스 카이네틱 모드(surface kinetic mode)를 활용하는 증착 공정에 의하여 비교적 우수한 스텝 커버리지를 갖는 박막을 얻을 수는 있으나, 박막 증착에 필요한 반응물들이 기판상에 동시에 전달되므로 특정한 부분에서의 스텝 커버리지를 필요에 따라 조절하기가 어렵다.
근래, 상기와 같은 문제를 극복하기 위하여, 박막을 형성할 기판 표면에 반응물들을 주기적으로 공급하여 서피스 카이네틱 영역을 활성화시킴으로써 전체적으로 우수한 스텝 커버리지를 얻을 수 있는 박막 형성 방법들이 제안되었다.
예를 들면 ALD, 사이클릭(cyclic) CVD, 디지털 (digital) CVD, 어드밴스드(advanced) CVD 등과 같은 방법이 있다.
종래 반도체 기판 상에 원자층 증착(ALD) 방법을 이용하여 실리콘 산화막(SiO2)을 형성하고자 하는 경우, 먼저 반응 챔버 내에 놓여있는 반도체 기판 상에 Si2Cl6를 제공하여 화학 흡착시키고, 이후 화학 흡착되지 않고 잔류하는 상기 Si2 Cl6를 불활성 가스를 이용하여 퍼지한다. 다음, H2O 또는 TEOS를 상기 챔버 내에 공급하여 상기 기판 상에 화학 흡착된 Si2Cl6와 반응하여 실리콘 산화막을 1층 형성하고, 이후 상기 챔버 내에 잔류하는 가스들을 불활성 가스를 이용하여 퍼지한다.
그러나 상기와 같은 종래 ALD 방법을 이용하여 실리콘 산화막을 형성하는 경우, Si2Cl6를 구성하는 케미컬 리간드(chemical ligand)에 함유되어 있는 불필요한 원자인 염소 원자(Cl)가 박막 내에 잔류하여 불순물로 되거나 기판 표면에서 파티클을 유발시켜 우수한 막질의 실리콘 산화막을 형성하기 어려운 문제가 발생한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 실리콘 산화막 내에 불순물이 감소되는 반도체 소자의 실리콘 산화막 형성 방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 소자의 실리콘 산화막 형성방법은, 반응 챔버 내에 반도체 기판을 로딩하여 위치시킨다. 상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 제공하여 제1 흡착층을 형성한다. 상기 챔버 내에 산소 소스 가스를 제공하여 상기 제1 흡착층과 상기 산소 소스 가스를 반응시켜 예비 실리콘 산화막을 형성한다. 상기 예비 실리콘 산화막이 원하는 두께를 가질 때까지 상기 챔버 내에서 상기 실리콘 소스 가스 제공 및 상기 산소 소스 가스 제공을 순차적으로 반복 수행한다. 상기 챔버 내에 수소 원자를 포함하는 퍼지 가스를 제공하여 상기 예비 실리콘 산화막에 포함되는 불순물을 제거하여 실리콘 산화막을 형성한다.
또한 본 발명의 다른 실시예에 따른 반도체 소자의 실리콘 산화막 형성방법은, 반응 챔버 내에 반도체 기판을 로딩하여 위치시킨다. 상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 제공하여 제1 흡착층을 형성한다. 상기 챔버 내에 산소 소스 가스를 제공하여 상기 제1 흡착층과 상기 산소 소스 가스를 반응시켜 예비 실리콘 산화막을 형성한다. 상기 실리콘 소스 가스 제공 및 상기 산소 소스 가스 제공을 설정된 횟수만큼 순차적으로 반복 수행한다. 상기 챔버 내에 수소 원자를 포함하는 퍼지 가스를 제공하여 상기 예비 실리콘 산화막에 포함되는 불순물을 제거한다. 상기 예비 실리콘 산화막이 원하는 두께를 가질 때까지 상기 실리콘 소스 가스 제공, 상기 산소 소스 가스 제공 및 상기 퍼지 가스 제공을 순차적으로 반복 수행하여 실리콘 산화막을 형성한다.
상술한 바와 같은 본 발명에 따르면, 실리콘 산화막을 증착할 때 발생하는 부산물을 NH3 또는 H2 퍼지 가스로 제거하여 실리콘 산화막 내에 염소 원자(Cl) 등 할로겐 원자의 불순물의 잔류를 감소시켜 우수한 막질을 형성할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예 1
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 실리콘 산화막 형성 방법을 설명하기 위한 순서도이고, 도 2는 도 1의 순서도에 따라 반응 챔버 내에 공급되는 가스들의 펄싱 타이밍도이다.
도 1 및 2를 참조하면, 반응 챔버 내에 반도체 기판을 로딩하여 위치시킨다(S100).
이어서, 상기 챔버 내부의 온도가 450 내지 700℃가 되도록 유지하고 상기 챔버 내부의 압력을 15torr 이상으로 유지한다.
상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 공급하여 상기 기판 상에 실리콘 소스 가스를 화학 흡착시켜 흡착층을 형성한다(S110).
상기 할로겐족 원소의 예로서는 F, Cl, Br, I 등을 들 수 있고, 상기 실리콘 소스 가스는 SinX2n+2 (n = 1, 2, 3, X = 할로겐 원소)의 화학식으로 이루어지는 가스이다. 사용할 수 있는 구체적인 상기 실리콘 소스 가스의 예로서는 SiF4, SiCl4, SiBr4, SiI4, Si2F6, Si2Cl6, Si2 Br6, Si2I6, Si3F8, Si3F8 , Si3F8, Si3F8 등을 들 수 있다. 특히, 상기 실리콘 소스 가스 중에서 Si2Cl6를 사용하는 것이 바람직하다.
상기 챔버 내에 제1 퍼지 가스를 공급하여 상기 흡착층에 화학 흡착하지 않은 실리콘 소스 가스를 제거한다(S115). 상기 제1 퍼지 가스는 불활성 가스이며, 사용할 수 있는 불활성 가스의 예로서는 아르곤(Ar), 질소(N2) 등을 들 수 있다.
상기 챔버 내에 산소 소스 가스를 공급하여 상기 기판 상에 화학 흡착된 실리콘 소스 가스와 반응시켜 제1 예비 실리콘 산화막을 형성한다(S120). 상기 산소 소스 가스의 예로서는 N2O, H2O, O3, O2 등을 들 수 있다. 특히, 상기 산소 소스 가스 중에서 N2O를 사용하는 것이 바람직하다.
상기 챔버 내부에 제2 퍼지 가스를 공급하여 상기 제1 예비 실리콘 산화막의 형성 후 상기 기판 및 챔버 내에 잔존하는 부산물을 제거한다(S122). 상기 제2 퍼지 가스는 불활성 가스이며, 사용할 수 있는 불활성 가스의 예로서 아르곤(Ar), 질소(N2) 등을 들 수 있다.
상기 제1 예비 실리콘 산화막의 두께가 원하는 두께에 도달할 때까지 상기 실리콘 소스 가스의 공급, 제1 퍼지 가스 공급, 산소 소스 가스 및 제2 퍼지 가스 공급을 계속해서 반복 수행하여 제2 예비 실리콘 산화막을 형성한다(S125). 여기서, 상기 실리콘 소스 가스 공급, 제1 퍼지 가스 공급, 상기 산소 소스 가스 공급 및 제2 퍼지 가스 공급으로 이루어지는 일련의 과정을 1 싸이클(cycle)이라 한다. 상기 사이클 횟수를 조절하므로써, 상기 제2 예비 실리콘 산화막의 두께를 조절할 수 있다.
그런데, 상기 제2 예비 실리콘 산화막에는 상기 실리콘 소스 가스에 포함되어 있는 할로겐 원소들이 완전히 제거되지 못하고 일부 남아있게 된다.
이어서, 상기 제2 예비 실리콘 산화막의 두께가 원하는 두께에 도달하면, 상기 챔버 내부에 수소 원자를 포함하는 제3 퍼지 가스를 공급한다(S130). 사용할 수 있는 상기 제3 퍼지 가스의 예로서는 NH3, H2 등을 들 수있다.
상기 제3 퍼지 가스에 포함된 수소 원자는 상기 제2 예비 실리콘 산화막에 결합되어 있는 할로겐족 원소와 반응하여 상기 제2 예비 실리콘 산화막으로부터 할로겐족 원소를 제거한다. 따라서, 상기 제2 예비 실리콘 산화막은 염소 원자(Cl) 등 할로겐족 원소가 제거된 상태로 원하는 두께의 실리콘 산화막을 형성한다.
따라서, 상기 공정에 의해 형성된 실리콘 산화막은 막내에 염소 원자(Cl)와 같은 할로겐 원소의 불순물을 감소시켜 우수한 특성을 갖는다.
실시예 2
도 3은 본 발명의 제2 실시예에 따른 반도체 소자의 실리콘 산화막 형성 방법을 설명하기 위한 순서도이고, 도 4는 도 3의 순서도에 따라 반응 챔버 내에 공급되는 가스들의 펄싱 타이밍도이다.
도 3 및 4를 참조하면, 반응 챔버 내에 반도체 기판을 로딩하여 위치시킨다(S300).
상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 공급하여 상기 기판 상에 실리콘 소스 가스를 화학 흡착시켜 흡착층을 형성한다(S310).
상기 챔버 내에 제1 퍼지 가스를 공급하여 상기 흡착층에 화학 흡착하지 않은 실리콘 소스 가스를 제거한다(S315).
상기 챔버 내에 산소 소스 가스를 공급하여 상기 기판 상에 화학 흡착된 실리콘 소스 가스와 반응시켜 제1 예비 실리콘 산화막을 형성한다(S320).
상기 챔버 내부에 제2 퍼지 가스를 공급하여 상기 제1 예비 실리콘 산화막의 형성 후 상기 기판 및 챔버 내에 잔존하는 부산물을 제거한다(S122).
상기의 공정에 수반되는 실리콘 소스 가스, 제1 퍼지 가스, 산소 소스 가스 및 제2 퍼지 가스의 구성 및 작용과 챔버 내부의 환경은 실시예 1과 동일하다. 여기서, 상기 실리콘 소스 가스 공급, 제1 퍼지 가스 공급, 상기 산소 소스 가스 공급 및 제2 퍼지 가스 공급으로 이루어지는 일련의 과정을 1 싸이클(cycle)이라 한다.
상기 1 싸이클을 설정된 횟수(이하에서는 n회로 기재한다.)만큼 반복 수행하여 상기 기판 상에 제2 예비 실리콘 산화막을 형성한다(325). 상기 1 사이클 횟수를 조절하므로써, 상기 제2 예비 실리콘 산화막의 두께를 조절할 수 있다. 상기 제2 예비 실리콘 산화막에는 할로겐 원소들이 완전히 제거되지 못하고 일부 남아있게 된다.
상기 챔버 내부에 수소 원자를 포함하는 제3 퍼지 가스를 공급하여 상기 제2 예비 실리콘 산화막에 결합되어 있는 염소 원자와 같은 할로겐족 원소를 제거한다(S330). 그리하여, 상기 제2 예비 실리콘 산화막은 염소 원자(Cl) 등 할로겐족 원소가 제거된 상태로 유지된다.
상기 1 싸이클의 1회 수행 및 상기 제3 퍼지 가스의 공급 결과 형성된 제2 예비 실리콘 산화막의 두께는 1 내지 2Å의 두께로 증착된다. 상기와 같은 싸이클 당 증착 두께를 고려할 때, 15 사이클 당 1회 퍼지 가스를 공급하는 것이 실리콘 산화막 내에 염소 원자 등 불순물의 잔류를 최소화시킬 수 있다.
상기 제2 예비 실리콘 산화막이 원하는 두께의 실리콘 산화막이 될 때까지, 상기 1 싸이클의 n회 반복 수행 및 상기 퍼지 가스 공급을 계속해서 반복 수행한다(S335).
상기 공정에 의해 불순물이 감소된 실리콘 산화막을 형성할 수 있다.
상기와 같은 본 발명의 바람직한 일 실시예에 따르면, 할로겐 원자 (예컨대, 염소 원자-Cl) 등의 불순물이 감소된 실리콘 산화막을 형성할 수 있다. 상기 실리콘 산화막을 반도체 소자의 제조 공정에 적용함으로써 우수한 특성을 갖는 반도체 소자를 제조할 수 있다.
상기에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 실리콘 산화막 형성 방법을 설명하기 위한 순서도이다.
도 2는 도 1의 순서도에 따라 반응 챔버 내에 공급되는 가스들의 펄싱 타이밍도이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 소자의 실리콘 산화막 형성 방법을 설명하기 위한 순서도이다.
도 4는 도 3의 순서도에 따라 반응 챔버 내에 공급되는 가스들의 펄싱 타이밍도이다.

Claims (6)

  1. a) 반응 챔버 내에 반도체 기판을 위치시키는 단계;
    b) 상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 제공하여 흡착층을 형성하는 단계;
    c) 상기 챔버 내에 산소 소스 가스를 제공하여 상기 흡착층과 상기 산소 소스 가스를 반응시켜 제1 예비 실리콘 산화막을 형성하는 단계;
    d) 상기 (b) 및 (c) 단계를 반복 수행하여 제2 예비 실리콘 산화막을 형성하는 단계; 및
    e) 상기 챔버 내에 수소 원자를 포함하는 퍼지 가스를 제공하여 상기 제2 예비 실리콘 산화막에 포함되는 불순물을 제거하여 원하는 두께의 실리콘 산화막을 형성하는 단계를 수행하는 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  2. 제1항에 있어서, 상기 할로겐족 원소를 포함하는 실리콘 소스 가스는 SinX2n+2 (식 중에서 n = 1, 2 또는 3 이고 , X = F, Cl, Br,또는 I 이다.)의 화학식을 갖는 가스인 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  3. 제1항에 있어서, 상기 산소 소스 가스는 N2O, H2O, O3 및 O2 로 이루어지는 군에서 선택되는 하나의 가스인 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  4. 제1항에 있어서, 상기 퍼지 가스는 NH3 또는 H2인 것을 특징으로 반도체 소자의 박막 형성 방법.
  5. 제1항에 있어서, 상기 b) 내지 d) 공정은 챔버 내부의 온도가 450~700℃이고 압력이 15torr 이상인 조건에서 수행하는 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  6. a) 반응 챔버 내에 반도체 기판을 위치시키는 단계;
    b) 상기 챔버 내에 할로겐족 원소를 포함하는 실리콘 소스 가스를 제공하여 흡착층을 형성하는 단계;
    c) 상기 챔버 내에 산소 소스 가스를 제공하여 상기 흡착층과 상기 산소 소스 가스를 반응시켜 제1 예비 실리콘 산화막을 형성하는 단계;
    d) 상기 (b) 및 (c) 단계를 설정된 횟수만큼 반복 수행하여 제2 예비 실리콘 산화막을 형성하는 단계;
    e) 상기 챔버 내에 수소 원자를 포함하는 퍼지 가스를 제공하여 상기 제2 예비 실리콘 산화막에 포함되는 불순물을 제거하는 단계; 및
    f) 상기 제2 예비 실리콘 산화막이 원하는 두께를 가질 때까지 상기 (b) 내지 상기 (e) 단계를 반복 수행하여 실리콘 산화막을 형성하는 단계를 수행하는 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
KR1020040040334A 2004-06-03 2004-06-03 반도체 소자의 실리콘 산화막 형성 방법 KR101082921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040040334A KR101082921B1 (ko) 2004-06-03 2004-06-03 반도체 소자의 실리콘 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040334A KR101082921B1 (ko) 2004-06-03 2004-06-03 반도체 소자의 실리콘 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050115067A true KR20050115067A (ko) 2005-12-07
KR101082921B1 KR101082921B1 (ko) 2011-11-11

Family

ID=37289146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040040334A KR101082921B1 (ko) 2004-06-03 2004-06-03 반도체 소자의 실리콘 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR101082921B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080109B2 (en) 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
KR20200003760A (ko) * 2017-09-29 2020-01-10 주성엔지니어링(주) 박막형성방법
JP2020145461A (ja) * 2013-03-14 2020-09-10 エーエスエム アイピー ホールディング ビー．ブイ． 低温でのＳｉＮの蒸着用Ｓｉ前駆体
US11784043B2 (en) 2015-08-24 2023-10-10 ASM IP Holding, B.V. Formation of SiN thin films
US11996286B2 (en) 2020-12-09 2024-05-28 Asm Ip Holding B.V. Silicon precursors for silicon nitride deposition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
JP4607637B2 (ja) 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080109B2 (en) 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
KR101139078B1 (ko) * 2007-05-14 2012-04-30 도쿄엘렉트론가부시키가이샤 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체
JP2020145461A (ja) * 2013-03-14 2020-09-10 エーエスエム アイピー ホールディング ビー．ブイ． 低温でのＳｉＮの蒸着用Ｓｉ前駆体
JP7219738B2 (ja) 2013-03-14 2023-02-08 エーエスエム アイピー ホールディング ビー．ブイ． 低温でのＳｉＮの蒸着用Ｓｉ前駆体
US11784043B2 (en) 2015-08-24 2023-10-10 ASM IP Holding, B.V. Formation of SiN thin films
KR20200003760A (ko) * 2017-09-29 2020-01-10 주성엔지니어링(주) 박막형성방법
US11996286B2 (en) 2020-12-09 2024-05-28 Asm Ip Holding B.V. Silicon precursors for silicon nitride deposition

Also Published As

Publication number Publication date
KR101082921B1 (ko) 2011-11-11

Similar Documents

Publication Publication Date Title
US9837281B2 (en) Cyclic doped aluminum nitride deposition
TWI462156B (zh) 循環沈積薄膜之方法
US7077904B2 (en) Method for atomic layer deposition (ALD) of silicon oxide film
TWI739263B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US8383525B2 (en) Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
TWI524425B (zh) 氮化矽膜的成膜方法及成膜裝置
US7488694B2 (en) Methods of forming silicon nitride layers using nitrogenous compositions
US20080261413A1 (en) Pretreatment processes within a batch ald reactor
KR20080050510A (ko) 배치 ａｌｄ 반응기에 대한 처리 공정
US8329569B2 (en) Deposition of ruthenium or ruthenium dioxide
KR20140113477A (ko) 저온에서 SiN을 퇴적시키기 위한 Si 전구체들
US20060040056A1 (en) Methods of forming material on a substrate, and a method of forming a field effect transistor gate oxide on a substrate
TWI638903B (zh) 氮化膜的製造方法
KR102559830B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2021158165A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US9972490B2 (en) Plasma stabilization method and deposition method using the same
KR100753276B1 (ko) 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
KR101082921B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
JP7166431B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR100576828B1 (ko) 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법
KR100508755B1 (ko) 균일한 두께의 박막을 형성하기 위한 방법 및 이를 위한장치
JP2006278486A (ja) 薄膜堆積体および薄膜堆積体の製造方法
KR102685504B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
WO2024062662A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2010027112A1 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 8