KR20050113803A - Driving device of plasma display panel capable of decreasing peak current - Google Patents
Driving device of plasma display panel capable of decreasing peak current Download PDFInfo
- Publication number
- KR20050113803A KR20050113803A KR1020040038912A KR20040038912A KR20050113803A KR 20050113803 A KR20050113803 A KR 20050113803A KR 1020040038912 A KR1020040038912 A KR 1020040038912A KR 20040038912 A KR20040038912 A KR 20040038912A KR 20050113803 A KR20050113803 A KR 20050113803A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- peak current
- display panel
- plasma display
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 더욱 자세하게는 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치에 관한 것이다.어드레싱 구간에서 Z전극에 바이어스 전압을 인가하는 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에 있어서, a) 바이어스 전압의 인가를 제어하는 제1 스위치부, b) Z전극에 연결되어 Z전극에 해당 펄스가 인가되는 것을 제어하는 제2 스위치부 및 c) 제1 스위치부와 제2 스위치부 사이에 연결되는 피크 전류 방지부를 포함한다.The present invention relates to a driving apparatus for a plasma display panel, and more particularly, to a driving apparatus for a plasma display panel capable of reducing peak current. A Z electrode driving unit for applying a bias voltage to a Z electrode in an addressing period is provided. A driving device of a plasma display panel, comprising: a) a first switch unit for controlling the application of a bias voltage, b) a second switch unit connected to the Z electrode and controlling the application of a corresponding pulse to the Z electrode, and c) a first And a peak current protection unit connected between the switch unit and the second switch unit.
이와 같은 본 발명은 피크 전류 방지부를 구비함으로써 구동 회로의 신뢰성을 높일 수 있다. Such a present invention can increase the reliability of the driving circuit by providing the peak current prevention unit.
Description
본 발명은 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 더욱 자세하게는 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel, and more particularly, to a driving apparatus for a plasma display panel capable of reducing peak current.
도 1은 종래의 플라즈마 표시 패널의 구동을 위한 펄스 파형도이다. 도 1에 도시된 바와 같이 플라즈마 표시 패널의 구동은 크게 리셋 구간(reste), 어드레싱(addressing) 구간 및 서스테인(sustain) 구간의 반복에 의하여 이루어진다. 1 is a pulse waveform diagram for driving a conventional plasma display panel. As shown in FIG. 1, driving of the plasma display panel is largely performed by repetition of a reset period, an addressing period, and a sustain period.
리셋 구간에 인가되는 램프 업(ramp-up) 펄스와 램프 다운(ramp-down) 펄스에 의하여 각 셀들의 전하는 균일하게 분포하게 되며 어드레싱 구간에 인가되는 스캔 펄스와 데이터 펄스에 의하여 턴온될 셀이 선택된다. 그리고 서스테인 구간에 Y전극과 Z전극에 서스테인 펄스가 교번되게 인가됨으로써 선택된 셀의 방전이 유지된다. 리셋 구간의 램프 다운 펄스가 인가되는 구간과 어드레싱 구간에서 Z전극에 서스테인 전압(Vs)보다 작은 바이어스 전압(Vzb)이 인가된다. The charges of the cells are uniformly distributed by the ramp-up and ramp-down pulses applied to the reset section, and the cells to be turned on by the scan and data pulses applied to the addressing section are selected. do. In addition, sustain pulses are alternately applied to the Y electrode and the Z electrode in the sustain period to maintain the discharge of the selected cell. A bias voltage Vzb smaller than the sustain voltage Vs is applied to the Z electrode in the period where the ramp-down pulse is applied in the reset period and the addressing period.
도 2는 종래의 Z전극 구동부의 회로도이다. 도 2에 도시된 바와 같이 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)가 턴온함으로써 램프 다운 펄스가 인가되는 구간과 어드레싱 구간에서 Z전극에 바이어스 전압(Vzb)이 인가된다. 도 2에서 도면번호 100은 Z전극에 서스테인 펄스를 인가하는 에너지 회수 회로이다. 2 is a circuit diagram of a conventional Z electrode driver. As shown in FIG. 2, when the first switch Q1, the second switch Q2, and the third switch Q3 are turned on, the bias voltage Vzb is applied to the Z electrode in the period where the ramp-down pulse is applied and the addressing period. Is approved. In FIG. 2, reference numeral 100 is an energy recovery circuit for applying a sustain pulse to the Z electrode.
이와 같이 Z전극에 바이어스 전압(Vzb)이 인가될 때 X전극에는 데이터 펄스가 Y전극에는 스캔 펄스가 인가된다. X전극에 데이터 펄스가 인가됨에 따라 X전극과 Z전극 사이에 존재하는 캐패시턴스 성분과 제3 스위치(Q3)의 저항 성분에 의하여 미분 성분, 즉, dv/dt의 전압 성분이 Z전극에 나타난다. As such, when the bias voltage Vzb is applied to the Z electrode, a data pulse is applied to the X electrode and a scan pulse is applied to the Y electrode. As a data pulse is applied to the X electrode, a derivative component, that is, a voltage component of dv / dt, appears on the Z electrode due to the capacitance component between the X electrode and the Z electrode and the resistance component of the third switch Q3.
만약 데이터 펄스의 유무가 빈번하게 일어나는 패턴이 플라즈마 표시 패널에 디스플레이된다면 유기된 전압 성분이 다른 전극의 출력 파형에도 나쁜 영향을 주게 될 뿐만 아니라 도 3의 Z-bias 전류 리플 및 Z-bias 전압 리플의 파형처럼 전압의 미분 성분에 의한 전압 피크(peak)가 큰 피크 전류를 생성한다. 이와 같은 큰 피크 전류는 도 2의 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)가 턴온할 때 불필요하게 제1 스위치(Q1), 제2 스위치(Q2) 및 제3 스위치(Q3)를 손상시킨다.If the pattern in which the data pulse occurs frequently is displayed on the plasma display panel, the induced voltage component not only adversely affects the output waveform of the other electrode, but also the Z-bias current ripple and Z-bias voltage ripple of FIG. Like waveforms, voltage peaks due to differential components of voltage produce large peak currents. Such a large peak current is unnecessary when the first switch Q1, the second switch Q2, and the third switch Q3 of FIG. 2 are turned on unnecessarily. 3 Damage switch (Q3).
이와 같은 현상은 플라즈마 표시 패널의 한 라인이 방전되고 다음 라인이 방전되지 않고 또 다음 라인이 방전되는 패턴(이하, 교번 패턴) 보다 심각하게 나타난다. 이와 같은 교번 패턴이 인가되면 유기되는 전압의 미분 성분으로 인한 큰 피크 전류가 Vzb 전원단으로 침투하여 Vzb 전원단의 턴온된 제1 스위치(Q1)와 제2 스위치(Q2)의 발열이 심해진다.This phenomenon is more serious than a pattern in which one line of the plasma display panel is discharged, the next line is not discharged, and the next line is discharged (hereinafter, referred to as an alternating pattern). When such an alternating pattern is applied, a large peak current due to the derivative component of the induced voltage penetrates into the Vzb power supply terminal, and heat generation of the turned-on first switch Q1 and the second switch Q2 of the Vzb power supply terminal is severe.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, X전극과 Z전극 사이의 캐패시턴스 성분과 저항 성분으로 인한 피크 전류를 감소시킬 수 있는 플라즈마 표시 패널의 구동 장치를 제공하기 위한 것이다. The present invention is to solve the above problems, and to provide a driving apparatus of a plasma display panel that can reduce the peak current due to the capacitance component and the resistance component between the X electrode and the Z electrode.
상기 목적을 달성하기 위하여 어드레싱 구간에서 Z전극에 바이어스 전압을 인가하는 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에 있어서, a) 바이어스 전압의 인가를 제어하는 제1 스위치부, b) Z전극에 연결되어 Z전극에 해당 펄스가 인가되는 것을 제어하는 제2 스위치부 및 c) 제1 스위치부와 제2 스위치부 사이에 연결되는 피크 전류 방지부를 포함한다.In order to achieve the above object, a plasma display panel driving apparatus including a Z electrode driver for applying a bias voltage to a Z electrode in an addressing period, comprising: a) a first switch unit for controlling an application of a bias voltage, and b) a Z electrode And a second switch part connected to the Z electrode to control the application of the pulse to the Z electrode, and c) a peak current protection part connected between the first switch part and the second switch part.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치의 회로도이다. 도 4에 도시된 바와 같이 본 발명에 따른 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치는 제1 스위치부(150), 제2 스위치부(170) 및 피크 전류 방지부(200)를 포함한다. 4 is a circuit diagram of a driving apparatus of a plasma display panel including a Z electrode driving unit according to the present invention. As shown in FIG. 4, the driving apparatus of the plasma display panel including the Z electrode driving unit includes a first switch unit 150, a second switch unit 170, and a peak current prevention unit 200. .
제1 스위치부(150)는 바이어스 전압의 인가를 제어한다. 제2 스위치부(170)는 Z전극에 연결되어 Z전극에 해당 펄스가 인가되는 것을 제어한다. 피크 전류 방지부(200)는 제1 스위치부(150)와 제2 스위치부(170) 사이에 연결되어 피크 전류를 최소화한다. The first switch unit 150 controls the application of the bias voltage. The second switch unit 170 is connected to the Z electrode to control the application of the pulse to the Z electrode. The peak current prevention unit 200 is connected between the first switch unit 150 and the second switch unit 170 to minimize the peak current.
도 4에 도시된 바와 같이 Vzb 전원단의 제1 스위치부(150)에 포함된 제2 스위치(Q2)와 제2 스위치부(170)에 포함된 제3 스위치(Q3) 사이에 피크 전류 방지부(200)가 설치된다. 즉, 교번 패턴과 같이 데이터 펄스의 인가를 위한 스위칭이 빈번하게 일어날 때 발생하는 피크 전류가 Vzb 전원단에 침투하는 것을 막기 위하여 제2 스위치와 제3 스위치 사이에 피크 전류 방지부(200)가 설치된다.As shown in FIG. 4, a peak current protection unit is provided between the second switch Q2 included in the first switch unit 150 of the Vzb power terminal and the third switch Q3 included in the second switch unit 170. 200 is installed. That is, the peak current prevention unit 200 is installed between the second switch and the third switch to prevent the peak current generated when the switching for applying the data pulse occurs frequently, such as an alternating pattern, into the Vzb power stage. do.
이와 같은 피크 전류 방지부(200)는 한쪽 단이 제2 스위치(Q2)의 드레인단에 연결되고 다른 한 쪽단은 제3 스위치(Q3)의 소오스단에 연결되는 코일(L)을 포함한다. 피크 전류 방지부(200)에 포함된 코일(L)은 큰 피크 전류의 침투를 방해하는 유기 기전력을 형성함으로써 피크 전류의 침투로 인한 제1 스위치(Q1)와 제2 스위치(Q2)의 발열을 최소화시킨다. 이 때, 코일(L)의 인덕턴스는 33uH~133uH가 적당하다.The peak current protection unit 200 includes a coil L having one end connected to the drain end of the second switch Q2 and the other end connected to the source end of the third switch Q3. The coil L included in the peak current blocking unit 200 forms an organic electromotive force that prevents penetration of a large peak current, thereby generating heat generated by the first switch Q1 and the second switch Q2 due to the penetration of the peak current. Minimize. At this time, the inductance of the coil L is appropriately 33uH to 133uH.
도면번호 100은 Z전극에 서스테인 펄스를 인가하는 에너지 회수 회로이다. Reference numeral 100 is an energy recovery circuit for applying a sustain pulse to the Z electrode.
도 5는 본 발명에 따른 플라즈마 표시 패널의 구동 장치에서 발생하는 전압 리플과 전류 리플의 파형도이다. 도 5에 도시된 바와 같이 본 발명에 따른 플라즈마 표시 패널의 구동 장치에 포함된 피크 전류 방지부(200)의 동작에 의하여 Z-bias 전류 리플의 크기가 도 3에 도시된 Z-bias 전류 리플의 크기보다 훨씬 작다는 것을 알 수 있다. 즉, 종래의 구동 장치에서 발생하는 Z-bias 전류 리플의 크기의 크기는 10A 정도였으나 본 발명에 따른 구동 장치에서 발생하는 Z-bias 전류 리플의 크기는 0.6A이다. 5 is a waveform diagram of a voltage ripple and a current ripple generated in the driving apparatus of the plasma display panel according to the present invention. As shown in FIG. 5, the magnitude of the Z-bias current ripple is increased by the operation of the peak current protection unit 200 included in the driving apparatus of the plasma display panel according to the present invention. You can see that it is much smaller than the size. That is, the magnitude of the Z-bias current ripple generated in the conventional driving apparatus is about 10A, but the magnitude of the Z-bias current ripple generated in the driving apparatus according to the present invention is 0.6A.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
이상에서와 같이 본 발명은 피크 전류 방지부를 구비함으로써 구동 회로의 신뢰성을 높일 수 있다. As described above, the present invention can increase the reliability of the driving circuit by providing the peak current protection unit.
도 1은 종래의 플라즈마 표시 패널의 구동을 위한 펄스 파형도이다.1 is a pulse waveform diagram for driving a conventional plasma display panel.
도 2는 종래의 Z전극 구동부의 회로도이다.2 is a circuit diagram of a conventional Z electrode driver.
도 3은 종래의 Z전극 구동부에서 발생하는 전압 리플과 전류 리플의 파형도이다.3 is a waveform diagram of a voltage ripple and a current ripple generated in a conventional Z electrode driver.
도 4는 본 발명에 따른 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치의 회로도이다. 4 is a circuit diagram of a driving apparatus of a plasma display panel including a Z electrode driving unit according to the present invention.
도 5는 본 발명에 따른 Z전극 구동부를 포함하는 플라즈마 표시 패널의 구동 장치에서 발생하는 전압 리플과 전류 리플의 파형도이다.5 is a waveform diagram of a voltage ripple and a current ripple generated in a driving apparatus of a plasma display panel including a Z electrode driving unit according to the present invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038912A KR100571209B1 (en) | 2004-05-31 | 2004-05-31 | Driving device of plasma display panel which can reduce peak current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038912A KR100571209B1 (en) | 2004-05-31 | 2004-05-31 | Driving device of plasma display panel which can reduce peak current |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050113803A true KR20050113803A (en) | 2005-12-05 |
KR100571209B1 KR100571209B1 (en) | 2006-04-17 |
Family
ID=37288263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040038912A KR100571209B1 (en) | 2004-05-31 | 2004-05-31 | Driving device of plasma display panel which can reduce peak current |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100571209B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777748B1 (en) * | 2006-12-20 | 2007-11-19 | 삼성에스디아이 주식회사 | Method of driving plasma display apparatus |
-
2004
- 2004-05-31 KR KR1020040038912A patent/KR100571209B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777748B1 (en) * | 2006-12-20 | 2007-11-19 | 삼성에스디아이 주식회사 | Method of driving plasma display apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR100571209B1 (en) | 2006-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030000107A (en) | Apparatus and method for improving power recovery rate of a plasma display panel driver | |
US7015905B2 (en) | Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit | |
JP2006079088A (en) | Plasma display apparatus and driving method thereof | |
KR100571209B1 (en) | Driving device of plasma display panel which can reduce peak current | |
US20050258770A1 (en) | Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus | |
KR100589882B1 (en) | Display panel driving method | |
KR20060006825A (en) | Energy recovery device for a plasma display panel | |
KR100775840B1 (en) | Plasma Display Panel Device | |
KR101071304B1 (en) | Device for driving a plasma display panel | |
KR100670177B1 (en) | Plasma display device and driving method thereof | |
KR100648685B1 (en) | Plasma display, and driving device and method thereof | |
KR100445432B1 (en) | Circuit for driving of plasma display panel and method thereof | |
KR100625543B1 (en) | Driving Apparatus for Plasma Display Panel drive law reset voltage | |
KR100786876B1 (en) | Plasma display and driving method thereof | |
KR20060022583A (en) | Device for driving plasma display panel | |
KR100536223B1 (en) | A driving apparatus and a driving method of plasma display panel | |
Lee et al. | Versatile energy recovery circuit for driving AC plasma display panel with single sustain circuit board | |
KR20060004395A (en) | Device of driving for plasma display panel | |
KR100805112B1 (en) | Plasma display and driving method thereof | |
KR101500623B1 (en) | Display device and driving method thereof | |
KR20050080696A (en) | Apparatus for driving of plasma display panel | |
KR100869794B1 (en) | Plasma display, and driving device and method thereof | |
KR100658635B1 (en) | Plasma display, and driving device and method thereof | |
JP2005070762A (en) | Method of generating address signal in plasma panel and device for implementing method | |
JP2009122169A (en) | Drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |