KR100777748B1 - Method of driving plasma display apparatus - Google Patents
Method of driving plasma display apparatus Download PDFInfo
- Publication number
- KR100777748B1 KR100777748B1 KR1020060130827A KR20060130827A KR100777748B1 KR 100777748 B1 KR100777748 B1 KR 100777748B1 KR 1020060130827 A KR1020060130827 A KR 1020060130827A KR 20060130827 A KR20060130827 A KR 20060130827A KR 100777748 B1 KR100777748 B1 KR 100777748B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- period
- electrodes
- address
- switching element
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
도 1은 본 발명의 구동 방법에 의해 구동되는 플라즈마 디스플레이 패널의 구조의 일 예를 도시한 도면이다.1 is a view showing an example of the structure of a plasma display panel driven by the driving method of the present invention.
도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다. FIG. 2 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 1.
도 3은 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동 장치를 간략히 도시한 블록도이다.3 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.
도 4는 도 3의 X 전극 구동부의 일 예를 도시한 회로도이다.4 is a circuit diagram illustrating an example of the X electrode driver of FIG. 3.
도 5는 도 3의 Y 전극 구동부의 일 예를 도시한 회로도이다. 5 is a circuit diagram illustrating an example of the Y electrode driver of FIG. 3.
도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 구동 방법에 의하여 전극들에 출력되는 구동신호를 보여주는 타이밍도 및 구동 스위칭 신호의 파형도이다. 6 is a timing diagram showing a driving signal output to the electrodes by the driving method of the plasma display device according to an embodiment of the present invention and a waveform diagram of the driving switching signal.
도 7은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 방법에 의하여 전극들에 출력되는 구동신호를 보여주는 타이밍도 및 구동 스위칭 신호의 파형도이다.7 is a timing diagram showing a driving signal output to the electrodes by the driving method of the plasma display device according to another embodiment of the present invention and a waveform diagram of the driving switching signal.
도 8a는 종래 구동 방법에 따른 제2 전압(Vb)의 하드 스위칭 전류를 측정한 결과를 나타내는 그래프이다. 8A is a graph illustrating a result of measuring a hard switching current of a second voltage Vb according to a conventional driving method.
도 8b는 도 6의 구동 방법에 따른 제2 전압(Vb)의 하드 스위칭 전류를 측정한 결과를 나타내는 그래프이다. 8B is a graph illustrating a result of measuring a hard switching current of the second voltage Vb according to the driving method of FIG. 6.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
Y1, ..., Yn...주사전극 라인들Y1, ..., Yn ... scanning electrode lines
X1, ..., Xn...유지전극 라인들X1, ..., Xn ... holding electrode lines
A1, ..., Am...어드레스 전극 라인들A1, ..., Am ... address electrode lines
Vg...제1 전압 Vb...제2 전압Vg ... first voltage Vb ... second voltage
Vs...제3 전압 Vs+Vset...제4 전압Vs ... third voltage Vs + Vset ... fourth voltage
Vnf...제5 전압 Vsch...제6 전압 Vnf ... fifth voltage Vsch ... sixth voltage
Vscl...제7 전압 Va...제8 전압 Vscl ... 7th voltage Va ... 8th voltage
400...X 구동부 500...Y 구동부 400 ... X drive 500 ... Y drive
본 발명은 플라즈마 디스플레이 장치의 구동 방법에 관한 것으로서, 더 상세하게는 본 발명은 무효 소비 전력 및 EMI(Electro Magnetic Interference)를 저감할 수 있는 플라즈마 디스플레이 장치의 구동 방법에 관한 것이다. The present invention relates to a method for driving a plasma display device, and more particularly, to a method for driving a plasma display device capable of reducing reactive power consumption and electro magnetic interference (EMI).
근래에 들어 대형평판 디스플레이 장치로서 주목 받고 있는 플라즈마 디스플레이 패널(plasma display panel)은 복수개의 전극이 형성된 두 기판 사이에 방 전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다. Recently, a plasma display panel, which is attracting attention as a large flat panel display device, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed. Phosphor formed in the pattern of is excited to obtain a desired image.
플라즈마 디스플레이 장치의 구동 장치는 상기 플라즈마 디스플레이 패널, 더 자세하게는 복수개의 전극 각각에 구동신호를 인가하도록 복수개의 전압원, 복수개의 스위칭 소자들 및 복수개의 스위칭 소자들의 스위칭 동작을 제어하는 복수개의 구동 IC를 구비한다. 상기 복수개의 스위칭 소자들의 스위칭 동작에 의해 플라즈마 디스플레이 패널의 구동 장치에서 구동신호가 출력된다.The driving apparatus of the plasma display apparatus includes a plurality of driving ICs for controlling switching operations of the plurality of voltage sources, the plurality of switching elements, and the plurality of switching elements to apply a driving signal to each of the plasma display panel, and more particularly, the plurality of electrodes. Equipped. The driving signal is output from the driving apparatus of the plasma display panel by the switching operation of the plurality of switching elements.
한편, 구동 전력의 소비량이 높은 플라즈마 디스플레이 패널의 구동 장치에는 에너지 재생 회로가 필수적으로 구비되어야 한다. 방전 유지 펄스들이 가해질 때마다 AC-PDP의 각 셀들에 무효전력에 해당하는 변위전류가 흐르고 벽전압과 외부전압을 더하여 방전 개시 전압을 넘는 순간부터 방전 전류가 흘러 들어가 플라즈마 방전이 형성된다. 유지 방전은 일정한 전압을 가했을 때 셀 내부의 일정 조건이 충족되어야 플라즈마 방전이 개시되는 방전으로서, 조건을 만족하지 못하는 셀들도 방전 전류가 흐르지 않더라도 변위 전류는 항상 흘러 들어간다. 변위 전류의 양은 각 픽셀의 형태나 구성 재료에 따라 변하는 고유 커패시턴스에 따라 달라지는데, 이 캐패시턴스에 의한 무효 전력의 소비가 상당하기 때문에, 낭비되는 무효전력을 감소시키기 위해 에너지 재생 회로가 필요하다. Meanwhile, an energy regeneration circuit must be provided in a driving device of the plasma display panel with high driving power consumption. Each time the discharge sustain pulses are applied, a displacement current corresponding to the reactive power flows to each cell of the AC-PDP, and the discharge current flows from the moment when the discharge start voltage is exceeded by adding the wall voltage and the external voltage to form a plasma discharge. The sustain discharge is a discharge in which plasma discharge is initiated only when certain conditions inside the cell are satisfied when a constant voltage is applied, and even if the discharge current does not flow even in cells that do not satisfy the condition, the displacement current always flows. The amount of displacement current depends on the intrinsic capacitance, which varies depending on the shape and constituent material of each pixel. Since the consumption of reactive power by this capacitance is considerable, an energy regeneration circuit is required to reduce wasted reactive power.
이와 같은 에너지 재생 회로는 X 전극 구동부 및 Y 전극 구동부에 구비된다. 시분할 계조 디스플레이를 위한 서브필드를 구성하는 유지 주기에서 디스플레이 방전용 유지 펄스가 X 전극 라인들 및 Y 전극 라인들에 주기적으로 인가될 때, 상기 에너지 재생 회로는 현재 펄스 주기에서 표시되는 방전셀들에 불필요한 전력을 회수하여 다음 펄스 주기에서 표시될 방전 셀들에 인가한다. Such an energy regeneration circuit is provided in the X electrode driver and the Y electrode driver. When a sustain pulse for display discharge is periodically applied to the X electrode lines and the Y electrode lines in the sustain period constituting the subfield for time division gray scale display, the energy regeneration circuit is applied to the discharge cells displayed in the current pulse period. Unnecessary power is recovered and applied to discharge cells to be displayed in the next pulse period.
하지만, 아직까지 상기 에너지 재생 회로를 리셋 주기 또는 어드레스 주기에서의 무효 소비 전력을 저감하는데 이용하지 않고 있다. However, the energy regeneration circuit has not yet been used to reduce the reactive power consumption in the reset period or the address period.
본 발명의 목적은 리셋 주기 또는 어드레스 주기에서 X 전극에 인가되는 전압의 하드 스위칭 전류를 저감하고 무효 소비 전력 및 EMI(Electro Magnetic Interference)를 저감할 수 있는 플라즈마 디스플레이 장치의 구동 방법을 제공하는 것이다. An object of the present invention is to provide a method of driving a plasma display device capable of reducing hard switching current of a voltage applied to an X electrode in a reset period or an address period, and reducing reactive power consumption and EMI (Electro Magnetic Interference).
본 발명은 X 전극들과 Y 전극들이 교대로 나란히 배열되는 유지 전극 쌍들에 대하여 어드레스 전극들이 교차되는 영역에 방전셀들이 형성되는 패널; 및 상기 전극들에 구동 신호를 출력하고 에너지 회수 회로를 구비하는 전극 구동부를 포함하는 플라즈마 디스플레이 장치의 구동 방법에 있어서, 디스플레이 주기로서의 프레임은 시분할 계조 디스플레이를 위한 복수의 서브필드들을 포함하고, 상기 각 서브필드는 리셋 주기, 어드레스 주기 및 유지 주기를 포함하고, 상기 리셋 주기는 상기 X 전극들에 제1 전압을 인가하는 제1 리셋 구간, 상기 제1 전압으로부터 제2 전압까지 지속적으로 상승하는 램프 펄스 파형의 전압을 인가하는 제2 리셋 구간, 및 상기 제2 전압을 유지시켜 바이어싱하는 제3 리셋 구간을 구비하고, 상기 제2 리셋 구간의 램프 펄스 파형의 전압의 인가는 상기 에너지 회수 회로에 의해 수행되는 플라즈마 디스플레이 장치의 구동 방법을 제공한다. According to an aspect of the present invention, there is provided a panel including discharge cells formed in an area where address electrodes intersect with respect to sustain electrode pairs in which X and Y electrodes are alternately arranged side by side; And an electrode driver for outputting a driving signal to the electrodes and including an energy recovery circuit, wherein the frame as a display period includes a plurality of subfields for time division gray scale display. The subfield includes a reset period, an address period, and a sustain period, wherein the reset period includes a first reset period for applying a first voltage to the X electrodes, and a ramp pulse continuously rising from the first voltage to the second voltage. And a second reset section for applying a voltage of a waveform, and a third reset section for holding and biasing the second voltage, wherein the application of the voltage of the ramp pulse waveform of the second reset section is performed by the energy recovery circuit. A driving method of a plasma display apparatus is performed.
상기 에너지 회수 회로는 상기 패널로부터 전하들을 저장하는 에너지 저장부, 상기 에너지 저장부에 저장된 전하들을 상기 패널로 인가하는 것을 제어하는 제1 스위칭 소자, 및 상기 패널 내의 전하들을 상기 에너지 저장부에 저장하는 것을 제어하는 제2 스위칭 소자를 포함하고, 상기 제2 리셋 구간에서 상기 제1 스위칭 소자를 턴온 시킬 수 있다. The energy recovery circuit includes an energy storage for storing charges from the panel, a first switching element for controlling the application of charges stored in the energy storage to the panel, and a charge for storing the charges in the panel in the energy storage. And a second switching element to control the first switching element and turning on the first switching element in the second reset period.
상기 에너지 회수 회로는 일단이 상기 패널에 연결되는 인덕터를 더 포함할 수 있다. The energy recovery circuit may further include an inductor having one end connected to the panel.
상기 제1 전압은 접지 전압일 수 있다. The first voltage may be a ground voltage.
상기 전극 구동부는 제1 전압원, 상기 제1 전압원에 연결되어 제1 전압을 상기 X 전극들에 출력하는 것을 제어하는 제3 스위칭 소자, 제2 전압원, 및 상기 제2 전압원에 연결되어 제2 전압을 상기 X 전극들에 출력하는 것을 제어하는 제4 스위칭 소자를 포함하고, 상기 제1 및 제2 리셋 구간에서 상기 제4 스위칭 소자를 턴오프 시키고, 상기 제3 리셋 구간에서 상기 제4 스위칭 소자를 턴온 시킬 수 있다. The electrode driver is connected to a first voltage source, the first voltage source to control the output of the first voltage to the X electrodes, a second voltage source, and the second voltage source to be connected to the second voltage source. A fourth switching element for controlling output to the X electrodes, turning off the fourth switching element in the first and second reset periods, and turning on the fourth switching element in the third reset period. You can.
상기 리셋 주기에서 상기 어드레스 전극들에 제1 전압을 인가할 수 있다. The first voltage may be applied to the address electrodes in the reset period.
상기 Y 전극들에, 상기 제1 리셋 구간에서 제1 전압을 일정 기간 인가한 후 제3 전압으로부터 제4 전압까지 지속적으로 상승하는 램프 펄스 파형의 전압을 인가하고, 상기 제2 리셋 구간에서 상기 제3 전압을 인가하고, 상기 제3 리셋 구간에서 상기 제3 전압으로부터 제5 전압까지 지속적으로 하강하는 램프 펄스 파형의 전압을 인가할 수 있다. After the first voltage is applied to the Y electrodes in the first reset period for a predetermined period, a voltage of a ramp pulse waveform continuously rising from a third voltage to a fourth voltage is applied to the Y electrodes. Three voltages may be applied, and a voltage of a ramp pulse waveform continuously falling from the third voltage to the fifth voltage may be applied in the third reset period.
상기 어드레스 주기에서, 상기 X 전극들에 계속해서 제2 전압을 인가하고, 상기 Y 전극들에 제6 전압으로 바이어싱한 상태에서 제7 전압의 스캔 펄스를 인가하고, 상기 Y 전극들과 표시하고자 하는 방전셀을 형성하는 어드레스 전극들에 제1 전압으로부터 상기 스캔 펄스에 동기되는 제8 전압의 데이터 펄스를 인가할 수 있다. In the address period, a second voltage is continuously applied to the X electrodes, and a scan pulse of a seventh voltage is applied to the Y electrodes while being biased with a sixth voltage, and displayed with the Y electrodes. Data pulses of an eighth voltage synchronized with the scan pulse may be applied to the address electrodes forming the discharge cells.
상기 데이터 펄스가 양의 펄스이고 상기 스캔 펄스가 음의 펄스일 수 있다. The data pulse may be a positive pulse and the scan pulse may be a negative pulse.
상기 유지 주기에서 상기 Y 전극들 및 상기 X 전극들에 각각 제1 전압 및 제9 전압을 교호하게 인가할 수 있다. In the sustain period, a first voltage and a ninth voltage may be alternately applied to the Y electrodes and the X electrodes, respectively.
상기 어드레스 주기는 상기 X 전극들에 제2 전압을 유지시켜 바이어싱하는 제1 어드레스 구간 및 상기 제2 전압으로부터 제1 전압까지 지속적으로 하강하는 램프 펄스 파형의 전압을 인가하는 제2 어드레스 구간을 구비하고, 상기 제2 어드레스 구간의 램프 펄스 파형의 전압의 인가는 상기 에너지 회수 회로에 의해 수행될 수 있다. The address period includes a first address period for maintaining and biasing the X electrodes and a second address period for applying a voltage of a ramp pulse waveform continuously falling from the second voltage to the first voltage. In addition, the application of the voltage of the ramp pulse waveform of the second address period may be performed by the energy recovery circuit.
상기 에너지 회수 회로는 상기 패널로부터 전하들을 저장하는 에너지 저장부, 상기 에너지 저장부에 저장된 전하들을 상기 패널로 인가하는 것을 제어하는 제1 스위칭 소자, 및 상기 패널 내의 전하들을 상기 에너지 저장부에 저장하는 것을 제어하는 제2 스위칭 소자를 포함하고, 상기 제2 어드레스 구간에서 상기 제2 스위칭 소자를 턴온 시킬 수 있다. The energy recovery circuit includes an energy storage for storing charges from the panel, a first switching element for controlling the application of charges stored in the energy storage to the panel, and a charge for storing the charges in the panel in the energy storage. And a second switching element to control the second switching element, and turn on the second switching element in the second address period.
상기 제2 스위칭 소자는 유지 주기 초기의 Y 전극들에 제1 전압이 인가되는 기간에서도 턴온될 수 있다. The second switching element may be turned on even in a period in which the first voltage is applied to the Y electrodes at the beginning of the sustain period.
상기 전극 구동부는 제1 전압원, 상기 제1 전압원에 연결되어 제1 전압을 상기 X 전극들에 출력하는 것을 제어하는 제3 스위칭 소자, 제2 전압원, 및 상기 제2 전압원에 연결되어 제2 전압을 상기 X 전극들에 출력하는 것을 제어하는 제4 스위칭 소자를 포함하고, 상기 제3 스위칭 소자를 어드레스 주기에서 턴오프 시키고 유지 주기의 초기기간에서 턴온 시키고, 상기 제4 스위칭 소자를 상기 제1 어드레스 구간 중 제2 어드레스 구간 전 소정 시점까지 턴온 시키고 상기 제1 어드레스 구간의 나머지 기간, 상기 제2 어드레스 구간 및 유지 주기에서 턴오프 시킬 수 있다. The electrode driver is connected to a first voltage source, the first voltage source to control the output of the first voltage to the X electrodes, a second voltage source, and the second voltage source to be connected to the second voltage source. And a fourth switching element for controlling output to the X electrodes, turning off the third switching element in an address period and turning on in an initial period of a sustain period, and turning the fourth switching element into the first address period. It may be turned on until a predetermined time point before the second address period and turned off in the remaining period of the first address period, the second address period and the sustain period.
상기 유지 주기의 초기 기간은 X 전극들에 제1 전압이 인가되는 기간일 수 있다. The initial period of the sustain period may be a period in which a first voltage is applied to the X electrodes.
본 발명은 X 전극들과 Y 전극들이 교대로 나란히 배열되는 유지 전극 쌍들에 대하여 어드레스 전극들이 교차되는 영역에 방전셀들이 형성되는 패널; 및 상기 전극들에 구동 신호를 출력하고 에너지 회수 회로를 구비하는 전극 구동부를 포함하는 플라즈마 디스플레이 장치의 구동 방법에 있어서, 디스플레이 주기로서의 프레임은 시분할 계조 디스플레이를 위한 복수의 서브필드들을 포함하고, 상기 각 서브필드는 리셋 주기, 어드레스 주기 및 유지 주기를 포함하고, 상기 어드레스 주기는 상기 X 전극들에 제2 전압을 유지시켜 바이어싱하는 제1 어드레스 구간 및 상기 제2 전압으로부터 제1 전압까지 지속적으로 하강하는 램프 펄스 파형의 전압을 인가하는 제2 어드레스 구간을 구비하고, 상기 제2 어드레스 구간의 램프 펄스 파형의 전압의 인가는 상기 에너지 회수 회로에 의해 수행되는 플라즈마 디스플레이 장치의 구동 방법을 제공한다. According to an aspect of the present invention, there is provided a panel including discharge cells formed in an area where address electrodes intersect with respect to sustain electrode pairs in which X and Y electrodes are alternately arranged side by side; And an electrode driver for outputting a driving signal to the electrodes and including an energy recovery circuit, wherein the frame as a display period includes a plurality of subfields for time division gray scale display. The subfield includes a reset period, an address period, and a sustain period, and the address period is continuously lowered from the second voltage to the first voltage and the first address period for maintaining and biasing the second voltage on the X electrodes. And a second address section for applying a voltage of a ramp pulse waveform, wherein the application of the voltage of the ramp pulse waveform in the second address section is performed by the energy recovery circuit.
상기 에너지 회수 회로는 상기 패널로부터 전하들을 저장하는 에너지 저장부, 상기 에너지 저장부에 저장된 전하들을 상기 패널로 인가하는 것을 제어하는 제1 스위칭 소자, 및 상기 패널 내의 전하들을 상기 에너지 저장부에 저장하는 것을 제어하는 제2 스위칭 소자를 포함하고, 상기 제2 어드레스 구간에서 상기 제2 스위칭 소자를 턴온 시킬 수 있다. The energy recovery circuit includes an energy storage for storing charges from the panel, a first switching element for controlling the application of charges stored in the energy storage to the panel, and a charge for storing the charges in the panel in the energy storage. And a second switching element to control the second switching element, and turn on the second switching element in the second address period.
상기 제2 스위칭 소자는 유지 주기 초기의 Y 전극들에 제1 전압이 인가되는 기간에서도 턴온될 수 있다. The second switching element may be turned on even in a period in which the first voltage is applied to the Y electrodes at the beginning of the sustain period.
상기 전극 구동부는 제1 전압원, 상기 제1 전압원에 연결되어 제1 전압을 상기 X 전극들에 출력하는 것을 제어하는 제3 스위칭 소자, 제2 전압원, 및 상기 제2 전압원에 연결되어 제2 전압을 상기 X 전극들에 출력하는 것을 제어하는 제4 스위칭 소자를 포함하고, 상기 제3 스위칭 소자를 어드레스 주기에서 턴오프 시키고 유지 주기의 초기기간에서 턴온 시키고, 상기 제4 스위칭 소자를 상기 제1 어드레스 구간 중 제2 어드레스 구간 전 소정 시점까지 턴온 시키고 상기 제1 어드레스 구간의 나머지 기간, 상기 제2 어드레스 구간 및 유지 주기에서 턴오프 시킬 수 있다. The electrode driver is connected to a first voltage source, the first voltage source to control the output of the first voltage to the X electrodes, a second voltage source, and the second voltage source to be connected to the second voltage source. And a fourth switching element for controlling output to the X electrodes, turning off the third switching element in an address period and turning on in an initial period of a sustain period, and turning the fourth switching element into the first address period. It may be turned on until a predetermined time point before the second address period and turned off in the remaining period of the first address period, the second address period and the sustain period.
상기 유지 주기의 초기 기간은 X 전극들에 제1 전압이 인가되는 기간일 수 있다. The initial period of the sustain period may be a period in which a first voltage is applied to the X electrodes.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 1은 본 발명의 구동 방법에 의해 구동되는 플라즈마 디스플레이 패널의 구조의 일 예를 도시한 도면이다.1 is a view showing an example of the structure of a plasma display panel driven by the driving method of the present invention.
도 1을 참조하면, 플라즈마 디스플레이 패널(1)의 제1 기판(100) 및 제2 기판(106) 사이에는, A 전극들(A1, ...,Am), 제1 및 제2 유전체층(102,110), Y 전극들(Y1, ...,Yn), X 전극들(X1, ...,Xn), 형광체층(112), 격벽(114) 및 일산화마그네슘 (MgO) 보호층(104)이 마련되어 있다.Referring to FIG. 1, between the
A 전극들(A1, ...,Am)은 제1 기판(100) 방향으로 제2 기판(106) 상에 일정한 패턴으로 형성된다. 제2 유전체층(110)은 A 전극들(A1, ...,Am)을 덮도록 도포된다. 제2 유전체층(110) 위에는 격벽(114)들이 A 전극들(A1, ...,Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층(112)은 격벽(114)들 사이에서 A 전극들(A1, ...,Am) 상의 제2 유전체층(110)의 상에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층 및 청색발광 형광체층이 배치된다.The A electrodes A1, ..., Am are formed in a predetermined pattern on the
X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)은 A 전극들(A1, ...,Am)과 직교되도록 제2 기판(106) 방향으로 제1 기판(100) 상에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극들(X1, ...,Xn)과 각 Y 전극들(Y1, ...,Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극(Xna,Yna))과 전도도를 높이기 위한 금속전극(Xnb,Ynb)이 결합되어 형성될 수 있다. 제1 유전체층(102)은 X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)을 덮도록 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층(104), 예를 들어, 일산화마그네슘(MgO)층은 제1 유전체층(102)을 덮도록 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.The X electrodes X1, ..., Xn and the Y electrodes Y1, ..., Yn are formed in the direction of the
한편, 본 발명의 구동장치에 의해 구동되는 플라즈마 디스플레이 패널은 도 1에 도시된 것에 한정되지 않는다. 즉, 도 1에 도시된 것과 같이 3 전극 구조의 플라즈마 디스플레이 패널이 아닌, 2 개의 전극들만 배치되는 2 전극 구조의 플라즈마 디스플레이 패널일 수 있으며, 이외에도 다양한 구조의 플라즈마 디스플레이 패널이 가능하며, 본 발명의 구동 방법에 의해 구동되는 것이면 충분하다 할 것이다. Meanwhile, the plasma display panel driven by the driving apparatus of the present invention is not limited to that shown in FIG. That is, as shown in FIG. 1, not a plasma display panel having a three electrode structure, but a plasma display panel having a two electrode structure in which only two electrodes are disposed. In addition, a plasma display panel having various structures is possible. It will be sufficient if it is driven by the driving method.
도 2는 도 1의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다. FIG. 2 is a view schematically illustrating an electrode arrangement of the plasma display panel of FIG. 1.
도 2를 참조하면, Y 전극들(Y1, ...,Yn)과 X 전극들(X1, ...,Xn)이 평행하게 나란히 배치되며, A 전극들(A1, ...,Am)은 Y 전극들(Y1, ...,Yn) 및 X 전극들(X1, ...,Xn)에 교차하도록 배치되며, 교차되는 영역은 방전셀(Ce)을 구획한다. Referring to FIG. 2, the Y electrodes Y1,..., Yn and the X electrodes X1,..., Xn are arranged side by side in parallel, and the A electrodes A1,..., Am. Is disposed to intersect the Y electrodes Y1, ..., Yn and the X electrodes X1, ..., Xn, and the intersecting region divides the discharge cell Ce.
도 3은 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동 장치를 간략히 도시한 블록도이다.3 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.
도 3을 참조하면, 플라즈마 디스플레이 패널의 구동 장치는, 영상처리부(300), 논리제어부(302), Y 구동부(304), 어드레스 구동부(306), X 구동부(308) 및 플라즈마 표시 패널(1)을 구비한다. 영상처리부(300)는 외부로부터의 외부 영상신호를 변환하여 내부 영상신호로 출력하고, 논리제어부(302)는 내부 영상신호를 입력받아 각각 어드레스 구동 제어신호(SA), Y 구동 제어신호(SY) 및 X 구동 제어신호(SX)를 출력하며, Y 구동부(304), 어드레스 구동부(306) 및 X 구동부(308)는 각각 구동 제어신호를 입력받아 플라즈마 표시 패널(1)의 Y 전극들, A 전극들 및 X 전극들 각각에 구동신호를 출력한다.Referring to FIG. 3, an apparatus for driving a plasma display panel includes an
도 4는 도 3의 X 전극 구동부의 일 예를 도시한 회로도이다.4 is a circuit diagram illustrating an example of the X electrode driver of FIG. 3.
도 4를 참조하면, X 구동부(400)는 X 전극들(Cp의 제1 단)에 구동신호를 출력하기 위하여, 접지 전압(Vg)인 제1 전압을 출력하는 제1 전압 인가부(403) 및 제9 전압(Vs)을 출력하는 제9 전압 인가부(401)를 포함하는 유지펄스 인가부(40)와, 제2 전압(Vb)을 출력하는 제2 전압 인가부(405)와, 패널 내에 전하들을 축적하거나 패널 내의 전하들을 저장하는 에너지 회수부(42)와, 스위칭부(407)를 구비한다. Referring to FIG. 4, the
제1 전압 인가부(403)는 일단이 접지에 접속되고, 타단이 스위칭부(407)에 접속된 제3 스위칭 소자(S3)를 구비한다. 제9 전압 인가부(401)는 일단이 제9 전압원(Vs)에 접속되고, 타단이 스위칭부(407)에 접속된 제5 스위칭 소자(S5)를 구비한다. 제1 전압 인가부(403) 및 제9 전압 인가부(401)를 구비하는 유지펄스 인가부(40)는 유지펄스를 발생하기 위하여 제3 스위칭 소자(S3) 및 제5 스위칭 소자(S5)를 교대로 턴온 시킨다.The first
제2 전압 인가부(405)는 일단이 제2 전압원(Vb)에 접속되고, 타단이 패널의 X 전극들(Cp의 제1 단) 및 스위칭부(407)에 접속되는 제4 스위칭 소자(S4)를 구비한다. 제4 스위칭 소자(S4)가 턴 온 되어 제2 전압(Vb)이 패널의 X 전극들(Cp의 제1 단)에 출력된다.The fourth switching element S4 has one end connected to the second voltage source Vb and the other end connected to the X electrodes (first end of Cp) and the
에너지 회수부(42)는 패널(Cp) 내의 전하들을 저장하는 에너지 저장부(420)와, 에너지 저장부(420)에 접속되고 에너지 저장부(420)에 저장된 전하들을 패널(Cp) 내에 축적하거나 패널(Cp) 내의 전하들을 에너지 저장부(420)에 저장하는 것을 제어하는 에너지 회수 스위칭부(422)와, 일단이 에너지 회수 스위칭부(422)에 접속되고 타단이 패널의 X 전극들(Cp의 제1 단)에 접속된 인덕터(L1)를 구비한다. The
에너지 저장부(420)는 패널 내의 전하들을 저장하도록 커패시터(C2)를 구비할 수 있다. The
에너지 회수 스위칭부(422)는 일단이 에너지 저장부(420)에 접속되고 타단이 인덕터(L1)에 접속된 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)를 구비하며, 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2) 사이에 방향이 다른 두개의 제1 및 제2 다이오드(D1,D2)가 접속될 수 있다. The energy
에너지 회수부(42)의 동작을 설명하면, 에너지 회수 스위칭부(422) 중 제2 스위칭 소자(S2)가 턴온되면, 패널 내의 전하가 인덕터(L1)와, 제2 다이오드(D2)와, 제2 스위칭 소자(S2)를 거쳐 제2 커패시터(C2)에 저장된다. 에너지 회수 스위칭부(422) 중 제1 스위칭 소자(S1)가 턴 온 되면, 제2 커패시터(C2)에 저장된 전하가 제1 스위칭 소자(S1)와, 제1 다이오드(D1)와, 인덕터(L2)를 거쳐 패널(Cp) 내에 축적된다.Referring to the operation of the
스위칭부(407)는 일단이 유지펄스 인가부(40)에 접속되고, 타단이 제2 전압 인가부(405) 및 패널의 X 전극들(Cp의 제1 단)과 접지 사이에 접속되며, 제6 스위칭 소자(S6)를 구비한다. 스위칭부(407)는 유지펄스 인가부(40)로부터 출력되는 유지펄스를 패널의 X 전극들에 인가하기 위하여 스위칭 동작을 수행하고, 제2 전압 인가부(405)로부터 출력되는 제2 전압(Vb)이 유지펄스 인가부(40)로 흐르지 못하도록 스위칭 동작을 수행한다. 즉, 제6 스위칭 소자(S6)는 유지펄스를 패널의 X 전 극들(Cp의 제1단)에 인가하기 위하여 턴 온 되고, 제2 전압(Vb)이 유지펄스 인가부(40)로 흐르지 못 하도록 턴 오프 된다.One end of the
도 5는 도 3의 Y 전극 구동부의 일 예를 도시한 회로도이다.5 is a circuit diagram illustrating an example of the Y electrode driver of FIG. 3.
도 5를 참조하면, Y 전극 구동부(500)는 Y 전극들(Cp의 제2 단)에 구동신호를 출력하기 위하여, 제9 전압(Vs)을 제1 노드(N1)에 출력하는 제9 전압 인가부(501) 및 접지 전압(Vg)인 제1 전압을 제1 노드(N1)에 출력하는 제1 전압 인가부(503)를 포함하는 유지펄스 인가부(50)와, 일단이 제1 노드(N1)에 접속되고 타단이 제2 노드(N2)에 접속된 제7 스위칭 소자(S7)를 포함하는 제1 스위칭부(505)와, 일단이 제2 노드(N2)에 접속되고 타단은 제3 노드(N3)에 접속된 제15 스위칭 소자(S15)를 포함하는 제2 스위칭부(517)와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고 제9 전압과 동일할 수 있는 제3 전압(Vs)을 제10 전압(Vset)만큼 서서히 상승시켜 제2 노드(N2)에 출력하는 제10 전압 인가부(507)와, 제3 노드(N3)에 접속되고 제3 전압(Vs)을 제5 전압(Vnf)까지 서서히 하강시켜 제3 노드(N3)에 출력하는 제5 전압 인가부(509)와, 서로 직렬 접속된 제1 주사 스위칭 소자(SC1) 및 제2 주사 스위칭 소자(SC2)를 구비하고 제1 주사 스위칭 소자(SC1)와 제2 주사 스위칭 소자(SC2)의 사이인 제4 노드(N4)가 패널의 Y 전극들(Cp의 제2 단)에 접속된 주사 스위칭부(511)와, 제6 전압원(Vsch)을 구비하고 제1 주사 스위칭 소자(SC1)에 접속되어 제1 주사 스위칭 소자(SC1)로 제6 전압(Vsch)을 출력하는 제6 전압 인가부(513)와, 제3 노드(N3) 및 제2 주사 스위칭 소자(SC2)에 접속되어 제7 전압(Vscl)을 출력하는 제7 전압 인가부(515) 및 패널(Cp) 내에 전하들을 축적하거나 패널(Cp) 내 의 전하들을 저장하는 에너지 회수부(52)를 구비한다.Referring to FIG. 5, the
제9 전압 인가부(501)는 일단이 제9 전압원(Vs)에 접속되고, 타단이 제1 노드(N1)에 접속된 제8 스위칭 소자(S8)를 구비한다. 제1 전압 인가부(503)는 일단이 접지에 접속되고, 타단이 제1 노드(N1)에 접속된 제9 스위칭 소자(S9)를 구비한다. 제1 전압 인가부(503)와 제9 전압 인가부(501)를 구비하는 유지펄스 인가부(50)는 유지펄스를 발생하기 위하여 제8 스위칭 소자(S8)와 제9 스위칭 소자(S9)가 교대로 턴 온 된다.The ninth
제10 전압 인가부(507)는 일단이 제1 노드(N1)에 접속되고 타단은 제10 전압원(Vset)에 접속된 제4 커패시터(C4)와, 제10 전압원(Vset)과 제2 노드(N3) 사이에 접속된 제10 스위칭 소자(S10)를 구비한다. 제1 스위칭부(505)의 제7 스위칭 소자(S7)가 턴 오프 되며, 제2 스위칭부(617)의 제15 스위칭 소자가 턴 온 되고, 제1 전압 인가부(601)의 제8 스위칭 소자(S8) 및 제3 전압 인가부(607)의 제10 스위칭 소자(S10)가 턴 온 되어 제3 전압(Vs)에서 제10 전압(Vset)만큼 서서히 상승하여 최종적으로 제4 전압(Vset+Vs)이 제3 노드(N3)에 출력된다.The tenth
제5 전압 인가부(509)는 일단이 제3 노드(N3)에 접속되고, 타단이 제5 전압원(Vnf)에 접속된 제11 스위칭 소자(S11)를 구비한다. 제9 전압 인가부(501)의 제8 스위칭 소자(S8), 제1 스위칭부(505)의 제7 스위칭 소자(S7), 제2 스위칭부(517)의 제15 스위칭 소자(S15) 및 제5 전압 인가부(509)의 제11 스위칭 소자(S11)가 턴 온 되어 제3 전압(Vs)에서 제5 전압(Vnf)까지 서서히 하강한 전압이 제3 노드(N3)에 출력된다.The fifth
제7 전압 인가부(515)는 제3 노드(N3)와 제7 전압원(Vscl) 사이에 접속된 제12 스위칭 소자(S12)를 구비한다. 제12 스위칭 소자(S12)가 턴 온 되어 제3 노드(N2)에 제7 전압(Vscl)을 출력한다.The seventh
주사 스위칭부(511)의 제1 주사 스위칭 소자(SC1)가 턴 온 되고 제2 주사 스위칭 소자(SC2)가 턴 오프 되면, 제6 전압(Vsch)이 제4 노드(N4)를 거쳐 Y 전극들(Cp의 제2 단)에 출력된다. 반면에 주사 스위칭부(511)의 제1 주사 스위칭 소자(SC1)가 턴 오프 되고 제2 주사 스위칭 소자(SC2)가 턴 온 되면, 제3 노드(N3)에 출력된 각 전압, 즉 제3 전압(Vs), 접지 전압(Vg), 제4 전압(Vs+Vset), 제5 전압(Vnf), 제7 전압(Vscl)이 제4 노드(N4)를 거쳐 Y 전극들(Cp의 제2 단)에 출력된다. When the first scan switching device SC1 of the scan switching unit 511 is turned on and the second scan switching device SC2 is turned off, the sixth voltage Vsch passes through the fourth node N4 to Y electrodes. It is output to (the second stage of Cp). On the other hand, when the first scan switching device SC1 of the scan switching unit 511 is turned off and the second scan switching device SC2 is turned on, each voltage output to the third node N3, that is, the third voltage Vs, the ground voltage Vg, the fourth voltage Vs + Vset, the fifth voltage Vnf, and the seventh voltage Vscl pass through the fourth node N4 to form the second terminal of the Y electrodes Cp. )
에너지 회수부(52)는 패널(Cp) 내의 전하들을 저장하는 에너지 저장부(520)와, 에너지 저장부(520)에 접속되고 에너지 저장부(520)에 저장된 전하들을 패널(Cp) 내에 축적하거나 패널(Cp) 내의 전하들을 에너지 저장부(520)에 저장하는 것을 제어하는 에너지 회수 스위칭부(522)와, 일단이 에너지 회수 스위칭부(522)에 접속되고 타단이 제1 노드(N1)에 접속된 인덕터(L2)를 구비한다. The
에너지 저장부(520)는 패널 내의 전하들을 저장하도록 커패시터(C5)를 구비할 수 있다.The
에너지 회수 스위칭부(522)는 일단이 에너지 저장부(520)에 접속되고 타단이 인덕터(L2)에 접속된 제13 스위칭 소자(S13)와 제14 스위칭 소자(S14)를 구비하며, 제13 스위칭 소자(S13)와 제14 스위칭 소자(S14) 사이에 방향이 다른 두개의 제3 및 제4 다이오드(D3,D4)가 접속될 수 있다.The energy
에너지 회수부(52)의 동작을 설명하기 위해, 일단 제1 스위칭부(505)의 제7 스위칭 소자(S7)와, 주사 스위칭부(511)의 제2 주사 스위칭 소자(SC2)가 턴 온 된 상태라고 가정한다. 에너지 회수 스위칭부(522) 중 제14 스위칭 소자(S14)가 턴 온 되면, 패널(Cp) 내의 전하가 인덕터(L2)와, 제4 다이오드(D4)와, 제14 스위칭 소자(S14)를 거쳐 제5 커패시터(C5)에 저장된다. 에너지 회수 스위칭부(522) 중 제13 스위칭 소자(S13)가 턴 온 되면, 제5 커패시터(C5)에 저장된 전하가 제13 스위칭 소자(S13)와, 제3 다이오드(D3)와, 인덕터(L2)를 거쳐 패널(Cp) 내에 축적된다.In order to explain the operation of the
도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치의 구동 방법에 의하여 전극들에 출력되는 구동신호를 보여주는 타이밍도 및 구동 스위칭 신호의 파형도이다. 6 is a timing diagram showing a driving signal output to the electrodes by the driving method of the plasma display device according to an embodiment of the present invention and a waveform diagram of the driving switching signal.
도 6을 참조하면, 플라즈마 디스플레이 패널(도 3의 1)을 구동하기 위한 단위 프레임은 복수개의 서브필드로 나뉘며, 각 서브필드(SF)는 리셋 주기(PR), 어드레스 주기(PA) 및 유지 주기(PS)로 나뉜다. Referring to FIG. 6, a unit frame for driving the plasma display panel (1 of FIG. 3) is divided into a plurality of subfields, and each subfield SF includes a reset period PR, an address period PA, and a sustain period. Divided into (PS).
리셋 주기(PR)는 전체 방전셀을 초기화하며, 다시 제1 리셋 구간(PR1), 제2 리셋 구간(PR2) 및 제3 리셋 구간(PR3)으로 나뉜다. The reset period PR initializes all the discharge cells and is further divided into a first reset period PR1, a second reset period PR2, and a third reset period PR3.
제1 리셋 구간(PR1)에 있어서, X 전극들(X1, ...,Xn)에 제1 전압(Vg), 예컨대, 접지 전압을 인가하고, Y 전극들(Y1, ...,Yn)에 제1 전압(Vg)을 일정 기간 인가한 후 제3 전압(Vs)으로부터 제4 전압(Vs+Vset)까지 지속적으로 상승하는 램프 펄스 파형의 전압을 인가한다. In the first reset period PR1, a first voltage Vg, for example, a ground voltage is applied to the X electrodes X1, ..., Xn, and the Y electrodes Y1, ..., Yn. After applying the first voltage Vg to a predetermined period of time, a voltage of a ramp pulse waveform continuously rising from the third voltage Vs to the fourth voltage Vs + Vset is applied.
제2 리셋 구간(PR2)에 있어서, X 전극들(X1, ...,Xn)에 제1 전압(Vg)으로부터 제2 전압(Vb)까지 지속적으로 상승하는 램프 펄스 파형의 전압을 인가하고, Y 전극들(Y1, ...,Yn)에 제3 전압(Vs)을 인가한다.In the second reset period PR2, a voltage of a ramp pulse waveform continuously rising from the first voltage Vg to the second voltage Vb is applied to the X electrodes X1,..., Xn. The third voltage Vs is applied to the Y electrodes Y1,..., And Yn.
제3 리셋 구간(PR3)에 있어서, X 전극들(X1, ...,Xn)에 제2 전압(Vb)을 유지시켜 바이어싱하고, Y 전극들(Y1, ...,Yn)에 제3 전압(Vs)으로부터 제5 전압(Vnf)까지 지속적으로 하강하는 램프 펄스 파형의 전압을 인가한다. In the third reset period PR3, the second voltage Vb is maintained at the X electrodes X1,..., And Xn to bias and biased to the Y electrodes Y1,..., Yn. The voltage of the ramp pulse waveform continuously falling from the third voltage Vs to the fifth voltage Vnf is applied.
리셋 주기 동안 상기 어드레스 전극들(A1, ...,Am)에는 제1 전압(Vg)을 인가한다. During the reset period, a first voltage Vg is applied to the address electrodes Al, ..., Am.
제2 리셋 구간(PR2)의 제1 전압(Vg)으로부터 제2 전압(Vb)까지 지속적으로 상승하는 램프 펄스 파형의 전압의 X 전극들(X1, ...,Xn)에의 인가는 도 4의 에너지 회수 회로(42)에 저장된 전하들을 상기 X 전극들(X1, ...,Xn)에 인가함으로써 수행될 수 있다. Application of the voltage of the ramp pulse waveform continuously rising from the first voltage Vg of the second reset period PR2 to the second voltage Vb to the X electrodes X1, ..., Xn is shown in FIG. This may be performed by applying electric charges stored in the
이를 위해, 제2 리셋 구간(PR2)에서 도 4의 에너지 회수 회로(42)에 포함된 에너지 저장부(420)에 저장된 전하들을 상기 패널(Cp)로 인가하는 것을 제어하는 제1 스위칭 소자(도 4의 S1)를 턴온 시킬 수 있다. 또한, 제1 스위칭 소자(도 4의 S1)를 제3 리셋 구간(PR2)의 초기 일부까지 연장하여 턴온 시켜도 무방하다. To this end, in the second reset period PR2, a first switching device (FIG. 3) controlling the application of charges stored in the
또한, 제2 전압원에 연결되어 제2 전압을 X 전극들(X1, ...,Xn)에 출력하는 것을 제어하는 제4 스위칭 소자(도 4의 S4)를 제1 리셋 구간(PR1) 및 제2 리셋 구간(PR2)에서 턴오프 시키고, 제3 리셋 구간(PR3)에서 턴온 시킬 수 있다. In addition, the fourth switching element (S4 of FIG. 4) connected to the second voltage source and controlling the output of the second voltage to the X electrodes X1,. It may be turned off in the second reset period PR2 and turned on in the third reset period PR3.
상기의 구성에 의해, X 전극들(X1, ...,Xn)에 인가되는 제2 전압(Vb)의 하드 스위칭 전류를 저감할 수 있고, 무효 소비 전력 및 EMI(Electro Magnetic Interference)를 저감할 수 있는 장점을 갖는다.By the above configuration, it is possible to reduce the hard switching current of the second voltage Vb applied to the X electrodes X1, ..., Xn, and to reduce reactive power consumption and EMI (Electro Magnetic Interference). Has the advantage.
어드레스 주기(PA)는 어드레스 방전에 의해 유지 주기(PS)에서 발생하는 유지방전이 수행될 방전셀을 선택한다. 어드레스 주기(PA)에 있어서, X 전극들(X1, ...,Xn)에 계속해서 제2 전압(Vb)을 인가하고, Y 전극들(Y1, ...,Yn)에 주사펄스가 순차적으로 인가되고, 어드레스 전극들(A1, ...,Am)에는 상기 주사펄스에 맞춰 표시 데이터 신호가 인가되어 어드레스 방전이 수행된다. 주사펄스는 제6 전압(Vsch)을 가지다가 순차적으로 제6 전압(Vsch)보다 전압이 작은 제7 전압(Vscl)을 가지며, 표시 데이터 신호는 주사펄스의 제7 전압(Vscl) 인가시에 동기화된 정극성의 제8 전압(Va)을 갖는다.The address period PA selects a discharge cell in which the sustain discharge generated in the sustain period PS is to be performed by the address discharge. In the address period PA, the second voltage Vb is continuously applied to the X electrodes X1, ..., Xn, and the scanning pulse is sequentially applied to the Y electrodes Y1, ..., Yn. The display data signal is applied to the address electrodes A1, ..., Am in accordance with the scan pulse to perform address discharge. The scan pulse has a sixth voltage Vsch and sequentially has a seventh voltage Vscl whose voltage is smaller than the sixth voltage Vsch, and the display data signal is synchronized when the seventh voltage Vscl of the scan pulse is applied. The positive eighth voltage Va is obtained.
유지 주기(PS)에서는 X 전극들(X1, ...,Xn)과 Y 전극들(Y1, ...,Yn)에 유지펄스가 교호하게 인가되어 유지방전이 수행된다. 복수개의 서브필드로 이루어진 단위필드의 휘도는 각 서브필드마다 할당된 계조 가중치에 따라 유지방전이 수행되어 표현된다. 유지펄스는 제9 전압(Vs)과 그라운드 전압(Vg)을 교대로 갖는다. 제9 전압은 제3 전압과 동일할 수 있다. In the sustain period PS, a sustain pulse is alternately applied to the X electrodes X1, ..., Xn and the Y electrodes Y1, ..., Yn to perform a sustain discharge. The luminance of the unit field consisting of a plurality of subfields is represented by sustain discharge according to the gray scale weights assigned to each subfield. The sustain pulse alternately has the ninth voltage Vs and the ground voltage Vg. The ninth voltage may be equal to the third voltage.
도 7은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 방법에 의하여 전극들에 출력되는 구동신호를 보여주는 타이밍도 및 구동 스위칭 신호의 파형도이다. 7 is a timing diagram showing a driving signal output to the electrodes by the driving method of the plasma display device according to another embodiment of the present invention and a waveform diagram of the driving switching signal.
이하 도 6의 실시예와 상이한 부분을 중심으로 도 7의 실시예를 설명한다. 도 7을 참조하면, 어드레스 주기(PA)는 제1 어드레스 구간(PA1) 및 제2 어드레스 구간(PA2)으로 나뉜다.Hereinafter, the embodiment of FIG. 7 will be described centering on a part different from the embodiment of FIG. 6. Referring to FIG. 7, the address period PA is divided into a first address period PA1 and a second address period PA2.
제1 어드레스 구간(PA1)에는 X 전극들(X1, ...,Xn)에 제2 전압(Vb)을 유지시켜 바이어싱한다. In the first address period PA1, the second voltage Vb is maintained and biased at the X electrodes X1,..., Xn.
제2 어드레스 구간(PA2)에는 X 전극들(X1, ...,Xn)에 제2 전압(Vb)으로부터 제1 전압(Vg)까지 지속적으로 하강하는 램프 펄스 파형의 전압을 인가한다. 제2 어드레스 구간(PA2)의 제2 전압(Vb)으로부터 제1 전압(Vg)까지 지속적으로 하강하는 램프 펄스 파형의 전압의 X 전극들(X1, ...,Xn)에의 인가는 상기 패널 내에 축적된 전하들을 상기 에너지 회수 회로(도 4의 42)로 회수함으로써 수행될 수 있다. In the second address period PA2, a voltage of a ramp pulse waveform continuously falling from the second voltage Vb to the first voltage Vg is applied to the X electrodes X1,..., Xn. The application of the voltage of the ramp pulse waveform of the ramp pulse waveform continuously falling from the second voltage Vb of the second address period PA2 to the first voltage Vg to the X electrodes X1, ..., Xn is in the panel. The accumulated charges can be performed by recovering the energy recovery circuit 42 (Fig. 4).
이를 위해, 제2 어드레스 구간(PA2)에서 도 4의 패널(Cp) 내의 전하들을 에너지 저장부(420)에 저장하는 것을 제어하는 제2 스위칭 소자(도 4의 S2)를 턴온 시킬 수 있다. 또한, 제2 스위칭 소자(도 4의 S2)를 유지 주기(PS)의 초기 일부까지 연장하여 턴온 시켜도 무방하다. To this end, in the second address period PA2, the second switching element (S2 of FIG. 4) may be turned on to control the storage of charges in the panel Cp of FIG. 4 in the
또한, 상기 제3 스위칭 소자(도 4의 S3)를 어드레스 주기(PA)에서 턴오프 시키고 유지 주기(PS)의 초기 기간, 예컨대, X 전극들(X1, ...,Xn)에 제1 전압(Vg)이 인가되는 기간에서 턴온 시키고, 상기 제4 스위칭 소자(S4)를 상기 제1 어드레스 구간(PA1) 중 제2 어드레스 구간(PA2) 전 소정 시점까지 턴온 시키고 상기 제1 어드레스 구간(PA1)의 나머지 기간, 상기 제2 어드레스 구간(PA2) 및 유지 주기(PS)에서 턴오프 시킬 수 있다. In addition, the third switching device (S3 of FIG. 4) is turned off in the address period PA and a first voltage is applied to an initial period of the sustain period PS, for example, the X electrodes X1,..., Xn. Turn on in the period in which Vg is applied, turn on the fourth switching element S4 to a predetermined time point before the second address period PA2 of the first address period PA1, and turn on the first address period PA1. It may be turned off in the remaining period of, the second address period (PA2) and the sustain period (PS).
상기의 구성에 의해, X 전극들(X1, ...,Xn)에 인가되는 제2 전압(Vb)의 하드 스위칭 전류를 저감할 수 있고, 무효 소비 전력 및 EMI(Electro Magnetic Interference)를 저감할 수 있는 장점을 갖는다. By the above configuration, it is possible to reduce the hard switching current of the second voltage Vb applied to the X electrodes X1, ..., Xn, and to reduce reactive power consumption and EMI (Electro Magnetic Interference). Has the advantage.
도 8a는 종래 구동 방법에 따른 제2 전압(Vb)의 하드 스위칭 전류를 측정한 결과를 나타내는 그래프이고, 도 8b는 도 6의 구동 방법에 따른 제2 전압(Vb)의 하드 스위칭 전류를 측정한 결과를 나타내는 그래프이다. 8A is a graph illustrating a result of measuring a hard switching current of a second voltage Vb according to a conventional driving method, and FIG. 8B is a diagram of measuring the hard switching current of a second voltage Vb according to the driving method of FIG. 6. A graph showing the results.
도 8a 및 도 8b를 참조하면, 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 일 실시예에 의하면 X 전극들(X1, ...,Xn)에 인가되는 제2 전압(Vb)의 하드 스위칭 전류를 저감할 수 있음을 알 수 있고, 그에 의해 EMI(Electro Magnetic Interference)를 저감할 수 있음을 알 수 있다. 8A and 8B, according to an embodiment of the method of driving the plasma display device, the hard switching current of the second voltage Vb applied to the X electrodes X1,. It can be seen that it can be reduced, thereby reducing EMI (Electro Magnetic Interference).
상기에서 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치의 구동 방법에 따르면 리셋 주기 또는 어드레스 주기에서 X 전극에 인가되는 전압의 하드 스위칭 전류를 저감하고 무효 소비 전력 및 EMI(Electro Magnetic Interference)를 저감할 수 있다. As described above, according to the driving method of the plasma display apparatus of the present invention, the hard switching current of the voltage applied to the X electrode in the reset period or the address period can be reduced, and the reactive power consumption and EMI (Electro Magnetic Interference) can be reduced. have.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (19)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060130827A KR100777748B1 (en) | 2006-12-20 | 2006-12-20 | Method of driving plasma display apparatus |
US11/907,995 US20080094337A1 (en) | 2006-10-23 | 2007-10-19 | Method of driving plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060130827A KR100777748B1 (en) | 2006-12-20 | 2006-12-20 | Method of driving plasma display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100777748B1 true KR100777748B1 (en) | 2007-11-19 |
Family
ID=39080210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060130827A KR100777748B1 (en) | 2006-10-23 | 2006-12-20 | Method of driving plasma display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100777748B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050089580A (en) * | 2004-03-05 | 2005-09-08 | 삼성에스디아이 주식회사 | Driving apparatus and driving method of plasma display panel |
KR20050113803A (en) * | 2004-05-31 | 2005-12-05 | 엘지전자 주식회사 | Driving device of plasma display panel capable of decreasing peak current |
-
2006
- 2006-12-20 KR KR1020060130827A patent/KR100777748B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050089580A (en) * | 2004-03-05 | 2005-09-08 | 삼성에스디아이 주식회사 | Driving apparatus and driving method of plasma display panel |
KR20050113803A (en) * | 2004-05-31 | 2005-12-05 | 엘지전자 주식회사 | Driving device of plasma display panel capable of decreasing peak current |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439942B2 (en) | Plasma display panel driving apparatus | |
KR100581965B1 (en) | Apparatus of driving plasma display panel | |
US8325110B2 (en) | Power supply and driver for plasma display panel | |
KR100777748B1 (en) | Method of driving plasma display apparatus | |
KR100730153B1 (en) | Energy recovery circuit of display panel and driving apparatus therewith | |
EP1826743A1 (en) | Energy recovery circuit and driving apparatus of plasma display panel | |
KR101183459B1 (en) | Method of driving plasma display apparatus | |
KR100741077B1 (en) | Apparatus for driving display panel | |
KR20070091767A (en) | Apparatus of driving plasma display panel | |
KR100759575B1 (en) | Energy recovery circuit of display panel and driving apparatus therewith | |
US20080094337A1 (en) | Method of driving plasma display apparatus | |
KR100615240B1 (en) | Driving method of plasma display panel | |
KR100563072B1 (en) | Driving method and driving apparatus of plasma display panel | |
US20080007489A1 (en) | Apparatus for driving plasma display panel | |
US20050156822A1 (en) | Panel driving apparatus | |
KR100659111B1 (en) | Apparatus for driving display panel | |
KR100603368B1 (en) | Driving method of plasma display panel | |
US20080111495A1 (en) | Energy recovery circuit of display panel and apparatus for driving display panel including the same | |
KR100647687B1 (en) | Apparatus of driving plasma display panel | |
KR100708744B1 (en) | Apparatus for driving plasma display panel | |
KR100806312B1 (en) | Plasma display device | |
KR100784520B1 (en) | Plasma Display Apparatus | |
KR100627410B1 (en) | Plasma display device and driving method thereof | |
KR20070096588A (en) | Method of driving plasma display panel | |
KR20070106885A (en) | Apparatus for driving plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |