KR100670177B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100670177B1
KR100670177B1 KR1020050010334A KR20050010334A KR100670177B1 KR 100670177 B1 KR100670177 B1 KR 100670177B1 KR 1020050010334 A KR1020050010334 A KR 1020050010334A KR 20050010334 A KR20050010334 A KR 20050010334A KR 100670177 B1 KR100670177 B1 KR 100670177B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
plasma display
display device
sustain
Prior art date
Application number
KR1020050010334A
Other languages
Korean (ko)
Other versions
KR20060089343A (en
Inventor
이재운
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050010334A priority Critical patent/KR100670177B1/en
Publication of KR20060089343A publication Critical patent/KR20060089343A/en
Application granted granted Critical
Publication of KR100670177B1 publication Critical patent/KR100670177B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01F—PROCESSING OF HARVESTED PRODUCE; HAY OR STRAW PRESSES; DEVICES FOR STORING AGRICULTURAL OR HORTICULTURAL PRODUCE
    • A01F12/00—Parts or details of threshing apparatus
    • A01F12/50—Sack-filling devices; Counting or weighing devices

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치와 그의 구동방법에 관한 것이다. 본 발명에 따르면, 어드레스 전극 구동부의 전원저항에 다이오드를 병렬로 연결한다. 이와 같이 하면, 유지 기간에서 어드레스 전극의 전압을 양의 전압으로 바이어스할 때, 어드레스 선택 회로의 로우 사이드 스위치의 내압이 상승하여 스위치가 손상되는 것을 방지할 수 있다. The present invention relates to a plasma display device and a driving method thereof. According to the present invention, a diode is connected in parallel to the power resistance of the address electrode driver. In this way, when the voltage of the address electrode is biased to a positive voltage in the sustain period, the breakdown voltage of the low side switch of the address selection circuit can be increased to prevent the switch from being damaged.

PDP, 전극, 유지 기간, 전계, 유지방전 펄스, 바이어스 전압PDP, electrode, sustain period, electric field, sustain discharge pulse, bias voltage

Description

플라즈마 표시 장치와 그의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래 플라즈마 표시 장치의 구동 파형도이다.1 is a driving waveform diagram of a conventional plasma display device.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.2 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 3은 일반적인 어드레스 전극 구동부의 상세 회로도이다. 3 is a detailed circuit diagram of a general address electrode driver.

도 4는 본 발명의 실시예에 따른 어드레스 전극 구동부의 회로도이다.4 is a circuit diagram of an address electrode driver according to an exemplary embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 어드레스 전극 구동부를 포함하는 플라즈마 표시 장치의 구동 파형도이다.5A and 5B are driving waveform diagrams of a plasma display device including an address electrode driver according to another exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치와 그의 구동 방법에 관한 것으로, 특히 어드레스 전극 구동부와 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof, and more particularly, to an address electrode driver and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이 상의 화소가 매트릭스 형태로 배열되어 있다. Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions of pixels are arranged in a matrix form according to their size.

이러한 플라즈마 표시 장치는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다.The plasma display device is driven by dividing one frame into a plurality of subfields having respective weights. Each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.The reset period serves to erase the wall charges formed by the previous sustain discharge and to set up the wall charges in order to stably perform the next address discharge. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel. The sustain period is a period in which sustain discharge is performed to actually display an image in the addressed cell.

한편, 도 1은 한국공개특허공보 제2002-33664호에 개시되어 있는 종래 기술에 따른 유지 기간의 구동 파형도이다.1 is a driving waveform diagram of a sustain period according to the prior art disclosed in Korean Patent Laid-Open No. 2002-33664.

도 1에 도시한 바와 같이, 유지 기간에서는 주사 전극(Y)과 유지 전극(X)에 유지방전 펄스를 인가하는 중에 어드레스 전극(A)에도 양의 전압을 인가한다. 이때, 도 1과 같이 주사 전극(Y)과 유지 전극(X)에 유지방전 펄스가 인가될 때마다 어드레스 전극(A)에도 어드레스 펄스를 인가하거나 유지 기간 전 기간에 걸쳐서 어드레스 전극(A)에 바이어스 전압을 인가할 수도 있다.As shown in FIG. 1, in the sustain period, a positive voltage is also applied to the address electrode A while the sustain discharge pulse is applied to the scan electrode Y and the sustain electrode X. FIG. At this time, as shown in FIG. 1, whenever a sustain discharge pulse is applied to the scan electrode Y and the sustain electrode X, an address pulse is also applied to the address electrode A or is biased to the address electrode A over the entire period of the sustain period. Voltage may be applied.

이렇게 하면, 유지 전극(X)과 주사 전극(Y) 사이뿐만 아니라 어드레스 전극(A)과 주사 전극(Y) 사이에서도 전계가 형성되어 방전 영역이 넓어지고, 방전시 발생되는 진공 자외선이 형광막으로 잘 전달되어 플라즈마 표시 패널의 휘도 및 발광 효율이 증대된다.In this way, an electric field is formed not only between the sustain electrode X and the scan electrode Y, but also between the address electrode A and the scan electrode Y, so that the discharge region is widened, and the vacuum ultraviolet rays generated during discharge are transferred to the fluorescent film. It is well transmitted, so that the brightness and luminous efficiency of the plasma display panel are increased.

이와 같이 유지 기간에서 유지방전 펄스와 함께 어드레스 전극(A)에 양의 전압을 인가할 때, 먼저 어드레스 전극(A)에 양의 전압(Va)을 인가한 상태에서 유지 전극(X) 또는 주사 전극(Y)에 유지방전 펄스(Vs)를 인가한다. 그런데 어드레스 전극(A)과 유지 전극(X) 사이 또는 어드레스 전극(A)과 주사 전극(Y) 사이에는 커패시터가 형성되므로, 유지방전 펄스가 인가될 때 어드레스 전극(A)의 전압이 전압(Va+Vs)까지 순간적으로 상승하게 된다. 따라서 어드레스 선택회로 내에서 어드레스 전극(A)에 접지전압을 인가하는 스위치의 내압이 높아져서 스위치가 손상될 수 있다. In this way, when a positive voltage is applied to the address electrode A together with the sustain discharge pulse in the sustain period, the sustain electrode X or the scan electrode is first applied with the positive voltage Va to the address electrode A. The sustain discharge pulse Vs is applied to (Y). However, since a capacitor is formed between the address electrode A and the sustain electrode X or between the address electrode A and the scan electrode Y, the voltage of the address electrode A becomes the voltage Va when the sustain discharge pulse is applied. Will rise momentarily to + Vs). Therefore, the breakdown voltage of the switch that applies the ground voltage to the address electrode A in the address selection circuit increases, which may damage the switch.

본 발명이 이루고자 하는 기술적 과제는 어드레스 선택회로 내의 스위치의 내압을 낮추기 위한 플라즈마 표시 장치와 그의 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving method thereof for reducing the breakdown voltage of a switch in an address selection circuit.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 제1 방향으로 뻗어 있는 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제3 전극을 포함하는 패널 및 상기 제1, 제2 및 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며, According to an aspect of the present invention, a plasma display device includes a plurality of first electrodes extending in a first direction, a plurality of second electrodes, and a plurality of second electrodes extending in a second direction crossing the first electrode. A panel including a three electrode and a driving circuit for outputting a signal for driving the first, second and third electrodes,

상기 구동회로는,The drive circuit,

상기 제1 및 제2 전극에 유지방전 펄스를 인가하는 유지 구동부, 제1 단이 어드레스 전압을 공급하는 제1 전원에 제1 저항을 통하여 전기적으로 연결되고 제2 단이 상기 제3 전극에 전기적으로 연결되는 제1 트랜지스터와, 제1 단이 상기 제3 전극에 연결되고 제2 단이 비어드레스 전압을 공급하는 제2 전원에 연결되는 제2 트랜지스터를 각각 포함하는 복수의 선택회로 및 상기 제1 전원에 캐소드가 전기적으로 연결되고 상기 제1 트랜지스터의 제2단에 애노드가 전기적으로 연결되는 다이오드를 포함한다.A sustain driver for applying sustain discharge pulses to the first and second electrodes, a first end of which is electrically connected to a first power source that supplies an address voltage, through a first resistor, and a second end of which is electrically connected to the third electrode A plurality of selection circuits and the first power source each including a first transistor connected to each other, a second transistor connected to the third electrode and a second power source connected to a second power source for supplying a via-dress voltage; And a diode electrically connected to the cathode and to the anode electrically connected to the second end of the first transistor.

본 발명의 특징에 따른 플라즈마 표시 장치의 구동방법은 제1 방향으로 뻗어 있는 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제3 전극을 포함하는 플라즈마 표시 장치의 구동 방법으로서,According to an aspect of the present invention, a driving method of a plasma display device includes a plurality of first electrodes extending in a first direction, a plurality of second electrodes, and a plurality of third electrodes extending in a second direction crossing the first electrode. A driving method of a plasma display device comprising

유지 기간에,In the retention period,

어드레스 전압을 공급하는 전원에서 저항을 통하여 상기 제3 전극으로 형성되는 제1 경로를 통하여 상기 제3 전극에 상기 어드레스 전압을 인가하는 단계, 상기 제1 전극 또는 제2 전극에 유지방전 전압을 인가하는 단계 및 상기 제3 전극에서 다이오드를 통하여 상기 전원으로 형성되는 제2 경로를 통하여 상기 제3 전극의 전압을 클램핑하는 단계를 포함한다.Applying the address voltage to the third electrode through a first path formed through the resistor in a power supply for supplying an address voltage, and applying a sustain discharge voltage to the first electrode or the second electrode; And clamping a voltage of the third electrode through a second path formed from the third electrode to the power source through a diode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of driving a plasma display device according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2를 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.2 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지전극 구동부(400) 및 주사전극 구동부(500)를 포함한다.As shown in FIG. 2, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a sustain electrode driver 400, and a scan electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.The plasma display panel 100 includes a plurality of address electrodes A1 to Am extending in the column direction, and a plurality of sustain electrodes X1 to Xn and scan electrodes Y1 to Yn extending in pairs in the row direction. Include. The sustain electrodes X1 to Xn are formed corresponding to the scan electrodes Y1 to Yn, and generally have one end connected to each other in common. The plasma display panel 100 includes a substrate (not shown) on which the sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and a substrate (not shown) on which the address electrodes A1 to Am are arranged. The two substrates are disposed to face each other with the discharge space therebetween so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms a discharge cell. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유 지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.The control unit 200 receives an image signal from the outside and outputs an address driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.The address electrode driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

유지전극 구동부(400)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.The sustain electrode driver 400 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

주사전극 구동부(500)는 제어부(200)로부터 주사 전극구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.The scan electrode driver 500 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

아래에서는 본 발명의 실시예에 따른 어드레스 전극 구동부의 구성에 대하여 설명한다. Hereinafter, the configuration of the address electrode driver according to the embodiment of the present invention will be described.

도 3은 일반적인 어드레스 전극 구동부의 상세 회로도이다. 3 is a detailed circuit diagram of a general address electrode driver.

도 3에 도시한 바와 같이, 일반적인 어드레스 구동부는 복수의 어드레스 선택 회로(3101∼310m)를 포함한다. 어드레스 선택 회로(3101∼310m )는 복수의 어드레스 전극(A1∼Am)에 각각 연결되며, 각각 두 개의 스위치(AH, AL)를 구동용 및 접지용으로서 포함한다. 스위치(AH, AL)에는 바디 다이오드를 가지는 전계 효과 트랜지스터를 사용할 수 있으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수도 있다. As shown in Fig. 3, the general address driver includes a plurality of address selection circuits 310 1 to 310 m . The address selection circuits 310 1 to 310 m are connected to the plurality of address electrodes A1 to Am, respectively, and include two switches A H and A L for driving and grounding, respectively. For the switches A H and A L , a field effect transistor having a body diode may be used, or may be composed of other switches having the same or similar functions.

구동 스위치(AH)의 제1 단자는 어드레스 전압을 공급하는 전원(Va)에 제2 단자는 패널 커패시터(Cp)의 어드레스 전극(A1∼Am)에 연결되며, 구동 스위치(AH)가 턴 온되면 어드레스 전압(Va)이 어드레스 전극(A1∼Am)에 전달된다. 접지 스위치(AL)는 어드레스 전극(A1∼Am)과 접지단 사이에 연결되며, 접지 스위치(AL)가 턴 온되면 접지 전압이 어드레스 전극(A1∼Am)에 전달된다. 그리고 원칙적으로 구동 스위치(AH)와 접지 스위치(AL)가 동시에 턴 온 되지 않으므로 통상은 전환 스위치로 생각할 수 있다. The first terminal of the driving switch A H is connected to the power supply Va that supplies the address voltage, and the second terminal is connected to the address electrodes A1 to Am of the panel capacitor Cp, and the driving switch A H is turned on. When the on-address voltage (V a) is transmitted to the address electrodes (A1~Am). The ground switch A L is connected between the address electrodes A1 to Am and the ground terminal. When the ground switch A L is turned on, the ground voltage is transmitted to the address electrodes A1 to Am. In principle, since the driving switch A H and the ground switch A L are not turned on at the same time, it can be generally considered as a switching switch.

이와 같이, 어드레스 전극(A1∼Am)에 각각 연결된 어드레스 선택 회로(2201∼220m)의 양 스위치(AH, AL)가 제어 신호에 의해 턴 온 또는 턴 오프 되어 어드레스 전극(A1∼Am)에 어드레스 전압(Va) 또는 접지 전압이 인가된다. 즉, 어드레스 기간에서 구동 스위치(AH)가 턴 온 되어 어드레스 전압(Va)이 인가된 어드레스 전극은 선택이 되고 접지 스위치(AL)가 턴 온 되어 접지 전압이 인가된 어드레스 전극은 선택이 되지 않는다. In this manner, the two switches A H and A L of the address selection circuits 220 1 to 220 m respectively connected to the address electrodes A1 to Am are turned on or turned off by the control signal, and thus the address electrodes A1 to Am Is applied to the address voltage Va or the ground voltage. That is, in the address period, the driving switch A H is turned on to select the address electrode to which the address voltage Va is applied, and the ground switch A L is turned on to select the address electrode to which the ground voltage is applied. Do not.

또한, 어드레스 전압(Va)을 인가하는 전원과 선택회로 사이에는 전원저항(Ra)이 연결되어 있다. In addition, a power supply resistor Ra is connected between the power supply to which the address voltage Va is applied and the selection circuit.

이러한 구성을 가지는 회로에 따르면, 도 1과 같이 유지기간에 어드레스 전극(A)을 Va 전압으로 바이어스 시킬 때, 먼저 스위치(AH)를 턴 온하여 어드레스 전 극(A)에 Va 전압을 인가한다. 이때, 주사 전극에는 아직 유지방전 전압이 인가되지 않은 상태이므로 주사 전극의 전압은 0V이며, 따라서 패널 커패시터(Cp)에는 Va 전압이 충전된다.According to the circuit having such a configuration, when biasing the address electrode A to the Va voltage during the sustain period as shown in FIG. 1, the switch A H is first turned on to apply the Va voltage to the address electrode A. FIG. . At this time, since the sustain discharge voltage is not yet applied to the scan electrodes, the voltage of the scan electrodes is 0 V, and thus the panel capacitor Cp is charged with the Va voltage.

이 상태에서 주사전극 구동부(도 3에는 도시하지 않음)를 통하여 주사 전극에 유지방전 전압(Vs)을 인가하면, 패널 커패시터(Cp)는 기존에 충전되어 있는 전압을 그대로 유지하려는 성질이 있으므로 주사 전극의 전압이 Vs로 상승함에 따라 어드레스 전극(A)의 전압은 (Va+Vs)까지 순간적으로 상승한다. In this state, when the sustain discharge voltage Vs is applied to the scan electrode through the scan electrode driver (not shown in FIG. 3), the panel capacitor Cp has a property of maintaining the voltage that is previously charged as it is. As the voltage at increases to Vs, the voltage of the address electrode A momentarily rises to (Va + Vs).

따라서 스위치(AH)에는 전압(Vs) 만큼의 내압이 걸리고, 스위치(AL)에는 전압(Va+Vs)만큼의 내압이 걸리게 되며, 스위치(AL)가 순간적으로 걸리는 내압을 견디지 못하고 손상될 수 있다. Therefore, the switch A H takes the breakdown voltage as much as the voltage Vs, the switch A L takes the breakdown voltage as much as the voltage Va + Vs, and the switch A L cannot withstand the breakdown voltage momentarily applied and is damaged. Can be.

따라서, 본 발명의 실시예에 따른 어드레스 전극 구동부는 어드레스 전극(A)의 전압이 순간적으로 올라갔을 때 스위치(AL)의 내압을 낮추기 위한 전류 경로를 추가한다.Therefore, the address electrode driver according to the embodiment of the present invention adds a current path for lowering the breakdown voltage of the switch A L when the voltage of the address electrode A rises momentarily.

도 4는 본 발명의 실시예에 따른 어드레스 전극 구동부의 회로도이다.4 is a circuit diagram of an address electrode driver according to an exemplary embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 어드레스 전극 구동부는 전원(Va)과 연결된 저항(Ra)에 병렬로 다이오드(Da)를 연결한다. 이때, 다이오드(Da)의 캐소드는 전원(Va)과 연결되고 애노드는 스위치(AH)와 연결되어 노드 Vp로부터 전원(Va)의 방향으로의 전류 경로를 형성한다. 그 밖의 구성은 도 3의 어드레스 전극 구동부와 동일하므로 중복되는 설명을 생략한다. 또한, 도 4에서는 설명의 편 의를 위하여 하나의 어드레스 선택 회로만을 도시하였다.As shown in FIG. 4, the address electrode driver according to the exemplary embodiment of the present invention connects the diode Da in parallel to the resistor Ra connected to the power source Va. At this time, the cathode of the diode Da is connected with the power supply Va and the anode is connected with the switch A H to form a current path from the node Vp in the direction of the power supply Va. The rest of the configuration is the same as that of the address electrode driver of FIG. 4, only one address selection circuit is shown for convenience of description.

이러한 구성을 가지는 본 발명의 실시예에 따른 어드레스 전극 구동부의 동작은 다음과 같다.The operation of the address electrode driver according to the embodiment of the present invention having such a configuration is as follows.

도 1과 같이 유지기간에 어드레스 전극(A)을 Va 전압으로 바이어스 시키기 위하여, 먼저 스위치(AH)를 턴 온하여 어드레스 전극(A)에 Va 전압을 인가한다(도 4의 경로 ①). 이때, 주사 전극에는 아직 유지방전 전압이 인가되지 않은 상태이므로 주사 전극의 전압은 0V이며, 따라서 패널 커패시터(Cp)에는 Va 전압이 충전된다.In order to bias the address electrode A to the Va voltage during the sustain period as shown in FIG. 1, the switch A H is first turned on to apply the Va voltage to the address electrode A (path ① in FIG. 4). At this time, since the sustain discharge voltage is not yet applied to the scan electrodes, the voltage of the scan electrodes is 0 V, and thus the panel capacitor Cp is charged with the Va voltage.

이 상태에서 주사전극 구동부(500)를 통하여 주사 전극에 유지방전 전압(Vs)을 인가하면, 패널 커패시터(Cp)의 주사 전극의 전압이 Vs로 상승함에 따라 어드레스 전극(A)의 전압 즉, 노드 Vp의 전압은 (Va+Vs)까지 순간적으로 상승한다. 이때, 스위치(AH)의 바디 다이오드를 통하여 노드 Vp의 전압이 Vs로 클램핑될 수 있지만 전원(Va)과 스위치(AH) 사이에 전원저항(Ra)이 연결되어 있으므로 스위치(AH)의 바디 다이오드를 통한 클램핑 경로가 차단된다.In this state, when the sustain discharge voltage Vs is applied to the scan electrode through the scan electrode driver 500, the voltage of the scan electrode of the panel capacitor Cp rises to Vs, that is, the node of the address electrode A, that is, the node. The voltage at Vp momentarily rises to (Va + Vs). At this time, the switches (A H) through the body diode of the node Vp voltage can be clamped to Vs of, but of the power (Va) and the switch (A H), so that the power resistance (Ra) is connected between the switch (A H) The clamping path through the body diode is interrupted.

그러면, 노드 Vp의 전압이 전원(Va)의 전압보다 높기 때문에 스위치(AH)의 바디 다이오드와 다이오드(Da)가 턴 온되어 노드 Vp에서 전원(Va)의 방향으로 전류 경로(도 4의 경로 ②)가 형성되고, 이에 따라 노드 Vp의 전압이 전압(Va+0.7V)까지 급격하게 하강한다. 이때 0.7V는 다이오드(Da)가 턴 온될 때 양단에 걸리는 전압이 다. 그러므로 스위치(AL)의 내압은 (Va+0.7V)까지 낮아진다.Then, since the voltage of the node Vp is higher than the voltage of the power supply Va, the body diode and the diode Da of the switch A H are turned on so that the current path in the direction of the power supply Va from the node Vp (the path of FIG. 4). ②) is formed, and accordingly, the voltage at the node Vp drops rapidly to the voltage Va + 0.7V. In this case, 0.7V is a voltage across the diode Da when it is turned on. Therefore, the breakdown voltage of the switch A L is lowered to (Va + 0.7V).

이와 같이, 노드 Vp의 전압이 전압(Va)보다 높아지면 다이오드(Da)가 턴 온되므로 노드 Vp의 전압은 (Va+0.7V)으로 클램핑된다. As such, when the voltage of the node Vp becomes higher than the voltage Va, the diode Da is turned on, so the voltage of the node Vp is clamped to (Va + 0.7V).

또한, 스위치(AH, AL)로서 바디다이오드를 가지는 모스 FET를 사용할 경우에는 스위치(AL)의 바디다이오드와 다이오드(Da)를 통하여 전류가 흐르기 때문에 스위치(AL)의 바디다이오드에도 약 0.7V의 전압이 걸리며, 따라서 노드 Vp의 전압은 전압(Va+0.7V*2)으로 클램핑 된다.In addition, when a MOS FET having a body diode is used as the switches A H and A L , the current flows through the body diode of the switch A L and the diode Da, so that the body diode of the switch A L is weak. The voltage of 0.7V is applied, so the voltage at node Vp is clamped to voltage (Va + 0.7V * 2).

한편, 본 발명의 실시예에 따른 어드레스 전극 구동부를 포함하는 플라즈마 표시 장치는 도 1과 같이 주사전극과 유지 전극에 유지방전 전압이 인가될 때마다 어드레스 전극에 어드레스 전압을 인가하는 것 이외에 다음과 같은 경우에도 적용할 수 있다.Meanwhile, in the plasma display device including the address electrode driver according to the exemplary embodiment of the present invention, in addition to applying the address voltage to the address electrode whenever the sustain discharge voltage is applied to the scan electrode and the sustain electrode as shown in FIG. It can also be applied.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 어드레스 전극 구동부를 포함하는 플라즈마 표시 장치의 구동 파형도이다.5A and 5B are driving waveform diagrams of a plasma display device including an address electrode driver according to another exemplary embodiment of the present invention.

즉, 도 5a에 도시한 바와 같이, 주사 전극에 첫 번째 유지방전 전압(Vs)이 인가될 때에만 어드레스 전극에 어드레스 전압(Va)을 인가하거나, 도 5b에 도시한 바와 같이, 주사전극에 첫 번째 유지방전 전압(Vs)이 인가될 때부터 유지 기간이 종료될 때까지 유지기간 전 기간에 걸쳐서 어드레스 전극을 어드레스 전압(Va)으로 바이어스 시킬 수 있다.That is, as shown in FIG. 5A, the address voltage Va is applied to the address electrode only when the first sustain discharge voltage Vs is applied to the scan electrode, or as shown in FIG. 5B. The address electrode may be biased to the address voltage Va from the time when the second sustain discharge voltage Vs is applied until the end of the sustain period.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 어드레스 전극 구동부의 전원저항에 다이오드를 병렬로 연결함으로써 유지 기간에서 어드레스 전극의 전압을 양의 전압으로 바이어스할 때, 어드레스 선택 회로의 로우 사이드 스위치의 내압이 상승하여 스위치가 손상되는 것을 방지할 수 있다. According to the present invention, when the diode is connected to the power resistance of the address electrode driver in parallel, when the voltage of the address electrode is biased to a positive voltage in the sustain period, the breakdown voltage of the low side switch of the address selection circuit rises and the switch is damaged. Can be prevented.

Claims (8)

제1 방향으로 뻗어 있는 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제3 전극을 포함하는 패널; 및A panel including a plurality of first electrodes extending in a first direction, a plurality of second electrodes, and a plurality of third electrodes extending in a second direction crossing the first electrode; And 상기 제1, 제2 및 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며, A driving circuit outputting a signal for driving the first, second and third electrodes, 상기 구동회로는,The drive circuit, 상기 제1 및 제2 전극에 유지방전 펄스를 인가하는 유지 구동부; A sustain driver for applying a sustain discharge pulse to the first and second electrodes; 제1 단이 어드레스 전압을 공급하는 제1 전원에 제1 저항을 통하여 전기적으로 연결되고 제2 단이 상기 제3 전극에 전기적으로 연결되는 제1 트랜지스터와, 제1 단이 상기 제3 전극에 연결되고 제2 단이 비어드레스 전압을 공급하는 제2 전원에 연결되는 제2 트랜지스터를 각각 포함하는 복수의 선택회로; 및A first transistor having a first end electrically connected to a first power supply for supplying an address voltage through a first resistor and a second end electrically connected to the third electrode, and a first end connected to the third electrode A plurality of selection circuits each including a second transistor connected to a second power supply for supplying a via-dress voltage; And 상기 제1 전원에 캐소드가 전기적으로 연결되고 상기 제1 트랜지스터의 제1단에 애노드가 전기적으로 연결되는 다이오드A diode is electrically connected to the first power source and an anode is electrically connected to the first end of the first transistor. 를 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 트랜지스터는 상기 제1 단에 캐소드가 연결되고 상기 제2 단에 애노드가 연결되는 바디 다이오드를 포함하는 The first transistor includes a body diode having a cathode connected to the first end and an anode connected to the second end. 플라즈마 표시 장치. Plasma display device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 구동회로는,The drive circuit, 유지기간에서 상기 유지 구동부를 통하여 상기 제1 전극 또는 제2 전극에 유지방전 펄스를 인가하며,In the sustain period, a sustain discharge pulse is applied to the first electrode or the second electrode through the sustain drive unit, 상기 제1 전극 또는 제2 전극에 상기 유지방전 펄스가 인가될 때마다 상기 제3 전극에 상기 어드레스 전압을 인가하는The address voltage is applied to the third electrode whenever the sustain discharge pulse is applied to the first electrode or the second electrode. 플라즈마 표시 장치. Plasma display device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 구동회로는,The drive circuit, 유지기간에서 상기 유지 구동부를 통하여 상기 제1 전극 또는 제2 전극에 유지방전 펄스를 인가하며,In the sustain period, a sustain discharge pulse is applied to the first electrode or the second electrode through the sustain drive unit, 상기 제1 전극 또는 제2 전극에 처음으로 상기 유지방전 펄스가 인가될 때 상기 제3 전극에 상기 어드레스 전압을 인가하는Applying the address voltage to the third electrode when the sustain discharge pulse is first applied to the first electrode or the second electrode; 플라즈마 표시 장치. Plasma display device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 구동회로는,The drive circuit, 유지기간에서 상기 유지 구동부를 통하여 상기 제1 전극 또는 제2 전극에 유 지방전 펄스를 인가하며,In the holding period, a dielectric constant pulse is applied to the first electrode or the second electrode through the holding driving unit. 상기 유지기간동안 상기 제3 전극의 전압을 상기 어드레스 전압으로 유지하는Maintaining the voltage of the third electrode at the address voltage during the sustain period; 플라즈마 표시 장치. Plasma display device. 제1 방향으로 뻗어 있는 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 교차하는 제2 방향으로 뻗어 있는 복수의 제3 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,A driving method of a plasma display device comprising a plurality of first electrodes extending in a first direction, a plurality of second electrodes, and a plurality of third electrodes extending in a second direction crossing the first electrode. 유지 기간에,In the retention period, 어드레스 전압을 공급하는 전원에서 저항을 통하여 상기 제3 전극으로 형성되는 제1 경로를 통하여 상기 제3 전극에 상기 어드레스 전압을 인가하는 단계;Applying the address voltage to the third electrode through a first path formed through the resistor in a power supply for supplying an address voltage; 상기 제1 전극 또는 제2 전극에 유지방전 전압을 인가하는 단계; 및Applying a sustain discharge voltage to the first electrode or the second electrode; And 상기 제3 전극에서 상기 저항에 병렬로 연결되는 다이오드를 통하여 상기 전원으로 형성되는 제2 경로를 통하여 상기 제3 전극의 전압을 클램핑하는 단계Clamping the voltage of the third electrode through a second path formed by the power source through a diode connected in parallel to the resistor at the third electrode; 를 포함하는 플라즈마 표시 장치의 구동 방법.Method of driving a plasma display device comprising a. 제6항에 있어서,The method of claim 6, 상기 제1 경로는 상기 제3 전극과 상기 저항 사이에 전기적으로 연결되는 트랜지스터에 의해 형성되는 The first path is formed by a transistor electrically connected between the third electrode and the resistor. 플라즈마 표시 장치의 구동방법.A method of driving a plasma display device. 제7항에 있어서,The method of claim 7, wherein 상기 제2 경로는 상기 트랜지스터의 바디 다이오드에 의해 형성되는The second path is formed by the body diode of the transistor 플라즈마 표시 장치의 구동방법.A method of driving a plasma display device.
KR1020050010334A 2005-02-04 2005-02-04 Plasma display device and driving method thereof KR100670177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050010334A KR100670177B1 (en) 2005-02-04 2005-02-04 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010334A KR100670177B1 (en) 2005-02-04 2005-02-04 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060089343A KR20060089343A (en) 2006-08-09
KR100670177B1 true KR100670177B1 (en) 2007-01-16

Family

ID=37177436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010334A KR100670177B1 (en) 2005-02-04 2005-02-04 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100670177B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765510B1 (en) * 2006-01-17 2007-10-10 엘지전자 주식회사 Plasma Display Apparatus
KR100757567B1 (en) * 2006-03-16 2007-09-10 엘지전자 주식회사 Plasma display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098111A (en) * 2000-04-28 2001-11-08 김순택 Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098111A (en) * 2000-04-28 2001-11-08 김순택 Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020010098111

Also Published As

Publication number Publication date
KR20060089343A (en) 2006-08-09

Similar Documents

Publication Publication Date Title
KR100477985B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
US7511707B2 (en) Method and circuit for driving a plasma display panel and a plasma display device
US7528803B2 (en) Plasma display panel driver and plasma display device
KR20030031360A (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20050049852A (en) Driving apparatus of plasma display panel
KR100497230B1 (en) Apparatus and method for driving a plasma display panel
KR100553205B1 (en) Plasma display panel and driving method thereof
US6727659B2 (en) Apparatus and method for driving plasma display panels
KR100590112B1 (en) Plasma display device and driving method thereof
KR100670177B1 (en) Plasma display device and driving method thereof
KR100453892B1 (en) driver circuit of plasma display panel comprising scan voltage generator circuit
KR100578938B1 (en) Plasma display device and driving method thereof
KR100590012B1 (en) Plasma display device and driving method thereof
KR100536223B1 (en) A driving apparatus and a driving method of plasma display panel
KR100648726B1 (en) Plasma display device and driving apparatus of plasma display panel
KR100542226B1 (en) Driving apparatus and method of plasma display panel
KR100570619B1 (en) Plasma display panel, driving apparatus and method of the same
KR100508956B1 (en) Plasma display panel and driving apparatus thereof
KR100529095B1 (en) Driving apparatus of plasma display panel and method thereof
KR100490636B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100561343B1 (en) Driving method of plasma display panel and plasma display device
KR100627410B1 (en) Plasma display device and driving method thereof
KR100508954B1 (en) Plasma display panel and driving apparatus thereof
KR100739648B1 (en) Plasma display device and driving device thereof
KR100649526B1 (en) Plasma display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee