KR20050112910A - Wafer edge exposure system and method - Google Patents

Wafer edge exposure system and method Download PDF

Info

Publication number
KR20050112910A
KR20050112910A KR1020040038349A KR20040038349A KR20050112910A KR 20050112910 A KR20050112910 A KR 20050112910A KR 1020040038349 A KR1020040038349 A KR 1020040038349A KR 20040038349 A KR20040038349 A KR 20040038349A KR 20050112910 A KR20050112910 A KR 20050112910A
Authority
KR
South Korea
Prior art keywords
wafer
resist
blocking screen
edge exposure
wafer edge
Prior art date
Application number
KR1020040038349A
Other languages
Korean (ko)
Other versions
KR100571396B1 (en
Inventor
이일호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040038349A priority Critical patent/KR100571396B1/en
Publication of KR20050112910A publication Critical patent/KR20050112910A/en
Application granted granted Critical
Publication of KR100571396B1 publication Critical patent/KR100571396B1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에 따른 웨이퍼 에지 노광 방법은 레지스트가 도포된 웨이퍼를 지지대 위에 위치시키는 단계, 웨이퍼와 소정 간격 이격된 위치에 웨이퍼보다 직경이 작으며 에지 부분에 ID 및 클램프 영역을 위한 소정 패턴이 형성된 차단 스크린을 위치시키고, 전면 노광하는 단계, 차단 스크린을 통해 노광된 레지스트 영역을 현상하여 제거하는 단계를 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 웨이퍼 에지 노광 방법은 소정 패턴의 차단 스크린을 사용하여 노광 되어야 할 웨이퍼 에지 영역을 한 번에 노광함으로써 불량 없이 레지스트를 정확하게 제거한다. The wafer edge exposure method according to the present invention comprises the steps of placing a resist-coated wafer on a support, a blocking screen having a diameter smaller than the wafer at a position spaced a predetermined distance from the wafer and having a predetermined pattern for ID and clamp regions at the edge portion thereof. It is preferred to include the step of positioning, front-side exposure, developing and removing the exposed resist area through the blocking screen. Therefore, the wafer edge exposure method according to the present invention accurately removes the resist without defects by exposing the wafer edge region to be exposed at one time using a pattern of blocking screen.

Description

웨이퍼 에지 노광 시스템 및 방법{WAFER EDGE EXPOSURE SYSTEM AND METHOD}Wafer edge exposure system and method {WAFER EDGE EXPOSURE SYSTEM AND METHOD}

본 발명은 웨이퍼 에지 노광 시스템 및 방법에 관한 것이다.The present invention relates to a wafer edge exposure system and method.

반도체 소자의 회로 패턴은 포토 리소그래피(Photolithography) 공정에 의해 형성되며, 실리콘 웨이퍼상에 포토 레지스터 막을 코팅하고, 이 포토 레지스터 막이 형성된 웨이퍼를 마스크를 이용하여 선택적으로 노광한 후, 노광된 포토 레지스터 막을 현상하여 미세 회로 패턴이 형성된다.The circuit pattern of the semiconductor device is formed by a photolithography process, coating a photoresist film on a silicon wafer, selectively exposing the wafer on which the photoresist film is formed using a mask, and then developing the exposed photoresist film. As a result, a fine circuit pattern is formed.

이러한, 포토 리소그래피 공정 진행 시에 웨이퍼 에지에 형성된 포토 레지스터 막은 쉽게 분리되어 이물질로 작용하는 경우가 빈번히 발생하여 칩의 수율을 떨어뜨리는 문제점이 발생한다.In the photolithography process, the photoresist film formed on the edge of the wafer is easily separated and frequently acts as a foreign material, resulting in a problem of lowering chip yield.

이러한 문제를 해결하기 위해서 웨이퍼의 에지를 노광 및 현상하여 에지부의 포토 레지스터를 미리 제거하게 되는데 이때 사용되는 설비가 웨이퍼 에지 노광 장치(Wafer Edge Exposure System)이다.In order to solve this problem, the edge of the wafer is exposed and developed to remove the photoresist of the edge portion in advance, and the equipment used at this time is a wafer edge exposure system.

이 경우, 광원을 웨이퍼 에지 위에 고정한 후 레지스트(Resist)가 코팅된 웨이퍼를 회전시켜 레지스트를 제거할 웨이퍼 에지 부분이 광원 아래에 위치하도록 하고, 그 부분만을 선택적으로 노광한다. 그리고, 다음으로 레지스트를 제거할 웨이퍼 에지 부분 즉, 웨이퍼 ID 영역 및 후속 공정에서 웨이퍼를 잡기 위한 클램프(clamp) 영역을 광원 아래에 위치시켜 다시 선택적으로 부분 노광한다. In this case, after fixing the light source over the wafer edge, the resist coated wafer is rotated so that the portion of the wafer edge to remove the resist is positioned under the light source, and only that portion is selectively exposed. Then, a portion of the wafer edge where the resist is to be removed, that is, the wafer ID region and a clamp region for holding the wafer in a subsequent process, are selectively exposed again under the light source.

따라서, 웨이퍼 에지의 레지스트 제거 영역에의 노광 공정 시간이 오래 걸리며, 웨이퍼 회전에 의한 에러 발생률이 높아 레지스트의 제거가 불완전하게 된다.Therefore, the exposure process time to the resist removal area of a wafer edge takes long, and the error occurrence rate by wafer rotation is high, and the removal of a resist becomes incomplete.

본 발명의 기술적 과제는 웨이퍼 에지의 노광 공정 시간을 단축하고 불량을 최소화하는 웨이퍼 에지 노광 시스템 및 방법을 제공하는 것이다. It is an object of the present invention to provide a wafer edge exposure system and method for shortening the wafer edge exposure process time and minimizing defects.

본 발명에 따른 웨이퍼 에지 노광 방법은 레지스트가 도포된 웨이퍼를 지지대 위에 위치시키는 단계, 상기 웨이퍼와 소정 간격 이격된 위치에 상기 웨이퍼보다 직경이 작으며 에지 부분에 ID 및 클램프 영역을 위한 소정 패턴이 형성된 차단 스크린을 위치시키고, 전면 노광하는 단계, 상기 차단 스크린을 통해 노광된 레지스트 영역을 현상하여 제거하는 단계를 포함하는 것이 바람직하다.In the wafer edge exposure method according to the present invention, the resist coated wafer is placed on a support, the diameter of which is smaller than the wafer at a predetermined distance from the wafer, and a predetermined pattern for ID and clamp regions is formed at the edge portion. Positioning and blocking the blocking screen, and developing and removing the resist area exposed through the blocking screen.

또한, 상기 차단 스크린의 직경은 상기 웨이퍼보다 0.5mm 내지 1.5mm 작게 형성하는 것이 바람직하다.In addition, the diameter of the blocking screen is preferably formed to be 0.5mm to 1.5mm smaller than the wafer.

또한, 상기 차단 스크린은 금속판 또는 실리콘 기판인 것이 바람직하다.In addition, the blocking screen is preferably a metal plate or a silicon substrate.

또한, 본 발명에 따른 웨이퍼 에지 노광 시스템은 레지스트가 도포된 웨이퍼가 위치하는 지지대, 상기 웨이퍼와 소정 간격 이격되어 상부에 위치하며 상기 웨이퍼보다 직경이 작으며 에지 부분에 ID 및 클램프 영역을 위한 소정 패턴이 형성된 차단 마스크, 상기 웨이퍼에 노광하는 노광 장치를 포함하는 것이 바람직하다.In addition, the wafer edge exposure system according to the present invention is a support on which a wafer coated with a resist is located, positioned above the wafer at a predetermined interval, and having a diameter smaller than that of the wafer, and having a predetermined pattern for ID and clamp regions at the edge portion. It is preferable to include the formed blocking mask and the exposure apparatus which exposes to the said wafer.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

이제 본 발명의 실시예에 따른 웨이퍼 에지 노광 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A wafer edge exposure method according to an embodiment of the present invention will now be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법을 설명하기 위한 도면이고, 도 2는 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법에 사용되는 차단 스크린의 평면도이고, 도 3은 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법에 의해 에지 부분의 일부만 선택적으로 제거된 상태를 도시한 도면이다.1 is a view for explaining a wafer edge exposure method according to an embodiment of the present invention, Figure 2 is a plan view of a blocking screen used in the wafer edge exposure method according to an embodiment of the present invention, Figure 3 FIG. 1 is a view illustrating a state in which only a part of an edge portion is selectively removed by a wafer edge exposure method according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 시스템은 레지스트(20)가 도포된 웨이퍼(10)가 위치하는 지지대(70), 웨이퍼(10)와 소정 간격 이격되어 상부에 위치하는 차단 마스크(50), 웨이퍼(10)에 노광하는 노광 장치(도시하지 않음)를 포함한다.As shown in FIG. 1, the wafer edge exposure system according to the exemplary embodiment of the present invention is spaced apart from the support 70 and the wafer 10 on which the wafer 10 to which the resist 20 is applied is spaced a predetermined distance. A blocking mask 50 located at the side of the substrate, and an exposure apparatus (not shown) exposed to the wafer 10.

그리고, 도 2에 도시한 바와 같이, 차단 마스크(50)는 웨이퍼(10)보다 직경이 에지 노광 영역만큼 작도록 형성하며, 에지 부분에 소정 패턴(50a, 50b, 50c)이 형성되어 있다. 이 때, 패턴(50a)은 웨이퍼의 ID 등을 입력하기 위한 ID 영역이며, 패턴(50b, 50c)은 후속 공정 등에서 웨이퍼(10)를 잡기 위한 클램프(clamp) 영역이다. As shown in FIG. 2, the blocking mask 50 is formed to have a diameter smaller than that of the wafer 10 by the edge exposure area, and predetermined patterns 50a, 50b, and 50c are formed in the edge portion. At this time, the pattern 50a is an ID area for inputting the ID of the wafer and the like, and the patterns 50b, 50c are clamp areas for holding the wafer 10 in a subsequent process or the like.

이러한 웨이퍼 에지 노광 시스템을 이용한 웨이퍼 에지 노광 방법은 우선, 레지스트(20)가 도포된 웨이퍼(10)를 지지대(70) 위에 위치시킨다.In the wafer edge exposure method using the wafer edge exposure system, the wafer 10 to which the resist 20 is applied is first placed on the support 70.

다음으로, 웨이퍼(10)와 소정 간격 이격된 위치에 소정 패턴의 차단 스크린(50)을 위치시키고, 전면 노광하여 웨이퍼의 에지 부분 및 차단 스크린의 소정 패턴에 대응하는 레지스트의 에지 부분(20a, 20b, 20c)이 노광되도록 한다.(도 3 참조)Next, the blocking screen 50 of a predetermined pattern is positioned at a position spaced apart from the wafer 10 by a predetermined distance, and the entire surface is exposed to the edge portions of the wafer and the edge portions 20a and 20b of the resist corresponding to the predetermined pattern of the blocking screen. 20c) is exposed (see FIG. 3).

이 경우, 도 2에 도시한 바와 같이, 차단 스크린(50)은 웨이퍼(10)와 동일한 형태의 원형이며, 에지 부분의 일부에 소정 패턴(50a, 50b, 50c)이 형성되어 있다. 이러한 차단 스크린(50)은 파티클 및 정전기 발생율이 낮고 노광 빛을 100% 차단할 수 있으며, 변형이 되지 않는 물질을 사용하는 것이 바람직하며, 금속판 또는 실리콘 기판을 그 예로 들 수 있다. In this case, as shown in FIG. 2, the blocking screen 50 is circular in the same shape as the wafer 10, and predetermined patterns 50a, 50b and 50c are formed in a part of the edge portion. The blocking screen 50 may have a low particle and static electricity generation rate, may block 100% of exposure light, and may use a material that is not deformed. Examples of the blocking screen 50 may include a metal plate or a silicon substrate.

그리고, 노광 공정 진행 시 웨이퍼(10) 위의 레지스트(20)와 차단 스크린(50) 사이의 간격(d)은 0.5mm 내지 1.5mm 인 것이 바람직하다. 이러한 간격(d)은 파티클 발생 및 광 회절에 의한 노광 정확도 등을 고려하여 늘이거나 줄일 수 있다. In addition, the interval d between the resist 20 on the wafer 10 and the blocking screen 50 during the exposure process is preferably 0.5 mm to 1.5 mm. The distance d may be increased or decreased in consideration of particle generation and exposure accuracy due to light diffraction.

다음으로, 도 3에 도시한 바와 같이, 차단 스크린의 소정 패턴(50a, 50b, 50c)을 통해 노광된 웨이퍼 에지 영역 및 레지스트 영역(20a, 20b, 20c)을 현상하여 제거한다. Next, as shown in FIG. 3, the wafer edge regions and resist regions 20a, 20b, and 20c exposed through the predetermined patterns 50a, 50b, and 50c of the blocking screen are developed and removed.

이와 같이, 소정 패턴의 차단 스크린을 사용하여 노광 되어야 할 웨이퍼 에지 영역을 한 번에 노광함으로써 불량 없이 레지스트를 정확하게 제거한다. As such, the resist is accurately removed without defects by exposing the wafer edge regions to be exposed at one time using a blocking screen of a predetermined pattern.

따라서, 웨이퍼 에지 노광 공정 시간을 획기적으로 줄이고 웨이퍼 회전에 의한 에러와 그에 따른 불량을 최소화하여 반도체 수율을 향상시킨다. As a result, the wafer edge exposure process time is dramatically reduced, and the semiconductor wafer is improved by minimizing errors and defects caused by wafer rotation.

한편, 다양한 형상이 차단 스크린들을 웨이퍼 에지 노광 장치에 설치하여 필요에 따라 전환해가면서 웨이퍼 에지 노광 공정을 진행 할 수 있다. On the other hand, various shapes can be installed in the wafer edge exposure apparatus to switch the screen as needed, the wafer edge exposure process can proceed.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

본 발명에 따른 웨이퍼 에지 노광 시스템 및 노광 방법은 소정 패턴의 차단 스크린을 사용하여 노광 되어야 할 웨이퍼 에지 영역을 한 번에 노광함으로써 불량 없이 레지스트를 정확하게 제거한다. The wafer edge exposure system and exposure method according to the present invention accurately removes resist without defects by exposing the wafer edge area to be exposed at one time using a patterned blocking screen.

따라서, 웨이퍼 에지 노광 공정 시간을 획기적으로 줄이고 웨이퍼 회전에 의한 에러와 그에 따른 불량을 최소화하여 반도체 수율을 향상시킨다. As a result, the wafer edge exposure process time is dramatically reduced, and the semiconductor wafer is improved by minimizing errors and defects caused by wafer rotation.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법을 설명하기 위한 도면이고, 1 is a view for explaining a wafer edge exposure method according to an embodiment of the present invention,

도 2는 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법에 사용되는 차단 스크린의 평면도이고, 2 is a plan view of a blocking screen used in the wafer edge exposure method according to an embodiment of the present invention,

도 3은 본 발명의 일 실시예에 따른 웨이퍼 에지 노광 방법에 의해 에지 부분의 일부만 선택적으로 제거된 상태를 도시한 도면이다.3 is a view showing a state in which only a part of the edge portion is selectively removed by the wafer edge exposure method according to an embodiment of the present invention.

Claims (4)

레지스트가 도포된 웨이퍼를 지지대 위에 위치시키는 단계,Placing the resist-coated wafer on a support, 상기 웨이퍼와 소정 간격 이격된 위치에 상기 웨이퍼보다 직경이 작으며 에지 부분에 ID 및 클램프 영역을 위한 소정 패턴이 형성된 차단 스크린을 위치시키고, 전면 노광하는 단계Positioning a blocking screen having a diameter smaller than the wafer at a predetermined distance from the wafer and having a predetermined pattern formed thereon for an ID and a clamp region at an edge thereof, and exposing the front surface 상기 차단 스크린을 통해 노광된 레지스트 영역을 현상하여 제거하는 단계Developing and removing the resist regions exposed through the blocking screen 를 포함하는 웨이퍼 에지 노광 방법. Wafer edge exposure method comprising a. 제1항에서,In claim 1, 상기 차단 스크린의 직경은 상기 웨이퍼보다 0.5mm 내지 1.5mm 작게 형성하는 웨이퍼 에지 노광 방법.Wafer edge exposure method to form a diameter of the blocking screen is 0.5mm to 1.5mm smaller than the wafer. 제1항에서,In claim 1, 상기 차단 스크린은 금속판 또는 실리콘 기판인 웨이퍼 에지 노광 방법. And said blocking screen is a metal plate or a silicon substrate. 레지스트가 도포된 웨이퍼가 위치하는 지지대,A support on which a resist-coated wafer is located, 상기 웨이퍼와 소정 간격 이격되어 상부에 위치하며 상기 웨이퍼보다 직경이 작으며 에지 부분에 ID 및 클램프 영역을 위한 소정 패턴이 형성된 차단 마스크,A blocking mask positioned at an upper portion spaced apart from the wafer and having a diameter smaller than that of the wafer, and having a predetermined pattern for an ID and a clamp region formed at an edge portion thereof; 상기 웨이퍼에 노광하는 노광 장치를 포함하는 웨이퍼 에지 노광 시스템.A wafer edge exposure system comprising an exposure apparatus for exposing to the wafer.
KR1020040038349A 2004-05-28 2004-05-28 Wafer edge exposure system and method KR100571396B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038349A KR100571396B1 (en) 2004-05-28 2004-05-28 Wafer edge exposure system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038349A KR100571396B1 (en) 2004-05-28 2004-05-28 Wafer edge exposure system and method

Publications (2)

Publication Number Publication Date
KR20050112910A true KR20050112910A (en) 2005-12-01
KR100571396B1 KR100571396B1 (en) 2006-04-14

Family

ID=37287716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038349A KR100571396B1 (en) 2004-05-28 2004-05-28 Wafer edge exposure system and method

Country Status (1)

Country Link
KR (1) KR100571396B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972163A (en) * 2014-05-21 2014-08-06 上海华力微电子有限公司 Method for overcoming spalling defect of connecting hole tungsten plug adhesive layer through two times of exposure
CN113759654A (en) * 2020-05-19 2021-12-07 长鑫存储技术有限公司 Wafer edge exposure device and method and photoetching equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972163A (en) * 2014-05-21 2014-08-06 上海华力微电子有限公司 Method for overcoming spalling defect of connecting hole tungsten plug adhesive layer through two times of exposure
CN113759654A (en) * 2020-05-19 2021-12-07 长鑫存储技术有限公司 Wafer edge exposure device and method and photoetching equipment
US11822261B2 (en) 2020-05-19 2023-11-21 Changxin Memory Technologies, Inc. Wafer edge exposure apparatus, wafer edge exposure method and photolithography device

Also Published As

Publication number Publication date
KR100571396B1 (en) 2006-04-14

Similar Documents

Publication Publication Date Title
US10157747B2 (en) Location-specific tuning of stress to control bow to control overlay in semiconductor processing
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US11187997B2 (en) Photolithography apparatus and method for handling wafer
KR100571396B1 (en) Wafer edge exposure system and method
US7045019B1 (en) Method for performing site-specific backside particle and contamination removal
KR100516747B1 (en) Micro pattern formation method of semiconductor device
JP4428792B2 (en) Exposure equipment
JP2652043B2 (en) Peripheral exposure apparatus and peripheral exposure method for photoresist film
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
JPH065508A (en) Manufacture equipment of semiconductor
US6869155B1 (en) Method and apparatus for masking a workpiece with ink
JPS5931852B2 (en) Photoresist exposure mask
JP5075337B2 (en) An apparatus for making a mask by plasma etching a semiconductor substrate
KR20000017439A (en) Semiconductor-device manufacturing method having resist-film developing process according to wet treatment
KR100611071B1 (en) Method for forming mark in semiconductor processing
KR100476378B1 (en) How to remove resist pattern formed by top surface image process
JP2002072447A (en) Method for producing semiconductor device
CN108957963A (en) A kind of method that substrate is polished in photoetching process
CN118458690A (en) Method for improving wafer bonding alignment precision based on liquid surface tension
KR100230377B1 (en) Photomask with aligning key
US6410350B1 (en) Detecting die speed variations
JP2003140317A (en) Photomask and method for exposing wafer substrate
KR20060110022A (en) Method for forming overlay pattern of reticle for fabricating semiconductor device
WO2003032081A1 (en) Method and apparatus for optically defining an exposure exclusion region on a photosensitive workpiece
KR20070071677A (en) Exposure machines

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee