JP2002072447A - Method for producing semiconductor device - Google Patents

Method for producing semiconductor device

Info

Publication number
JP2002072447A
JP2002072447A JP2000268690A JP2000268690A JP2002072447A JP 2002072447 A JP2002072447 A JP 2002072447A JP 2000268690 A JP2000268690 A JP 2000268690A JP 2000268690 A JP2000268690 A JP 2000268690A JP 2002072447 A JP2002072447 A JP 2002072447A
Authority
JP
Japan
Prior art keywords
wafer
pattern
photomask
alignment
peripheral part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000268690A
Other languages
Japanese (ja)
Inventor
Junichiro Tojo
潤一郎 東條
Shinsuke Saito
信輔 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000268690A priority Critical patent/JP2002072447A/en
Publication of JP2002072447A publication Critical patent/JP2002072447A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem that in a method for forming patterns on the entire surface of a wafer, the increase of the number of points of measurement in a probe test and a step for cutting a peripheral part are required so as to eliminate the dislocation of the wafer and a photomask in first pattern formation and the problem that in a method in which a pattern is not formed in a defective region of a peripheral part of a wafer, the alignment of the wafer and a photomask cannot be checked and a pattern is liable to be dislocated. SOLUTION: Pre-alignment is corrected in first pattern formation by using a photomask with plural transparent windows on a peripheral part of a wafer. An aligning mark is disposed in the pattern formation and second and later patterns are formed by exposure after alignment using the mark. The lowering of yield due to the dislocation of patterns is prevented and a step related to the removal of defective chips in the peripheral part of the wafer can be shortened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体ウエファに所望の第1のパターン
を形成する際に、プリアライメントで容易に位置補正で
きる半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device which can easily correct a position by pre-alignment when a desired first pattern is formed on a semiconductor wafer.

【0002】[0002]

【従来の技術】リソグラフィー技術は写真に類似した技
術で半導体回路をウエファ上に形成する技術であり、半
導体製造工程では微細加工が必要なゲート電極形成や、
金属電極形成などあらゆる工程で利用される技術であ
る。一般的な工程では、まず半導体基板上に塗布法で感
光性ポリマー(フォトレジスト)を形成する。フォトレ
ジスト膜の厚さは、その粘度やスピンナーの回転数で所
望の厚さに調整し、塗布した膜を加熱して溶媒を除去す
る。次に所定の回路パターンが描いてあるフォトマスク
またはレチクルを通して紫外線を照射する。紫外線露光
によりフォトレジスト内では光化学反応が起こり、感光
部が現像液に可溶となり、半導体基板上にフォトレジス
トのパターンが形成される。この種のフォトレジストを
ポジ型といい、逆に感光部が不溶化する場合はネガ型と
いう。次に、フォトレジストをマスクとして半導体基板
をエッチングして、所望の回路パターンを形成する。
2. Description of the Related Art A lithography technique is a technique for forming a semiconductor circuit on a wafer by a technique similar to that of a photograph.
This technology is used in all processes such as metal electrode formation. In a general process, first, a photosensitive polymer (photoresist) is formed on a semiconductor substrate by a coating method. The thickness of the photoresist film is adjusted to a desired thickness by its viscosity and the number of rotations of a spinner, and the applied film is heated to remove the solvent. Next, ultraviolet light is irradiated through a photomask or a reticle on which a predetermined circuit pattern is drawn. A photochemical reaction occurs in the photoresist due to the exposure to ultraviolet light, so that the photosensitive portion becomes soluble in the developing solution, and a pattern of the photoresist is formed on the semiconductor substrate. This type of photoresist is called a positive type, and conversely, when the photosensitive portion is insolubilized, it is called a negative type. Next, the semiconductor substrate is etched using the photoresist as a mask to form a desired circuit pattern.

【0003】ICの回路原版にあたるフォトマスクまた
はレチクルは、まずCADで作られた回路設計データを
元に、クロムなどの遮光膜を被膜したガラス基板上にレ
ジストを塗布し電子ビーム描画装置で描画し、現像後エ
ッチングして所望のパターンのレチクルを作成する。
A photomask or reticle corresponding to an IC circuit master is first coated with a resist on a glass substrate coated with a light-shielding film such as chromium based on circuit design data made by CAD, and drawn by an electron beam drawing apparatus. After development, etching is performed to form a reticle having a desired pattern.

【0004】このレチクルを元に、フォトリピーターで
1/10〜1倍に縮小し、実際の回路と等倍の大きさでガラ
ス板上に繰り返し転写したものがマスターマスクとな
る。ミラー投影露光装置ではマスクとウエファが接触し
ないため、このマスターマスクを使用することが多く、
コンタクトプロキシミティ装置ではマスクとウエファが
接触するため、マスターマスクからさらに等倍のワーク
マスクを作成してこれを使用することが多い。このマス
ターマスクまたはワークマスクをウエファに等倍転写し
て回路パターンを形成する。
[0004] Based on this reticle, a photo repeater
The master mask is a one-tenth to one-time reduction, and is repeatedly transferred onto a glass plate at a size equal to that of an actual circuit. In a mirror projection exposure apparatus, since the mask does not come into contact with the wafer, the master mask is often used.
In a contact proximity device, since a mask and a wafer are in contact with each other, a work mask of the same size is created from the master mask and used in many cases. This master mask or work mask is transferred to a wafer at the same magnification to form a circuit pattern.

【0005】また、ステッパー装置では、所望のパター
ンのレチクルを1/10〜1倍に縮小した投影像に対しウエ
ファを繰り返しステップで転写して回路パターンを形成
する。
In a stepper apparatus, a circuit pattern is formed by repeatedly transferring a wafer to a projected image obtained by reducing a reticle of a desired pattern by a factor of 1/10 to 1 in a stepwise manner.

【0006】図3から図6に、このフォトマスク(ワー
クマスク)を使用してコンタクトプロキシミティ装置で
ウエファに所望の第1のパターンを形成する2つの方法
を示す。なお、使用するフォトレジストはポジ型レジス
トとする。
FIGS. 3 to 6 show two methods of forming a desired first pattern on a wafer by a contact proximity device using the photomask (work mask). The photoresist used is a positive resist.

【0007】図3および図4は、第1の方法である、ウ
エファ全面に所望の第1のパターンを形成する方法であ
る。
FIGS. 3 and 4 show a first method of forming a desired first pattern over the entire surface of a wafer.

【0008】図3はフォトマスク21であり、ウエファ
全面を覆うように所望のレチクルパターン22を転写し
てパターン領域23を形成し、その外側が遮光部24と
なる。
FIG. 3 shows a photomask 21, in which a desired reticle pattern 22 is transferred so as to cover the entire surface of the wafer to form a pattern region 23, and the outside thereof becomes a light shielding portion 24.

【0009】図4はフォトマスク21を使用してパター
ン形成したウエファ26である。ウエファ26は全面が
パターン形成領域27となるので、フォトマスク21と
ウエファ26の合わせずれは無い。しかし、ウエファ2
6周端部に品質上不完全な領域ができるので、後の工程
で周端の不良チップについてマーキングによるカットを
する必要がある。
FIG. 4 shows a wafer 26 patterned using the photomask 21. Since the entire surface of the wafer 26 becomes the pattern formation region 27, there is no misalignment between the photomask 21 and the wafer 26. However, wafer 2
Since a region with incomplete quality is formed at the 6 peripheral edges, it is necessary to cut a defective chip at the peripheral edge by marking in a later step.

【0010】図5および図6は、第2の方法である、ウ
エファ周端の品質上不完全となる部分にはパターンを形
成しない方法である。ウエファの周端部は現像時のエッ
ジリンスや電極を蒸着する際にウエファ表面を押さえる
ヤトイ部分によるマスキングなどの影響により不完全な
チップが形成されやすく、また特性的にも拡散層の形成
が不完全であるなど信頼性に欠ける領域である。このた
め、長期の使用で不良となりうるチップがユーザーに流
出するのを防ぐため、初期特性で良品となっても周端部
のチップは再度、マーキングによるカットをしている。
この工程を省略するためにあらかじめ周端部にはパター
ンを形成せず、特性的に不良チップとする方法が、以下
に示す第2の方法である。
FIGS. 5 and 6 show a second method, in which a pattern is not formed on a portion of the peripheral edge of a wafer which is inferior in quality. At the peripheral edge of the wafer, imperfect chips are likely to be formed due to the effects of edge rinsing during development and masking due to the jaws that hold down the wafer surface when depositing electrodes, and the formation of a diffusion layer is not characteristic. It is an area lacking reliability such as completeness. For this reason, in order to prevent a chip that may be defective in long-term use from leaking to the user, the chip at the peripheral end is cut again by marking even if the chip has a good initial characteristic.
In order to omit this step, a method in which a pattern is not formed on the peripheral end portion in advance and the chip is characteristically defective is the second method described below.

【0011】図5はフォトマスク21であり、ウエファ
周端部よりも内側に所望のレチクルパターン22を転写
してパターン領域23とし、ウエファ周端部は遮光部2
4とする。
FIG. 5 shows a photomask 21 in which a desired reticle pattern 22 is transferred to the inner side of the peripheral edge of the wafer to form a pattern area 23, and the peripheral edge of the wafer is a light-shielding portion 2.
4 is assumed.

【0012】図6はフォトマスク21を使用してパター
ン形成したウエファ26の例である。周端部をカットし
たフォトマスク21を使用するので、マスク上、遮光部
にはパターンが形成されない。しかしこの遮光部のため
に、フォトマスク21とウエファ26の合わせずれがパ
ターニング時に確認できない。この結果、図6に示すよ
うにパターン形成領域27がずれてしまい、収率が低下
したり、品質上不完全なウエファ26周端部がカットさ
れないことがある。
FIG. 6 shows an example of a wafer 26 on which a pattern is formed using a photomask 21. Since the photomask 21 whose peripheral end is cut is used, no pattern is formed on the light-shielding portion on the mask. However, due to this light-shielding portion, misalignment between the photomask 21 and the wafer 26 cannot be confirmed during patterning. As a result, as shown in FIG. 6, the pattern formation region 27 may be displaced, and the yield may be reduced, or the peripheral edge of the wafer 26 which is incomplete in quality may not be cut.

【0013】[0013]

【発明が解決しようとする課題】ウエファ全面に所望の
第1のパターンを転写する場合、プリアライメント不良
によるパターンずれは起きないが、周端部は品質上不完
全な領域となるので、プローブテストでの測定点数が増
加し、マーキングによる周端部のカットが必要となる。
When a desired first pattern is transferred to the entire surface of a wafer, a pattern misalignment due to a poor pre-alignment does not occur, but the peripheral end is an incomplete area in quality. And the number of measurement points increases, and it is necessary to cut the peripheral end by marking.

【0014】一方、周端部の品質上不完全なチップをな
くすためにウエファ周端にパターンを形成しない方法で
は、ウエファ周端部はマスク上、遮光部であり、フォト
マスクとウエファの合わせずれがパターニング時に確認
できないので、例えばパターン領域がウエファ上で大き
く右にずれ、周端部がカットされないなどのパターンず
れが発生してしまう。この結果、収率が低下したり、本
来この方法であれば不必要な、ウエファ周端部の品質上
不完全なチップをマーキングによりカットする作業を追
加しなければならなくなる。
On the other hand, in a method in which a pattern is not formed on the peripheral edge of the wafer in order to eliminate a chip incomplete at the peripheral edge in terms of quality, the peripheral edge of the wafer is a light-shielding portion on the mask, and the misalignment between the photomask and the wafer. Cannot be confirmed at the time of patterning. For example, the pattern region shifts largely rightward on the wafer, and a pattern shift occurs such that the peripheral end is not cut. As a result, the yield is reduced, and an operation of cutting the incomplete chips on the peripheral edge portion of the wafer by marking, which is unnecessary with this method, must be added.

【0015】[0015]

【課題を解決するための手段】本発明はかかる課題に鑑
みてなされ、フォトレジストを用いて半導体ウエファに
所望の第1のパターンを露光する際に、前記半導体ウエ
ファの周端にかかる部分に複数個の透明窓を設けたフォ
トマスクを使用することを特徴とするもので、透明な窓
からウエファ周端部が目視できるので、容易にプリアラ
イメント補正ができ、パターンずれを防げる半導体装置
の製造方法を提供できる。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has been made in consideration of the above problem. When a desired first pattern is exposed on a semiconductor wafer by using a photoresist, a plurality of portions are formed on a portion around a peripheral end of the semiconductor wafer. The method is characterized in that a photomask provided with a plurality of transparent windows is used. Since the peripheral edge of the wafer can be visually viewed from the transparent window, a prealignment correction can be easily performed and a pattern shift can be prevented. Can be provided.

【0016】[0016]

【発明の実施の形態】図1および図2に本発明の実施の
形態である、ポジ型レジストを用いたコンタクトプロキ
シミティ装置による所望の第1のパターンの製造方法を
示す。
1 and 2 show a method of manufacturing a desired first pattern by a contact proximity device using a positive resist according to an embodiment of the present invention.

【0017】図1は本発明の特徴である、透明窓を設け
たフォトマスクを示す。フォトマスク1は、ウエファ周
端部よりも内側の領域に所望のレチクルパターン2をフ
ォトリピーターを使ってガラス板に1/10〜1倍に縮小投
影露光してパターン領域3を形成し、ウエファ周端部お
よびその外側を遮光部4とする。
FIG. 1 shows a photomask provided with a transparent window, which is a feature of the present invention. The photomask 1 forms a pattern region 3 by reducing and projecting a desired reticle pattern 2 to a glass plate by a factor of 1/10 to 1 using a photo repeater in a region inside the peripheral edge of the wafer. The end portion and the outside thereof are referred to as a light shielding portion 4.

【0018】さらに、フォトマスク1のパターン領域3
外周の、ウエファ周端部にかかる部分にフォトリピータ
ーなどで長方形のパターンを形成し、ガラス板上のクロ
ムまたは酸化クロムを除去することにより、透明窓5を
3カ所に設ける。この場合透明窓5の数はこの限りでは
ないが、正確に位置合わせをするため3カ所以上が望ま
しい。
Further, the pattern region 3 of the photomask 1
A transparent pattern 5 is provided at three locations by forming a rectangular pattern on the outer periphery at a portion corresponding to the peripheral edge of the wafer with a photo repeater or the like and removing chromium or chromium oxide on the glass plate. In this case, the number of the transparent windows 5 is not limited to this, but it is preferable that the number of transparent windows 5 is three or more for accurate alignment.

【0019】また、この透明窓5の大きさは例えばウエ
ファ6の直径が100mmの場合、周端部を前記理由で2mmカ
ットするとしてウエファ6の中心から48mm以上の位置
に、幅約6mm、長さ約11mmの長方形に形成する。この大
きさは、パターン領域に入らなければこの限りではな
い。
The size of the transparent window 5 is, for example, when the diameter of the wafer 6 is 100 mm, the peripheral end is cut by 2 mm for the above-mentioned reason, and at a position 48 mm or more from the center of the wafer 6, the width is about 6 mm and the length is about 6 mm. It is formed into a rectangle of about 11 mm. This size is not limited as long as it does not enter the pattern area.

【0020】このフォトマスク1を使用して、コンタク
トプロキシミティ装置によりウエファ上に所望の第1の
パターンを等倍転写する。まずプリアライメントで透明
窓5からウエファ周端部を確認し、フォトマスク1とウ
エファがずれているようであればコンタクトプロキシミ
ティ装置のウエファステージ位置調整グリップで位置補
正する。位置合わせができた後、等倍転写して所望の領
域にパターンを形成する。
Using the photomask 1, a desired first pattern is transferred onto a wafer at the same magnification by a contact proximity device. First, the peripheral edge of the wafer is confirmed from the transparent window 5 by pre-alignment, and if the photomask 1 and the wafer are misaligned, the position is corrected by the wafer stage position adjustment grip of the contact proximity device. After the alignment, transfer is performed at the same magnification to form a pattern in a desired area.

【0021】図2はパターン形成後のウエファを示す。
プリアライメント補正ができているので、パターン形成
領域7がウエファ6の中央に配置され、品質上不完全な
チップができやすい周端部はパターン形成がされないこ
とになる。この周端部は初期特性を測定する段階でカッ
トされるので、再度、マーキングによるカットをする必
要は無くなる。
FIG. 2 shows the wafer after pattern formation.
Since the pre-alignment correction has been performed, the pattern forming region 7 is arranged at the center of the wafer 6, and the peripheral end portion where a chip incomplete in quality is likely to be formed is not formed. Since this peripheral end is cut at the stage of measuring the initial characteristics, there is no need to cut again by marking.

【0022】また、この第1のパターン形成時に合わせ
マークを形成し、第2以降のパターン形成ではこのマー
クに合わせて露光すればよく、これによりパターンずれ
による収率の低下を防ぐことができる。
Further, an alignment mark is formed at the time of forming the first pattern, and exposure is performed in accordance with the mark in the formation of the second and subsequent patterns, whereby a decrease in yield due to a pattern shift can be prevented.

【0023】本発明の特徴はウエファの周端にかかる部
分に複数個の透明窓を設けたフォトマスク1を使用して
ウエファ6に所望の第1のパターンを形成することにあ
る。これによりプリアライメントの際に目視でウエファ
6とフォトマスク1の合わせずれを確認できるので、コ
ンタクトプロキシミティ装置のウエファステージ位置調
整グリップにより位置補正が可能となり、所望の位置に
パターン領域を形成できる。
A feature of the present invention resides in that a desired first pattern is formed on a wafer 6 by using a photomask 1 having a plurality of transparent windows provided at a portion corresponding to a peripheral edge of the wafer. Thus, the misalignment between the wafer 6 and the photomask 1 can be visually confirmed at the time of pre-alignment, so that the position can be corrected by the wafer stage position adjusting grip of the contact proximity device, and a pattern area can be formed at a desired position.

【0024】また、この第1のパターン形成時に合わせ
マークを形成し、第2以降のパターン形成ではこのマー
クに合わせて露光すればよいので、完成したウエファは
品質上不完全な領域にはパターンが形成されない。
Further, an alignment mark is formed at the time of forming the first pattern, and exposure is performed in accordance with the mark at the time of forming the second and subsequent patterns. Not formed.

【0025】これにより、周端部も初期の測定段階でカ
ットされるため、再度マーキングによるカットをする必
要がなくなり。さらにパターンずれによる収率の低下も
防げる。
Thus, since the peripheral end is also cut at the initial measurement stage, it is not necessary to cut again by marking. Further, a decrease in yield due to a pattern shift can be prevented.

【0026】一方、従来フォトマスクとウエファの合わ
せずれを避けるために、ウエファ全面にパターンニング
していたが、周端部をカットするフォトマスクを用いる
のでプローブテストでの測定点数が低減でき、マーキン
グによる周端部のカットが不必要になる。
On the other hand, in order to avoid misalignment between the photomask and the wafer, patterning is performed on the entire surface of the wafer. However, since a photomask for cutting the peripheral end is used, the number of measurement points in the probe test can be reduced, and This eliminates the need for cutting the peripheral end.

【0027】なお、フォトレジストにネガ型レジストを
使用する場合には、透明窓のあるウエファ周端部に若干
レジストが残るので酸化膜などが残るが、後の工程でス
クライブラインは除去されるので、問題なく同様の効果
が得られる。
When a negative resist is used as the photoresist, an oxide film or the like remains because a small amount of the resist remains on the peripheral edge of the wafer having the transparent window, but the scribe line is removed in a later step. The same effect can be obtained without any problem.

【0028】[0028]

【発明の効果】本発明の製造方法に依れば、所望の第1
のパターン形成時にフォトマスクの周端部に設けた透明
窓によりウエファとフォトマスクの合わせずれを目視で
確認できるので、プリアライメント補正が可能となり、
所望の位置にパターン領域を形成できる。このときに合
わせマークを形成し、第2以降のパターン形成ではこの
マークに合わせて露光するので、収率低下を防止でき、
品質上不完全なウエファ周端部はカットできる。
According to the manufacturing method of the present invention, the desired first
When the pattern is formed, the misalignment between the wafer and the photomask can be visually confirmed by the transparent window provided at the peripheral end of the photomask, so that pre-alignment correction is possible,
A pattern region can be formed at a desired position. At this time, an alignment mark is formed, and in the second and subsequent pattern formation, exposure is performed in accordance with the mark, so that a decrease in yield can be prevented,
Wafer edges that are incomplete in quality can be cut.

【0029】この結果、周端部がカットされ、品質上完
全な領域のみにパターンを形成できる上、パターンずれ
による収率の低下を防げる。
As a result, the peripheral end portion is cut, and a pattern can be formed only in a region that is complete in terms of quality, and a decrease in yield due to a pattern shift can be prevented.

【0030】また、合わせずれを防ぐための全面パター
ンニングをする必要が無くなるので、プローブテストに
よる測定点数が低減でき、マーキングによる周端部の品
質上不完全なチップの削除にかかわる工程を短縮でき
る。
Further, since it is not necessary to pattern the entire surface to prevent misalignment, the number of measurement points by a probe test can be reduced, and the process of removing a chip incomplete in quality at the peripheral end by marking can be shortened. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に依る半導体装置の製造方法を説明する
上面図である。
FIG. 1 is a top view illustrating a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明に依る半導体装置の製造方法を説明する
上面図である。
FIG. 2 is a top view illustrating a method for manufacturing a semiconductor device according to the present invention.

【図3】従来の半導体装置の製造方法を説明する上面図
である。
FIG. 3 is a top view illustrating a conventional method for manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法を説明する上面図
である。
FIG. 4 is a top view illustrating a conventional method for manufacturing a semiconductor device.

【図5】従来の半導体装置の製造方法を説明する上面図
である。
FIG. 5 is a top view illustrating a conventional method for manufacturing a semiconductor device.

【図6】従来の半導体装置の製造方法を説明する上面図
である。
FIG. 6 is a top view illustrating a conventional method for manufacturing a semiconductor device.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 フォトレジストを用いて半導体ウエファ
に所望の第1のパターンを露光する際に、前記半導体ウ
エファの周端にかかる部分に複数個の透明窓を設けたフ
ォトマスクを使用することを特徴とする半導体装置の製
造方法。
When exposing a desired first pattern to a semiconductor wafer using a photoresist, it is preferable to use a photomask having a plurality of transparent windows provided at a portion corresponding to a peripheral edge of the semiconductor wafer. A method for manufacturing a semiconductor device.
【請求項2】 前記パターンはコンタクトプロキシミテ
ィ装置を用いて露光することを特徴とする請求項1に記
載の半導体装置の製造方法。
2. The method according to claim 1, wherein the pattern is exposed using a contact proximity device.
【請求項3】 前記フォトマスクを使用して半導体ウエ
ファに所望の第1のパターンを形成することを特徴とす
る請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein a desired first pattern is formed on a semiconductor wafer using the photomask.
JP2000268690A 2000-09-05 2000-09-05 Method for producing semiconductor device Pending JP2002072447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000268690A JP2002072447A (en) 2000-09-05 2000-09-05 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000268690A JP2002072447A (en) 2000-09-05 2000-09-05 Method for producing semiconductor device

Publications (1)

Publication Number Publication Date
JP2002072447A true JP2002072447A (en) 2002-03-12

Family

ID=18755432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000268690A Pending JP2002072447A (en) 2000-09-05 2000-09-05 Method for producing semiconductor device

Country Status (1)

Country Link
JP (1) JP2002072447A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (en) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd Method for forming pattern
JP2007225727A (en) * 2006-02-21 2007-09-06 Orc Mfg Co Ltd Substrate exposure device and substrate exposure method
CN110865519A (en) * 2018-08-28 2020-03-06 晶能光电(江西)有限公司 Method for aligning wafer in photoetching process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (en) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd Method for forming pattern
JP2007225727A (en) * 2006-02-21 2007-09-06 Orc Mfg Co Ltd Substrate exposure device and substrate exposure method
CN110865519A (en) * 2018-08-28 2020-03-06 晶能光电(江西)有限公司 Method for aligning wafer in photoetching process
CN110865519B (en) * 2018-08-28 2022-07-12 晶能光电(江西)有限公司 Method for aligning wafer in photoetching process

Similar Documents

Publication Publication Date Title
KR0128828B1 (en) Forming method of contact hole in the semiconductor device
US6852453B2 (en) Fabrication method for semiconductor hole
JP2001022051A (en) Reticle and production of semiconductor device
JPH097924A (en) Equipment and method for manufacturing semiconductor device
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
JP2002202585A (en) Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device
JP3831138B2 (en) Pattern formation method
EP0461663B1 (en) Method of manufacturing a semiconductor device, including a step of forming a pattern on a photo-resist film
JP2002072447A (en) Method for producing semiconductor device
KR100526527B1 (en) Photomask and foaming mask pattern using the same
US6645707B2 (en) Device manufacturing method
US20070072128A1 (en) Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process
JP3529967B2 (en) Manufacturing method of photomask blanks with alignment marks
US6784070B2 (en) Intra-cell mask alignment for improved overlay
KR100278917B1 (en) Method for manufacturing contact mask of semiconductor device
JP2002075832A (en) Manufacturing method of semiconductor device
JP2001223155A (en) Photolithography method
JP4267298B2 (en) Manufacturing method of semiconductor device
KR970002430B1 (en) Photoresist patterning method of semiconductor device
JPH118184A (en) Semiconductor manufacturing equipment and method thereof
KR0141156B1 (en) Mask repair method
KR101052923B1 (en) Photomask for Double Patterning, Exposure Method Using the Same and Manufacturing Method Thereof
KR100299520B1 (en) Reticle of semiconductor device and mask process using the same
JPH07281417A (en) Mask and exposure device using this mask, exposing method and production of device
JPH10154649A (en) Aligning method of photomask

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607