JP2005311024A - Method for forming pattern - Google Patents
Method for forming pattern Download PDFInfo
- Publication number
- JP2005311024A JP2005311024A JP2004125233A JP2004125233A JP2005311024A JP 2005311024 A JP2005311024 A JP 2005311024A JP 2004125233 A JP2004125233 A JP 2004125233A JP 2004125233 A JP2004125233 A JP 2004125233A JP 2005311024 A JP2005311024 A JP 2005311024A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- light
- wafer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
本発明は、光および放射線を照射してポジ型レジストにパターンを形成するプロセスに関するものである。 The present invention relates to a process for forming a pattern on a positive resist by irradiation with light and radiation.
従来のウェハ周辺部にレジストのダミーパターンを形成する方法としては、例えば、特許文献1に記載されているものがあった。これについて、以下に説明する。 As a conventional method of forming a resist dummy pattern on the periphery of a wafer, for example, there is a method described in Patent Document 1. This will be described below.
半導体基板のアルミ膜上にネガ型レジスト膜をスピン塗布により形成する。そして、半導体基板の周辺部のネガ型レジスト上に酸液を塗布して、ネガ型レジストを架橋させる。これにより半導体基板の周辺部にダミーパターンを形成することが記載されている。
一般に、配線工程でのダマシンプロセスを実施した場合、パターン端部では銅が露出するため、銅汚染が生じる。一方で、露光時の有効ショットを制限することで銅の露出は防止出来る反面、チップ取れ数が減少し、コスト高になることが生じている。このため、チップ取れ数を減少させることなく、銅の露出から汚染を防止するためには、ウェハ端部にレジストパターンを残す必要がある。 In general, when a damascene process is performed in the wiring process, copper is exposed at the pattern end, and thus copper contamination occurs. On the other hand, by limiting the effective shot at the time of exposure, the exposure of copper can be prevented, but the number of chips can be reduced and the cost is increased. For this reason, in order to prevent contamination from exposure of copper without reducing the number of chips, it is necessary to leave a resist pattern at the edge of the wafer.
しかしながら、従来の技術では、化学増幅型ネガレジストに限定される課題があった。一般に、レジストは露光部が現像液に可溶となるポジ型レジストと、露光部が架橋反応により高分子化し、現像液に不溶となるネガ型レジストがある。焦点深度、露光余裕度、エッジ形状などリソグラフィ工程で所望の特性やレジスト設計を鑑みると、ポジ型レジストの方が有用であるが、ポジ型レジストにおけるウェハ周辺部の残しパターンの形成手法はこれまでに報告が無い。特許文献1では、化学増幅型ネガレジストに限定されており、さらにはウェハ周辺部への酸塗布により架橋される部分はレジスト表面に限られることから、現像時に周辺部ごと膜剥がれが生じ、従来の目的を達成できないという問題があった。 However, the conventional technique has a problem that is limited to the chemically amplified negative resist. In general, there are two types of resists: a positive resist in which an exposed portion is soluble in a developer, and a negative resist in which the exposed portion is polymerized by a crosslinking reaction and becomes insoluble in the developer. In consideration of desired characteristics and resist design in the lithography process, such as depth of focus, exposure margin, and edge shape, positive resists are more useful. There is no report. In Patent Document 1, it is limited to a chemically amplified negative resist, and further, a portion that is cross-linked by acid application to the peripheral portion of the wafer is limited to the resist surface. There was a problem that the purpose of could not be achieved.
本発明は、従来の課題を解決するもので、現像時に膜剥がれが生じることなく、ポジ型レジストにおけるウェハ周辺部のレジストダミーパターン形成方法を提供し、全面打ちして取れ数を稼ぐことを可能とし、かつパターン切断部から銅汚染の発生を防止することを目的とする。 The present invention solves the conventional problems and provides a method for forming a resist dummy pattern at the periphery of a wafer in a positive resist without causing film peeling during development. And it aims at preventing generation | occurrence | production of copper contamination from a pattern cutting part.
前記課題を解決するために、本発明のパターン形成方法は、半導体基板上に被エッチング膜を形成する工程(a)と、被エッチング膜上にポジ型のレジスト膜を形成する工程(b)と、半導体基板の周辺部のレジスト膜上に遮光膜を形成する工程(c)と、工程(c)の後に、半導体基板の全面にパターンを露光する工程(d)と、工程(d)の後に、パターンを露光されたレジスト膜を現像する工程(f)とを備えていることを特徴とする。 In order to solve the above problems, a pattern forming method of the present invention includes a step (a) of forming an etching target film on a semiconductor substrate, and a step (b) of forming a positive resist film on the etching target film. After the step (c) of forming a light-shielding film on the resist film at the periphery of the semiconductor substrate, the step (d) of exposing the pattern to the entire surface of the semiconductor substrate, and the step (d) And a step (f) of developing the resist film exposed to the pattern.
また、遮光膜は、光および放射線の少なくとも一方を吸収または捕捉することを特徴とする。 The light-shielding film absorbs or captures at least one of light and radiation.
また、遮光膜は、樹脂を含有することを特徴とする。 The light-shielding film contains a resin.
また、遮光膜は、水溶性高分子を含有し、工程(f)で溶解することを特徴とする。 The light-shielding film contains a water-soluble polymer and is dissolved in the step (f).
また、遮光膜は、アミンを含有することを特徴とする。 The light-shielding film contains an amine.
本発明のパターン形成方法によれば、ポジ型レジストの塗布面に光または放射線を照射して露光する際、ウェハ周辺部のレジスト上に遮光膜を形成することで、ウェハ周辺部のレジストが現像液により溶けることなく残り、ダマシンプロセスでの配線パターン形成で、全面打ちして取れ数を稼ぐとともに、パターン切断部から銅汚染の発生を防止することができる。 According to the pattern forming method of the present invention, when exposing a positive resist coating surface by irradiating light or radiation, a light shielding film is formed on the resist around the wafer, thereby developing the resist around the wafer. It remains without being melted by the liquid, and by forming a wiring pattern in the damascene process, it is possible to increase the number by removing the entire surface and to prevent the occurrence of copper contamination from the pattern cutting portion.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施の形態におけるパターン形成方法を示す断面図である。 FIG. 1 is a cross-sectional view showing a pattern forming method according to an embodiment of the present invention.
シリコンウェハ102の上には、被エッチング膜101が形成されている。被エッチング膜101を堆積したシリコンウェハ102上にレジスト吐出ノズル103から化学増幅型のポジ型レジスト104を回転塗布する。そして、加熱処理によりレジスト溶媒を気化し、レジストフィルム105を形成する。レジストフィルム105を形成後に、ウェハ周辺部の上方に設けた遮光剤吐出ノズル106より、色素および高分子樹脂を含む遮光剤107を吐出し、ウェハ周辺部のレジストフィルム105上に回転塗布を行う。装置上、遮光剤吐出ノズルの位置は可変であり、ウェハ中心からウェハ末端まで移動可能である。通常はウェハ端から0.1mm〜10mmの間で使用する。そして、塗布後に加熱処理を実施することにより、ウェハ周辺部にはレジストフィルム105上に色素入りの高分子フィルムからなる遮光膜108を形成する。このとき、色素および高分子樹脂に露光光源に対して吸光性を示す材料を選択することで、ウェハ周辺部に塗布した高分子フィルムが遮光膜108となる。
An
上記遮光膜108は色素と高分子樹脂により構成される。具体的な材料を以下に示す。
The
例えば、アゾ色素、ベンゾキノン系色素、ナフトキノン系色素、アントラキノン系色素、対称型シアニン系色素、非対称型シアニン系色素、スクアリリウム系色素、クロコニウム系色素、メロシアニン系色素、スチルベン系色素、ジフェニルメタン系色素、トリフェニルメタン系色素、フルオラン系色素、スピロピラン系色素、フタロシアニン系色素、インジゴ系色素、フルギド系色素などがあり、露光波長に対して、吸光性を有する色素を用いる。 For example, azo dyes, benzoquinone dyes, naphthoquinone dyes, anthraquinone dyes, symmetric cyanine dyes, asymmetric cyanine dyes, squarylium dyes, croconium dyes, merocyanine dyes, stilbene dyes, diphenylmethane dyes, triphenyl dyes There are phenylmethane dyes, fluorane dyes, spiropyran dyes, phthalocyanine dyes, indigo dyes, fulgide dyes, and the like, and dyes that absorb light with respect to the exposure wavelength are used.
また、高分子樹脂にはフェノール系高分子、アクリル系高分子、メタクリル系高分子、ノボラック系高分子などに代表される高分子を用いるが、特に、水溶性高分子を選択することにより、現像処理時に高分子フィルムを溶解させることができ、従来得られるエッチング特性と同等の効果を得ることができる。 Polymers represented by phenolic polymers, acrylic polymers, methacrylic polymers, novolak polymers, etc. are used as polymer resins. The polymer film can be dissolved during the treatment, and an effect equivalent to the etching characteristics obtained conventionally can be obtained.
例えば、水溶性高分子はポリビニルアルコール、ポリビニルフェノール、ポリアクリルアミド、ポリエチレンオキサイド、ポリビニルピロリドン、ポリビニルメチルエチルエーテル、カルボキシビニルポリマー、ポリエチレングリコール、酸化エチレン、メチルセルロース、エチルセルロース、ヒドロキシエチルセルロース、エチルヒドロキシエチルセルロース、カルボキシメチルセルロース、メチルヒドロキシプロピルセルロース、可溶性デンプン、カルボキシメチルデンプン、メチルデンプン、アルギン酸塩、グアーガム、ローカストビーンガム、カラギーナン、アラビアゴム、ドラガント、ペクチン、デンプン、デキストリン、ゼラチン、カゼイン、コラーゲンにより構成される高分子に代表される。 For example, the water-soluble polymer is polyvinyl alcohol, polyvinyl phenol, polyacrylamide, polyethylene oxide, polyvinyl pyrrolidone, polyvinyl methyl ethyl ether, carboxy vinyl polymer, polyethylene glycol, ethylene oxide, methyl cellulose, ethyl cellulose, hydroxyethyl cellulose, ethyl hydroxyethyl cellulose, carboxymethyl cellulose. , Methyl hydroxypropyl cellulose, soluble starch, carboxymethyl starch, methyl starch, alginate, guar gum, locust bean gum, carrageenan, gum arabic, draggant, pectin, starch, dextrin, gelatin, casein, collagen Represented.
前述の高分子はいずれも200nm以下の露光波長に対しては、透過性が無いため、特にArFエキシマレーザーリソグラフィやF2エキシマレーザーリソグラフィにおいては色素を含有せず、上記高分子のみでも遮光膜として用いることができる。 None of the above-described polymers has transparency to exposure wavelengths of 200 nm or less, and therefore, in ArF excimer laser lithography and F 2 excimer laser lithography, no dye is contained. Can be used.
X線、電子線リソグラフィにおいても、前記遮光剤の塗布により下地レジストパターンを現像液に対して不溶化できる。前記遮光剤はいずれも電子捕捉能があり、レジストの反応を阻害する。 Also in X-ray and electron beam lithography, the base resist pattern can be insolubilized in the developer by applying the light shielding agent. Any of the light-shielding agents has an electron-trapping ability and inhibits the reaction of the resist.
上記高分子は、下地レジストに応じてメチル基、エチル基、プロピル基、フェニル基、アミノ基、アルコール基に代表される側鎖を導入することで、レジスト界面との密着性を向上させることが出来る。 The polymer can improve adhesion to the resist interface by introducing side chains represented by methyl group, ethyl group, propyl group, phenyl group, amino group, and alcohol group according to the underlying resist. I can do it.
レジストに化学増幅型レジストを用いる場合には、遮光剤にアミンを含有することで、レジスト界面での酸失活が起こるため、光に対する遮光効果に加えて、酸増幅反応が停止し、現像液に対しては不溶となるため、遮光で得られる効果以上の効果を得ることが可能である。 When a chemically amplified resist is used as the resist, an acid is deactivated at the resist interface by containing an amine in the light-shielding agent. Therefore, in addition to the light-shielding effect against light, the acid amplification reaction stops, and the developer Since it becomes insoluble, it is possible to obtain an effect that is greater than that obtained by shading.
上記アミンには、ジメチルアミン、ジエチルアミン、ジフェニルアミン、トリメチルアミン、トリエチルアミン、トリフェニルアミンなどに代表されるアミンを用いる。 As the amine, an amine typified by dimethylamine, diethylamine, diphenylamine, trimethylamine, triethylamine, triphenylamine or the like is used.
所望の光源によりシリコンウェハ102上のレジストフィルム105を露光し、パターンを形成する。ここで、遮光膜108がウェハ周辺部に形成されているので、ウェハ周辺部のレジストフィルムにおいては光反応が生じず、後に現像処理によってウェハ周辺部は現像液に不溶であるレジストダミーパターンを形成する。
The
そして、パターンが形成されたレジストフィルム105をマスクに被エッチング膜101をエッチング処理を行い、ダマシンプロセスにより銅配線パターンを形成する。このとき、ウェハ周辺部には、完全にマスクで覆われているので、エッチングされず、被エッチング膜101が残る。これにより、ウェハ端において銅配線パターンが形成されないので、配線材料の銅の露出は無く、銅漏れにより汚染することがない。
Then, the
本発明にかかるパターン形成方法は、ポジ型レジストを使用した半導体装置の製造において、半導体基板の周辺部においてもパターンを形成するものとして有用である。 The pattern forming method according to the present invention is useful as a method for forming a pattern also in a peripheral portion of a semiconductor substrate in manufacturing a semiconductor device using a positive resist.
101 被エッチング膜
102 シリコンウェハ
104 ポジ型レジスト
105 レジストフィルム
106 遮光剤吐出ノズル
107 遮光剤
108 遮光膜
DESCRIPTION OF
Claims (5)
前記被エッチング膜上にポジ型のレジスト膜を形成する工程(b)と、
前記半導体基板の周辺部の前記レジスト膜上に遮光膜を形成する工程(c)と、
前記工程(c)の後に、前記半導体基板の全面にパターンを露光する工程(d)と、
前記工程(d)の後に、パターンを露光された前記レジスト膜を現像する工程(f)とを備えていることを特徴とするパターン形成方法。 A step (a) of forming a film to be etched on a semiconductor substrate;
A step (b) of forming a positive resist film on the film to be etched;
Forming a light-shielding film on the resist film in the periphery of the semiconductor substrate;
A step (d) of exposing a pattern to the entire surface of the semiconductor substrate after the step (c);
And (f) developing the resist film exposed to the pattern after the step (d).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125233A JP2005311024A (en) | 2004-04-21 | 2004-04-21 | Method for forming pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125233A JP2005311024A (en) | 2004-04-21 | 2004-04-21 | Method for forming pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311024A true JP2005311024A (en) | 2005-11-04 |
Family
ID=35439447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125233A Ceased JP2005311024A (en) | 2004-04-21 | 2004-04-21 | Method for forming pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311024A (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02968A (en) * | 1988-06-08 | 1990-01-05 | Fujitsu Ltd | Photomask |
JPH0284656A (en) * | 1987-10-29 | 1990-03-26 | Matsushita Electric Ind Co Ltd | Pattern forming method |
JPH0462553A (en) * | 1990-07-02 | 1992-02-27 | Hitachi Ltd | Photomask |
JPH05335207A (en) * | 1992-05-29 | 1993-12-17 | Mitsubishi Electric Corp | Exposure method and stepper |
JPH11168042A (en) * | 1997-12-03 | 1999-06-22 | Nec Corp | Method and device for manufacturing semiconductor device |
JP2000306795A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Manufacture of semiconductor |
JP2000331913A (en) * | 1999-05-20 | 2000-11-30 | Sony Corp | Pattern formation method and manufacture of semiconductor device using the same method |
JP2002072447A (en) * | 2000-09-05 | 2002-03-12 | Sanyo Electric Co Ltd | Method for producing semiconductor device |
JP2002075832A (en) * | 2000-08-29 | 2002-03-15 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
JP2002184663A (en) * | 2000-12-11 | 2002-06-28 | Hitachi Ltd | Method of projection exposure and projection aligner |
-
2004
- 2004-04-21 JP JP2004125233A patent/JP2005311024A/en not_active Ceased
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284656A (en) * | 1987-10-29 | 1990-03-26 | Matsushita Electric Ind Co Ltd | Pattern forming method |
JPH02968A (en) * | 1988-06-08 | 1990-01-05 | Fujitsu Ltd | Photomask |
JPH0462553A (en) * | 1990-07-02 | 1992-02-27 | Hitachi Ltd | Photomask |
JPH05335207A (en) * | 1992-05-29 | 1993-12-17 | Mitsubishi Electric Corp | Exposure method and stepper |
JPH11168042A (en) * | 1997-12-03 | 1999-06-22 | Nec Corp | Method and device for manufacturing semiconductor device |
JP2000306795A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Manufacture of semiconductor |
JP2000331913A (en) * | 1999-05-20 | 2000-11-30 | Sony Corp | Pattern formation method and manufacture of semiconductor device using the same method |
JP2002075832A (en) * | 2000-08-29 | 2002-03-15 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
JP2002072447A (en) * | 2000-09-05 | 2002-03-12 | Sanyo Electric Co Ltd | Method for producing semiconductor device |
JP2002184663A (en) * | 2000-12-11 | 2002-06-28 | Hitachi Ltd | Method of projection exposure and projection aligner |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6022469B2 (en) | Substrate double patterning method | |
US10061199B2 (en) | Methods of forming a mask for substrate patterning | |
US6713236B2 (en) | Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer | |
TWI595556B (en) | Method of forming a mask for substrate patterning | |
TWI625602B (en) | Method for patterning a substrate using extreme ultraviolet lithography | |
US6258514B1 (en) | Top surface imaging technique using a topcoat delivery system | |
JP2001209174A (en) | Photo-bleachable compound used for flexographic printing plate | |
JP2530066B2 (en) | Dimensional stabilization method for photopolymerized flexographic printing plate | |
US7018748B2 (en) | Process for producing hard masks | |
JP6965969B2 (en) | Imprint mold | |
US6669995B1 (en) | Method of treating an anti-reflective coating on a substrate | |
JP2005311024A (en) | Method for forming pattern | |
US6905973B2 (en) | Methods of forming semiconductor constructions | |
JP6733163B2 (en) | Imprint mold, manufacturing method thereof, and imprint method | |
JP5007084B2 (en) | Semiconductor device manufacturing method including resist flow process and coating process | |
JPS61116838A (en) | Formation of resist pattern | |
JP3725385B2 (en) | Method for forming resist pattern | |
KR100472733B1 (en) | Method of forming photoresist pattern in semiconductor device | |
JPH11204414A (en) | Pattern formation method | |
JP4322482B2 (en) | Method for forming fine resist pattern and method for manufacturing semiconductor device | |
JPS6156867B2 (en) | ||
JPH09115899A (en) | Formation of protective film | |
KR20120039389A (en) | Method for forming the pattern in the semiconductor device | |
JPH09134871A (en) | Forming method of antireflection film | |
JPH10172892A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070417 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070514 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20100928 |