KR20050112840A - 전원 공급 장치 및 이를 이용한 표시 장치 - Google Patents

전원 공급 장치 및 이를 이용한 표시 장치 Download PDF

Info

Publication number
KR20050112840A
KR20050112840A KR1020040038262A KR20040038262A KR20050112840A KR 20050112840 A KR20050112840 A KR 20050112840A KR 1020040038262 A KR1020040038262 A KR 1020040038262A KR 20040038262 A KR20040038262 A KR 20040038262A KR 20050112840 A KR20050112840 A KR 20050112840A
Authority
KR
South Korea
Prior art keywords
voltage
clock signal
oscillator
signal
inverter
Prior art date
Application number
KR1020040038262A
Other languages
English (en)
Other versions
KR100578845B1 (ko
Inventor
박용성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038262A priority Critical patent/KR100578845B1/ko
Publication of KR20050112840A publication Critical patent/KR20050112840A/ko
Application granted granted Critical
Publication of KR100578845B1 publication Critical patent/KR100578845B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명은 전원 공급 장치 및 이를 이용한 표시 장치에 관한 것이다. 본 발명에 따른 전원 공급 장치는 제1 클록 신호를 출력하는 발진기, 제1 클록 신호를 반전하여 제2 클록 신호를 출력하는 제1 인버터, 제1 클록 신호와 제2 클록 신호를 래치하여 출력하는 래치 회로, 래치 회로의 출력 신호를 입력하여 제1 전압을 출력하는 차지 펌프 회로, 및 제1 전압과 제2 전압을 비교하여 발진기의 동작을 제어하는 비교기를 포함한다.

Description

전원 공급 장치 및 이를 이용한 표시 장치{POWER SUPPLY AND DISPLAY DEVICE USING THE SAME}
본 발명은 전원 공급 장치에 관한 것으로, 더욱 상세하게는 유기 전계발광(electroluminescent, 이하 'EL'이라 함) 표시 장치의 전원 공급 장치에 관한 것이다.
일반적으로 유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, N X M 개의 유기 발광셀들을 전압 기입 혹은 전류 기입하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 도 1에 도시된 바와 같이 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터와 커패시터를 각 ITO(indium tin oxide) 화소 전극에 접속하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 커패시터에 전압을 유지시키기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
그리고, 유기 EL 표시 장치는 표시 패널과 표시 패널을 구동하기 위한 각종 구동부, 및 전원 공급 장치로 구성되며, 전원 공급 장치는 주로 클록 신호를 생성하는 발진기와 차지 펌프 회로로 구성된다. 그리고, 발진기의 클록 신호와 이 신호를 반전시킨 클록 신호가 차지 펌프 회로에 입력되며, 차지 펌프 회로는 입력되는 두 개의 클록 신호를 이용하여 원하는 전압을 출력한다.
그러나, 종래의 전원 공급 장치는 발진기의 클록 신호를 반전시키는 인버터의 내부 지연 등에 의하여 두 개의 클록 신호의 동기가 서로 어긋나거나 클록 신호가 왜곡되는 문제가 있었다. 따라서, 차지 펌프 회로에 입력되는 두 개의 클록 신호가 모두 하이 레벨 또는 로우 레벨인 구간이 발생하게 되며, 이 경우, 차지 펌프 회로의 커패시터가 정상적으로 충전 또는 방전되지 아니하여 원하는 전압이 출력되지 않게 된다.
본 발명이 이루고자 하는 기술적 과제는 차지 펌프 회로에 입력되는 복수의 클록 신호의 동기를 일치시키고 클록 신호의 왜곡을 방지하여 원하는 전압을 제공하기 위한 전원 공급 장치 및 이를 이용한 표시 장치를 제공하기 위한 것이다.
상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 전원 공급 장치는 제1 클록 신호를 출력하는 발진기; 상기 제1 클록 신호를 반전하여 제2 클록 신호를 출력하는 제1 인버터; 상기 제1 클록 신호와 상기 제2 클록 신호를 래치하여 출력하는 래치 회로; 상기 래치 회로의 출력 신호를 입력하여 제1 전압을 출력하는 차지 펌프 회로; 및 상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기를 포함한다.
본 발명의 하나의 특징에 따른 전원 공급 장치에 있어서, 상기 비교기는 상기 제1 전압이 상기 제2 전압 보다 낮은 경우에 상기 발진기가 상기 제1 클록 신호를 출력하도록 하고, 상기 제1 전압이 상기 제2 전압과 같거나 높은 경우에는 상기 발진기를 비활성화시킨다.
본 발명의 하나의 특징에 따른 전원 공급 장치에 있어서, 상기 래치는 상기 제1 클록 신호와 상기 제2 클록 신호를 반전하는 제2 인버터, 및 상기 제2 인버터의 출력 신호를 반전하는 제3 인버터를 포함한다.
본 발명의 하나의 특징에 따른 전원 공급 장치에 있어서, 상기 래치와 상기 차지 펌프 회로 사이에 연결되는 버퍼 회로를 더 포함한다.
본 발명의 하나의 특징에 따른 전원 공급 장치에 있어서, 상기 제1 전압을 분배하기 위한 분배기를 더 포함하고, 상기 비교기는 상기 분배기의 출력 전압과 상기 제2 전압을 비교한다.
본 발명의 하나의 특징에 따른 표시 장치는 복수의 화소 회로를 포함하는 표시 패널; 상기 표시 패널에 데이터 신호를 인가하기 위한 데이터 구동부; 상기 표시 패널에 선택 신호를 인가하기 위한 주사 구동부; 상기 데이터 구동부 및 상기 주사 구동부를 제어하기 위한 패널 제어부; 및 상기 표시 패널, 상기 데이터 구동부, 상기 주사 구동부, 및 상기 패널 제어부 중 적어도 하나에 제1 전압을 공급하기 위한 전원 공급 장치를 포함하며, 상기 전원 공급 장치는, 제1 클록 신호를 출력하는 발진기, 상기 발진기의 출력 신호를 반전하여 제2 클록 신호를 출력하는 제1 인버터, 상기 제1 및 제2 클록 신호를 래치하여 출력하는 래치 회로, 상기 래치 회로의 출력 신호를 입력하여 상기 제1 전압을 출력하는 차지 펌프 회로, 및 상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기를 포함한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
이하의 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2는 본 발명의 일실시예에 따른 표시 장치를 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 표시 장치는 표시 패널(100), 데이터 구동부(200), 주사 구동부(300), 패널 제어부(400), 및 전원 공급 장치(500)를 포함한다.
표시 패널(100)에는 복수의 화소 회로와 화소 회로에 데이터 신호를 전달하기 위한 복수의 데이터선 및 화소 회로에 선택 신호를 전달하기 위한 복수의 주사선 등(도시되지 않음)이 형성된다.
데이터 구동부(200)는 표시 패널(100)에 데이터 신호를 인가하며, 주사 구동부(300)는 선택 신호를 인가한다.
패널 제어부(400)는 데이터 구동부(200) 및 주사 구동부(300)를 제어하며, 수직 동기 신호(V_sync)에 동기하여 데이터 구동부(200)가 화상 데이터(R, G, B data)를 표시 패널(100)에 인가하도록 하고, 수평 동기 신호(H_sync)에 동기하여 주사 구동부(300)가 표시 패널(100)에 선택 신호를 인가하도록 한다.
전원 공급 장치(500)는 DC-DC 컨버터를 이용하여 원하는 전압을 출력하며, 표시 패널(100), 각 구동부(200, 300), 및 패널 제어부(400)에 적절한 전원 전압을 공급한다.
데이터 구동부(200), 주사 구동부(300), 및/또는 패널 제어부(400)는 표시 패널(100)에 전기적으로 연결될 수 있으며 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP) 등에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로 기판(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있으며, 이를 CoF(chip on flexible board, chip on film) 방식이라 한다. 이와는 달리 데이터 구동부(200), 주사 구동부(300) 및/또는 패널 제어부(400)는 표시 패널(100)의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선, 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
도 3은 본 발명의 일실시예에 따른 전원 공급 장치를 도시한 것이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 전원 공급 장치는 발진기(510), 인버터(IN1), 래치(520), 차지 펌프 회로(530), 및 비교기(540)를 포함한다.
발진기(510)는 비교기(540)의 출력 신호에 응답하여 클록 신호(clk1)를 생성하고, 인버터(IN1)는 발진기(510)의 클록 신호(clk1)를 반전하여 클록 신호(clk2)를 출력한다.
래치(520)는 클록 신호(clk1, clk2)의 동기를 일치시키고 클록 신호(clk1, clk2)에 발생된 왜곡을 보상한다.
차지 펌프 회로(530)는 클록 신호(clk1, clk2)를 이용하여 원하는 레벨의 전압(Vout)을 출력한다.
비교기(540)는 차지 펌프 회로(530)의 출력 전압(Vout)과 기준 전압(Vref)을 비교하여 발진기(510)의 동작을 제어한다. 구체적으로는, 차지 펌프 회로(530)의 출력 전압(Vout)과 기준 전압(Vref)을 비교하고, 출력 전압(Vout)의 절대값이 기준 전압(Vref)의 절대값보다 작은 경우(즉, 출력 전압(Vout)이 기준 전압(Vref)보다 낮은 경우)에는 발진기(510)가 클록 신호(clk1)를 생성토록 하고, 출력 전압(Vout)이 기준 전압(Vref) 보다 높거나 같은 경우에는 발진기(510)가 클록 신호(clk1)가 아닌 고정된 전압을 출력하도록 한다.
그리고 본 발명의 일실시예에 따르면, 도 3과 같이 차지 펌프 회로(530)의 출력 전압(Vout)을 분배하기 위한 저항(R1, R2)을 더 포함할 수 있으며, 이 경우 기준 전압(Vref)을 수학식 1과 같이 설정한다.
여기서, Vref는 기준 전압을 나타내며, V1은 원하는 차지 펌프 회로(530)의 출력 전압(Vout)을 나타낸다.
도 4는 도 3에 도시된 발진기(510)의 내부 회로를 예시적으로 도시한 것이다.
도 4에 도시된 바와 같이, 발진기(510)는 링 발진기ring oscillator)로 형성될 수 있다. 본 발명의 일실시예에 따르면, 발진기(510)는 비교기(540)의 출력 신호를 인에이블 신호(Enable)로 입력하고, 클록 신호(clk1) 또는 고정 전압 신호를 출력한다.
구체적으로, 발진기(510)는 NAND 게이트(511), 복수의 인버터(512), 및 복수의 커패시터(513)를 포함한다. NAND 게이트(511)는 발진기(510)의 출력 신호와 인에이블 신호(Enable)를 입력하여 NAND 연산을 수행하며, NAND 게이트(511)의 출력 신호가 인버터(511)에 입력되어 반전된다.
커패시터(513)는 인버터(511)의 반전 신호가 하이 레벨의 전압인 경우에 충전되며, 발진기(510)의 지연을 증가시키고 주파수를 낮추기 위하여, 몇 개의 인버터(512)의 출력단과 접지 사이에 연결된다.
이하 발진기(510)의 동작에 대하여 보다 구체적으로 설명한다.
차지 펌프 회로(530)의 출력 전압(Vout)이 기준 전압(Vref) 보다 낮은 경우 비교기(540)는 하이 레벨의 전압을 출력하며, 발진기(510)의 인에이블 신호(Enable)가 하이 레벨이 된다. 따라서, NAND 게이트(511)의 출력 신호는 발진기(510)의 출력 전압(Out)의 반전 신호가 되고, 발진기(510)에 포함되는 인버터(512)를 짝수 개로 연결시키는 경우에 하이 레벨과 로우 레벨을 반복하는 클록 신호(clk1)가 출력된다.
반면, 차지 펌프 회로(530)의 출력 전압(Vout)이 기준 전압(Vref) 보다 높거나 같은 경우에 비교기(540)는 로우 레벨의 전압을 출력하며, 발진기(510)의 인에이블 신호(Enable)가 로우 레벨이 된다. 따라서, NAND 게이트(511)의 출력 신호는 발진기(510)의 출력 신호(Out)에 관계없이 하이 레벨의 전압을 출력하게 되며, 발진기(510)는 고정된 전압을 출력하게 된다.
이로써, 차지 펌프 회로(530)의 출력 전압(Vout)에 따라 발진기(510)의 출력 신호를 제어할 수 있으며, 출력 전압(Vout)이 원하는 레벨의 전압까지 높아지는 경우, 발진기(510)를 비활성화시켜 차지 펌프 회로(530)의 출력 전압(Vout)이 유지되도록 할 수 있다.
도 5는 본 발명의 일실시예에 따른 래치(520)를 보다 구체적으로 도시한 것이다.
본 발명의 일실시예에 따르면, 래치(520)는 두개의 인버터를 포함하며, 두 개의 인버터(IN2, IN3)가 서로 입력단과 출력단이 맞물려 연결된다.
이와 같이, 두 개의 인버터(IN2, IN3)를 맞물려 연결함으로써, 발진기(510)의 발진 신호(clk1)가 인버터(IN2)를 통하여 1차적으로 반전되고, 인버터(IN3)를 통하여 2차적으로 반전되어 버퍼(Buf1)로 입력된다. 또한, 인버터(IN1)를 통하여 반전된 발진 신호(clk2)는 인버터(IN3)를 통하여 1차적으로 반전되고, 인버터(IN2)를 통하여 2차적으로 반전되어 버퍼(Buf2)로 입력된다. 따라서, 두 개의 인버터(IN2, IN3)를 통하여 클록 신호(clk1)와 클록 신호(clk2)의 동기가 서로 일치되며 클록 신호(clk1, clk2)의 왜곡을 방지할 수 있다.
이하 도 6 및 도 7을 참조하여 본 발명의 일실시예에 따른 차지 펌프 회로(530)에 대하여 설명한다.
도 6은 본 발명의 일실시예에 따른 차지 펌프 회로를 도시한 회로도이고, 도 7은 차지 펌프 회로(530)에 인가되는 클록 신호(clk1, clk2)를 예시적으로 도시한 것이다. 또한, 이하에서는 클록 신호(clk1, clk2)의 하이 레벨 전압이 (VDD)이고, 로우 레벨 전압이 접지 전압인 것으로 가정하여 설명한다.
도 6에 도시된 바와 같이, 차지 펌프 회로(530)는 트랜지스터(M1-M4), 다이오드(D1), 및 커패시터(C1-C4)를 포함한다.
트랜지스터(M1-M4)는 모두 다이오드 연결된 트랜지스터로서, 도 6에서는 트랜지스터(M1-M4)가 모두 P 타입의 채널을 갖는 트랜지스터로 형성된 경우를 도시하였다. 그러나, 실시예에 따라서, 트랜지스터(M1-M4)를 N 타입의 채널을 갖는 트랜지스터로 형성할 수 있으며, 스위칭 기능을 수행할 수 있는 다른 스위칭 소자로 형성할 수 있다.
트랜지스터(M1)의 드레인에는 전압(VSS)이 인가되고, 트랜지스터(M1)의 소스와 다이오드(D1) 사이에 트랜지스터(M2-M4)가 직렬로 연결된다. 커패시터(C1, C3)는 각각 트랜지스터(M1, M3)의 소스와 클록 신호(clk1)를 전달하는 신호선 사이에 연결되고, 커패시터(C2, C4)는 각각 트랜지스터(M2, M4)의 소스와 클록 신호(clk2)를 전달하는 신호선 사이에 연결된다.
다이오드(D1)는 차지 펌프 회로(530)의 출력단과 트랜지스터(M4)의 소스 사이에 연결되어, 전류가 트랜지스터(M4)로부터 출력단으로 흐르는 것을 방지한다.
이하, 도 7을 참조하여 본 발명의 일실시예에 따른 차지 펌프 회로의 동작을 설명한다.
구간(T1)에서 커패시터(C1)의 타전극(B1)에 하이 레벨의 클록 신호(clk1)가 인가되면, 트랜지스터(M1)가 정방향으로 바이어스되어 커패시터(C1)가 충전된다. 이 때, 트랜지스터(M1)는 다이오드 연결되어 있으므로, 커패시터(C1)의 일전극(A1)에 인가되는 전압은 수학식 2와 같게 된다.
여기서, VA1은 커패시터(C1)의 일전극(A1)에 인가되는 전압을 의미하고, Vth1은 트랜지스터(M1)의 문턱 전압을 의미한다.
구간(T2)에서 커패시터(C1)의 타전극(B1)에 로우 레벨의 전압이 인가되면, 트래지스터(M1)가 역방향으로 바이어스되어 턴오프된다. 따라서, 커패시터(C1)을 통한 전류 패스가 형성되지 않으므로, 커패시터(C1)의 일전극(A1)이 플로팅 상태가 된다. 그리고, 커패시터(C1)의 타전극(B1)의 전압이 하이 레벨의 전압(VDD)에서 로우 레벨의 전압(접지 전압)으로 변경되므로, 커패시터(C1)의 일전극(A1)의 전압이 타전극(B1)의 전압 변화량(-VDD)만큼 변경된다. 수학식 3은 구간(T2)에서 커패시터(C1)의 일전극(A1)에 인가되는 전압을 나타낸 것이다.
그리고, 커패시터(C2)에 하이 레벨의 전압(VDD)이 인가되어 트랜지스터(M2, M1)가 도통되고, 커패시터(C2)에는 양 전극(A2, B2)의 전압 차에 대응하는 전압이 충전된다.
트랜지스터(M1)와 마찬가지로 트랜지스터(M2)도 다이오드 연결되어 있으므로, 커패시터(C2)의 일전극(A2)의 전압은 커패시터(C1)의 일전극(A1)의 전압(VA1)에서 트랜지스터(M2)의 문턱 전압(Vth2)의 절대값만큼 더한 값이 된다.
이와 같은 방법으로 클록 신호(clk1, clk2)를 커패시터(C1, C3)의 타전극(B1, B3)과 커패시터(C2, C4)의 타전극(B2, B4)에 각각 인가하면, 커패시터(C1-C4)의 일전극(A1-A4)의 전압이 순차적으로 증가하게 되며, 트랜지스터(M1-M4)의 문턱 전압이 모두 동일하다고 가정하였을 때, 출력 전압(Vout)은 (VSS+4|Vth|-4VDD)이 된다.
따라서, 전원(VSS)과 클록 신호(clk1, clk2)의 하이 레벨 전압(VDD) 값을 적절히 선택하고, 클록 신호(clk1, clk2)를 제어하면 원하는 출력 전압(Vout)을 얻을 수 있다.
본 발명의 일실시예에 따르면, 차지 펌프 회로(530)에 입력되는 클록 신호(clk1, clk2)가 래치(520)에 의하여 동기가 일치되고, 클록 신호(clk1, clk2)에 존재하는 왜곡이 래치(520)에 의하여 보상되므로, 커패시터(C1-C4)의 타전극(B1-B4)의 전압을 정확하게 제어할 수 있게 된다.
따라서, 인버터(IN1)의 지연 등으로 발생되는 클록 신호(clk1, clk2)가 서로 어긋나는 현상을 개선할 수 있으며, 차지 펌프 회로(530)의 출력 전압을 안정화시킬 수 있다.
상기 실시예에서는 차지 펌프 회로(530)가 음의 전압을 출력하는 경우를 설명하였으나, 실시예에 따라서 전압(VSS)을 양의 전압으로 설정하고 트랜지스터(M1-M4)를 N 타입의 채널을 갖는 트랜지스터로 형성하여 차지 펌프 회로(520)가 양의 전압을 출력하도록 할 수 있다. 이 경우에, 다이오드(D1)의 접속 방향은 도 6과 반대가 되어야 한다.
그리고, 도 6에서는 4 개의 트랜지스터(M1-M4)와 4 개의 커패시터(C1-C4)를 포함하는 차지 펌프 회로(530)를 도시하였으나, 실시예에 따라서 N 개의 트랜지스터와 N 개의 커패시터를 이용하여 다양한 형태의 차지 펌프 회로(530)를 형성할 수 있다. (여기서, N은 자연수)
이상으로, 본 발명의 실시예에 따른 발광 표시 장치에 대하여 설명하였다. 상기 기술된 실시예는 본 발명의 개념이 적용된 일실시예로서, 본 발명의 범위가 상기 실시예에 한정되는 것은 아니며, 여러 가지 변형이 본 발명의 개념을 그대로 이용하여 형성될 수 있다.
본 발명에 따르면 차지 펌프로 입력되는 클록 신호의 동기를 일치시킴으로써 원하는 전압을 출력할 수 있는 전원 공급 장치 및 이를 이용한 표시 장치를 제공할 수 있다.
도 1은 유기 전계발광 소자의 개념도이다.
도 2는 본 발명의 일실시예에 따른 표시 장치를 도시한 것이다.
도 3은 본 발명의 일실시예에 따른 전원 공급 장치를 도시한 것이다.
도 4는 도 3에 도시된 발진기의 내부 회로를 도시한 것이다.
도 5는 본 발명의 일실시예에 따른 래치를 보다 구체적으로 도시한 것이다.
도 6은 본 발명의 일실시예에 따른 차지 펌프 회로를 도시한 회로도이다.
도 7은 차지 펌프 회로에 인가되는 클록 신호를 예시적으로 도시한 것이다.

Claims (7)

  1. 제1 클록 신호를 출력하는 발진기;
    상기 제1 클록 신호를 반전하여 제2 클록 신호를 출력하는 제1 인버터;
    상기 제1 클록 신호와 상기 제2 클록 신호를 래치하여 출력하는 래치 회로;
    상기 래치 회로의 출력 신호를 입력하여 제1 전압을 출력하는 차지 펌프 회로; 및
    상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기
    를 포함하는 전원 공급 장치.
  2. 제1항에 있어서,
    상기 비교기는 상기 제1 전압이 상기 제2 전압 보다 낮은 경우에 상기 발진기가 상기 제1 클록 신호를 출력하도록 하고, 상기 제1 전압이 상기 제2 전압과 같거나 높은 경우에 상기 발진기를 비활성화시키는 전원 공급 장치.
  3. 제1항에 있어서,
    상기 래치는 상기 제1 클록 신호와 상기 제2 클록 신호를 반전하는 제2 인버터, 및 상기 제2 인버터의 출력 신호를 반전하는 제3 인버터를 포함하는 전원 공급 장치.
  4. 제1항에 있어서,
    상기 래치와 상기 차지 펌프 회로 사이에 연결되는 버퍼 회로를 더 포함하는 전원 공급 장치.
  5. 제1항에 있어서,
    상기 제1 전압을 분배하기 위한 분배기를 더 포함하고, 상기 비교기는 상기 분배기의 출력 전압과 상기 제2 전압을 비교하는 전원 공급 장치.
  6. 복수의 화소 회로를 포함하는 표시 패널;
    상기 표시 패널에 데이터 신호를 인가하기 위한 데이터 구동부;
    상기 표시 패널에 선택 신호를 인가하기 위한 주사 구동부;
    상기 데이터 구동부 및 상기 주사 구동부를 제어하기 위한 패널 제어부; 및
    상기 표시 패널, 상기 데이터 구동부, 상기 주사 구동부, 및 상기 패널 제어부 중 적어도 하나에 제1 전압을 공급하기 위한 전원 공급 장치
    를 포함하며,
    상기 전원 공급 장치는, 제1 클록 신호를 출력하는 발진기, 상기 발진기의 출력 신호를 반전하여 제2 클록 신호를 출력하는 제1 인버터, 상기 제1 및 제2 클록 신호를 래치하여 출력하는 래치 회로, 상기 래치 회로의 출력 신호를 입력하여 상기 제1 전압을 출력하는 차지 펌프 회로, 및 상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기를 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 래치는 상기 제1 클록 신호와 상기 제2 클록 신호를 반전하는 제2 인버터, 및 상기 제2 인버터의 출력 신호를 반전하는 제3 인버터를 포함하는 표시 장치.
KR1020040038262A 2004-05-28 2004-05-28 전원 공급 장치 및 이를 이용한 표시 장치 KR100578845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038262A KR100578845B1 (ko) 2004-05-28 2004-05-28 전원 공급 장치 및 이를 이용한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038262A KR100578845B1 (ko) 2004-05-28 2004-05-28 전원 공급 장치 및 이를 이용한 표시 장치

Publications (2)

Publication Number Publication Date
KR20050112840A true KR20050112840A (ko) 2005-12-01
KR100578845B1 KR100578845B1 (ko) 2006-05-11

Family

ID=37287660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038262A KR100578845B1 (ko) 2004-05-28 2004-05-28 전원 공급 장치 및 이를 이용한 표시 장치

Country Status (1)

Country Link
KR (1) KR100578845B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805115B1 (ko) * 2006-11-30 2008-02-21 삼성에스디아이 주식회사 발진 회로 및 이를 이용한 유기전계발광표시장치
US9431889B2 (en) 2010-08-27 2016-08-30 Samsung Electronics Co., Ltd. Active rectifier with delay locked loop to compensate for reverse current leakage and wireless power receiving apparatus including active rectifier with delay locked loop to compensate for reverse current leakage
CN111490664A (zh) * 2019-01-29 2020-08-04 合肥格易集成电路有限公司 一种驱动电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805115B1 (ko) * 2006-11-30 2008-02-21 삼성에스디아이 주식회사 발진 회로 및 이를 이용한 유기전계발광표시장치
US9431889B2 (en) 2010-08-27 2016-08-30 Samsung Electronics Co., Ltd. Active rectifier with delay locked loop to compensate for reverse current leakage and wireless power receiving apparatus including active rectifier with delay locked loop to compensate for reverse current leakage
CN111490664A (zh) * 2019-01-29 2020-08-04 合肥格易集成电路有限公司 一种驱动电路
CN111490664B (zh) * 2019-01-29 2021-07-06 合肥格易集成电路有限公司 一种驱动电路

Also Published As

Publication number Publication date
KR100578845B1 (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
CN111048041B (zh) 像素电路及其驱动方法、显示面板和显示装置
KR100602352B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
CN100369096C (zh) 发光显示器、显示屏及其驱动方法
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
KR100599726B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR101489968B1 (ko) 유기전계발광 표시장치
JP2017223955A (ja) 画素及びこれを用いた有機電界発光表示装置並びにその駆動方法
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
CN112581902A (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
JP2004029791A (ja) 発光表示装置及びその表示パネルと駆動方法
WO2019174372A1 (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
KR20200015874A (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
TW200415558A (en) Electronic circuit, optoelectronic apparatus, and electronic machine
KR100578845B1 (ko) 전원 공급 장치 및 이를 이용한 표시 장치
KR100578846B1 (ko) 발광 표시 장치
KR100658673B1 (ko) 전원 공급 장치 및 이를 이용한 표시 장치
KR100578967B1 (ko) 전원 공급 장치 및 이를 이용한 표시 장치
KR20050046927A (ko) 전압 공급 장치 및 이를 이용한 발광 표시 장치
KR100670133B1 (ko) 전원 공급 장치 및 이를 이용한 표시 장치
KR100658620B1 (ko) 전류 샘플/홀드 회로, 및 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN113870793A (zh) 像素电路及其驱动方法、显示基板和显示装置
KR100578840B1 (ko) 발광표시 장치용 전원공급 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee