KR20050108772A - 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법 - Google Patents

퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법 Download PDF

Info

Publication number
KR20050108772A
KR20050108772A KR1020040033946A KR20040033946A KR20050108772A KR 20050108772 A KR20050108772 A KR 20050108772A KR 1020040033946 A KR1020040033946 A KR 1020040033946A KR 20040033946 A KR20040033946 A KR 20040033946A KR 20050108772 A KR20050108772 A KR 20050108772A
Authority
KR
South Korea
Prior art keywords
purge
film
gas
source gas
mocvd method
Prior art date
Application number
KR1020040033946A
Other languages
English (en)
Other versions
KR101084631B1 (ko
Inventor
김관수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040033946A priority Critical patent/KR101084631B1/ko
Publication of KR20050108772A publication Critical patent/KR20050108772A/ko
Application granted granted Critical
Publication of KR101084631B1 publication Critical patent/KR101084631B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 퍼지 펄스트 MOCVD 방법 및 이를 이용한 반도체 소자의 유전막 제조방법에 관한 것으로, 전구체 선정에 어려움이 있는 원자층증착법을 사용하지 않으면서도 높은 증착속도를 가지는 종래의 MOCVD법을 이용하면서 얇은 막을 제어할 수 있는 방법인 퍼지 펄스트 MOCVD(purge pulsed MOCVD) 방법을 이용하는데, 기존의 MOCVD 방법에서 사용하는 전구체를 그대로 사용하면서, 본 발명에 의하면 반응 중간 중간에 퍼지 펄스 스텝(purge pulse step)을 삽입해 줌으로써 MOCVD에서 생성되는 부산물(byproduct)를 제거해 주고, 반응이 충분히 일어날 수 있는 시간적 여유를 주어 웨이퍼 전면에서의 균일한 막의 성장을 유도할 수 있다.

Description

퍼지 펄스트 ＭＯＣＶＤ 방법 및 이를 이용한 반도체 소자의 유전막 제조방법{Purge pulsed metal organic chemical vapor deposition and method for manufacturing dielectric film of semiconductor device using the same}
본 발명은 반도체 소자의 막 증착 방법 및 이를 이용한 절연막 제조방법에 관한 것으로, 더욱 상세하게는 높은 증착속도를 가지면서도 종래의 MOCVD법을 이용하여 얇은 막을 제어할 수 있는 퍼지 펄스트 MOCVD(purge pulsed MOCVD) 방법 및 이를 이용한 반도체 소자의 유전막 형성방법에 관한 것이다.
반도체 집적기술의 발달로 인하여 고순도, 고품질의 박막을 증착시키는 공정은 반도체 제조공정 중에서 중요한 부분을 차지하게 되었다. 박막 형성의 대표적인 방법으로 화학기상증착(Chemical Vapour Deposition, CVD)법과 물리기상증착(Physical Vapour Deposition, PVD)법이 있다. 스퍼터링(sputtering)법 등의 물리기상증착법은 형성된 박막의 단차피복성(step coverage)이 나쁘기 때문에 균일한 두께의 막을 형성하는 데에는 사용할 수 없다. 화학 증착법은 가열된 기판의 표면 위에서 기체상태의 물질들이 반응하고, 그 반응으로 생성된 화합물이 기판 표면에 증착되는 방법이다. 화학 증착법은 물리 증착법에 비하여 단차 피복성이 좋고, 박막이 증착되는 기판의 손상이 적고, 박막의 증착 비용이 적게 들며, 박막을 대량 생산할 수 있기 때문에 많이 적용되고 있다.
종래의 RF(radio frequency)/MS(mixed signal)용 MIM(metal/insulator/metal) 커패시터를 구현할 때, 절연체(insulator)로서 실리콘 질화막(Si3N4막)을 주로 사용하고 있다. 상기 실리콘 질화막은 PE-MOCVD(plasma enhaced metal organic chemical vapor deposition) 방법으로 증착하고 있다. PE-MOCVD 방법은 플라즈마라는 에너지 소스를 이용하여 공정 온도를 낮추고 반응기체간의 반응성을 높일 뿐 기존의 MOCVD 방법과 크게 다르지 않다. 그런데, 커패시턴스(capacitance) 밀도를 높이기 위해서는 커패시턴스가 절연체의 두께에 반비례하기 때문에 절연체 두께를 얇게 증착해야 한다. 그러므로, PE-MOCVD 방법을 사용할 경우, 증착 속도가 빠르기 때문에 650Å 이하의 얇은 막을 제어하기는 어렵다. 물론, 증착 시간을 줄여 막 두께를 제어할 수는 있으나, 증착 시간을 줄이는데는 한계가 있다. 예를 들어, 1000Å의 막을 10초 동안 증착하여 얻을 수 있다면 200Å의 막을 증착하려면 2초 동안 증착해야 한다. 2초 동안 증착할 경우, 막 두께의 재현성이 떨어지는 것은 물론 원하는 특성을 갖는 막질을 얻기도 어렵다.
따라서, 종래의 모든 공정 기체들을 동시에 주입하는 화학 증착법과 다르게 원하는 박막을 얻는데 필요한 두 가지 이상의 공정 기체들을 기상에서 만나지 않도록 시간에 따라 순차적으로 분할하여 공급하되, 이들 공급 주기를 주기적으로 반복하여 박막을 형성하는 원자층 증착(atomic layer deposition) 방식이 새로운 박막 형성 방법으로 적용되고 있다. 상기한 원자층 증착 방식을 이용하면, 기판표면에 흡착되는 물질(일반적으로 박막의 구성원소를 포함하는 화학 분자)에 의해서만 증착이 발생하게 되며, 이들의 흡착량은 일반적으로 기판 상에서 자체 제한(self-limiting)된다. 그러나, 이러한 원자층증착법은 전구체(precursor)를 선정해야 하고 두 반응기체 간의 반응성이 상당히 좋아야하므로 전구체 선정에 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 증착속도를 가지면서도 종래의 MOCVD법을 이용하여 얇은 막을 제어할 수 있는 퍼지 펄스트 MOCVD(purge pulsed MOCVD) 방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 높은 증착속도를 가지면서도 종래의 MOCVD법을 이용하여 얇은 막을 제어할 수 있는 방법인 퍼지 펄스트 MOCVD(purge pulsed MOCVD) 방법을 이용한 반도체 소자의 유전막 형성방법을 제공함에 있다.
본 발명은, (a) 증착하고자 하는 막이 형성될 반도체 기판을 반응 챔버 내로 장입하는 단계와, (b) 증착하고자 하는 막의 소스 가스들을 동시에 반응 챔버내로 주입하여 막을 증착하는 단계와, (c) 상기 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 잔류하는 미반응된 부산물들을 제거하는 단계와, (d) 상기 퍼지 가스 주입을 차단하고 상기 소스 가스들을 동시에 주입하여 막을 증착하는 단계 및 (e) 상기 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 미반응된 부산물들을 제거하는 단계를 포함하며, 상기 (b) 단계 내지 상기 (e) 단계를 1 사이클(cycle)로 하여 적어도 1회 이상 상기 사이클을 진행함으로서 원하는 두께의 막을 증착하는 퍼지 펄스트 MOCVD 방법을 제공한다.
또한, 본 발명은, (a) 반도체 기판을 반응 챔버 내로 장입하는 단계와, (b) 실리콘(Si) 소스 가스와 질소 소스 가스를 동시에 반응 챔버내로 주입하여 실리콘 질화막을 증착하는 단계와, (c) 상기 실리콘 소스 가스와 질소 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 잔류하는 미반응된 부산물들을 제거하는 단계와, (d) 상기 퍼지 가스 주입을 차단하고 상기 실리콘(Si) 소스 가스와 질소 소스 가스를 동시에 주입하여 실리콘 질화막을 증착하는 단계 및 (e) 상기 상기 실리콘 소스 가스와 질소 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 미반응된 부산물들을 제거하는 단계를 포함하며, 상기 (b) 단계 내지 상기 (e) 단계를 1 사이클(cycle)로 하여 적어도 1회 이상 상기 사이클을 진행함으로서 원하는 두께의 실리콘 질화막을 증착하는 퍼지 펄스트 MOCVD 방법을 이용한 반도체 소자의 유전막 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은, 전구체 선정에 어려움이 있는 원자층증착법을 사용하지 않으면서도, 높은 증착속도를 가지는 종래의 MOCVD법을 이용하면서 얇은 막을 제어할 수 있는 방법인 퍼지 펄스트 MOCVD(purge pulsed MOCVD) 방법을 이용한다. 이 방법은 기존의 MOCVD 방법에서 사용하는 전구체를 그대로 사용하면서, 반응 중간 중간에 퍼지 펄스 스텝(purge pulse step)을 삽입해 줌으로써 MOCVD에서 생성되는 부산물(byproduct)을 제거해 주고, 반응이 충분히 일어날 수 있는 시간적 여유를 주어 웨이퍼 전면에서의 균일한 막의 성장을 유도하는 방법이다. 막 두께에 대한 균일성(uniformity)을 개선하여 MIM 커패시터의 커패시턴스 균일성을 개선할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 퍼지 펄스트 MOCVD법을 설명하기 위하여 도시한 도면이다. 도 2는 본 발명의 실시예에 따른 가스 펄싱 방법을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 먼저 증착하고자 하는 막이 형성될 반도체 기판을 반응 챔버 내로 장입한다(S10). 반응 챔버는 MOCVD법을 사용할 수 있는 챔버이다. 반응 챔버는 원하는 온도로 셋팅(setting)되어 있다.
이어서, 증착하고자 하는 막의 소스 가스들을 동시에 주입한다(S20). 실리콘 질화막을 증착할 경우, 실리콘(Si) 소스(source)로서 모노실란(SiH4)를 사용하고 질소 소스로는 NH3를 사용할 수 있다. 이 단계는 증착할 막의 종류에 따라 소스 가스를 적절히 선택하여야 한다. 또한, 소스 가스의 유량은 증착하고자 하는 막의 두께를 고려하여 적절히 조절한다.
소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스(purge pulse) 스텝을 진행한다(S30). 상기 퍼지 펄스 스텝에 의하여 막형성이 되지 않고 잔류하는 미반응된 부산물들을 제거할 수 있다. 퍼지 펄스 스텝에 의하여 막 증착에 대한 시간적 여유를 주어 웨이퍼 전면에서의 균일한 막 성장을 유도할 수 있다. 퍼지 가스로는 불활성 가스, 예컨대 아르곤(Ar) 가스를 사용할 수 있다.
이어서, 퍼지 가스 주입을 차단하고 소스 가스들을 주입하여 막을 증착한다(S40).
다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스 스텝을 진행한다(S50).
상기와 같은 소스 가스 주입 단계, 퍼지 펄스 스텝, 소스 가스 주입 단계 및 퍼지 펄스 스텝을 1 사이클(cycle)로 하여 여러 사이클을 진행함으로서 원하는 증착 두께의 막을 증착할 수 있다. 원하는 두께의 막 증착이 완료되면 반응챔버로부터 웨이퍼를 언로딩(unloading)한다(S60).
도 3은 본 발명의 실시예에 따른 퍼지 펄스트 MOCVD법을 적용하기 위한 챔버를 개략적으로 도시한 도면이다.
도 3을 참조하면, 퍼지 펄스트 MOCVD법을 적용하기 위한 챔버는, 웨이퍼를 장입하여 막을 증착할 수 있는 반응 챔버(100)와, 반응 챔버(100)로 소스 가스 또는/및 퍼지 가스를 공급하기 위한 가스 공급관(110)과, 가스 공급관(110)에 소스 가스를 공급하는 소스 가스 주입관들(120, 130)과, 가스 공급관(110)에 퍼지 가스를 공급하기 위한 퍼지 가스 주입관(140)과, 반응 부산물 또는/및 퍼지 가스를 배출하기 위한 가스 배출관(150)과, 반응 부산물 또는/및 퍼지 가스를 펌핑하여 배출하기 위한 펌핑수단(160)을 포함한다. 소스 가스가 펄스 형태로 주입되기 위해서 소스 가스가 주입되는 관에 솔레노이드 밸브(solenoid valve)와 같은 조절 밸브(170)를 장착한다. 상기 조절 밸브(170)에 의해 소스 가스들을 교번하게 주입되도록 할 수 있다. 또한, 퍼지 가스가 펄스 형태로 주입되기 위해서 퍼지 가스가 주입되는 관에 솔레노이드 밸브(solenoid valve)와 같은 조절 밸브(170)를 장착한다. 소스 가스 주입관(120, 130)의 수는 주입되는 소스 가스들의 수에 따라 적절히 조절할 수 있다.
본 발명에 바람직한 실시예에 따른 펄지 펄스트 MOCVD법은 원자층증착법과 유사해 보이나, 원자층증착법의 경우 셀프-리미팅(self-limiting)한 소스가 분리되어 들어가서 원자층 단위로 막 성장을 유도하지만, 본 발명에 따른 퍼지 펄스트 MOCVD법은 소스가 동일하게 들어가기 때문에 화학기상증착(chemical vapor deposition; CVD)법의 기본 메카니즘을 따른다. 또한, 기존에 개발되어 있는 CVD 소스를 사용할 수 있기 때문에 새로운 전구체 개발에 대한 부담을 덜 수 있다. 또한, 얇은 두께의 막이 형성되도록 제어할 수 있기 때문에 기존의 MOCVD법에 비해 우수할 뿐만 아니라, 막 자체의 표면 거칠기(surface roughness)를 줄이고 보다 치밀한(dense) 막을 형성시킬 수 있다.
이하에서, 본 발명의 실시예에 따른 퍼지 펄스트 MOCVD 방법에 따라 실리콘 질화막 증착 방법을 설명한다.
도 4는 본 발명의 실시예에 따른 퍼지 펄스트 MOCVD 방법을 이용하여 실리콘 질화막을 형성하는 방법을 설명하기 위하여 도시한 도면이다.
도 4를 참조하면, 증착할 반응 챔버의 온도를 원하는 온도로 셋팅(setting)한다.
소스 가스들을 동시에 주입한다. 실리콘(Si) 소스(source)로서 모노실란(SiH4)를 사용하고 질소 소스로는 NH3를 사용한다. 소스 가스의 유량은 증착하고자 하는 막의 두께를 고려하여 적절히 조절한다.
소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스(purge pulse) 스텝을 진행한다. 상기 퍼지 펄스 스텝에 의하여 막형성이 되지 않고 잔류하는 미반응된 부산물들을 제거할 수 있다. 퍼지 펄스 스텝에 의하여 막 증착에 대한 시간적 여유를 주어 웨이퍼 전면에서의 균일한 막 성장을 유도할 수 있다. 퍼지 가스로는 불활성 가스, 예컨대 아르곤(Ar) 가스를 사용할 수 있다.
이어서, 퍼지 가스 주입을 차단하고 소스 가스들을 주입하여 막을 증착한다.
다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스 스텝을 진행한다.
상기와 같은 소스 가스 주입 단계, 퍼지 펄스 스텝, 소스 가스 주입 단계 및 퍼지 펄스 스텝을 1 사이클(cycle)로 하여 여러 사이클을 진행함으로서 원하는 증착 두께의 실리콘 질화막을 증착할 수 있다.
상기의 실시예에서는 커패시터의 유전막으로 사용되는 실리콘 질화막을 형성하는 방법에 대하여 설명하였으나, 이외에도 탄탈륨 산화막(Ta2O5), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 알루미늄 산화막(Al2O3), 티타늄 산화막(TiO2) 등을 퍼지 펄스트 MOCVD 방법을 이용하여 커패시터의 유전막으로 형성할 수 있다. 또한, 커패시터의 하부 전극도 퍼지 펄스트 MOCVD 방법을 이용하여 형성할 수 있다. 하부 전극으로는 루비듐(Ru), 백금(Pt), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 등을 사용할 수 있는데, 퍼지 펄스트 MOCVD 방법을 이용하여 형성할 수 있음은 물론이다. 또한, 커패시터의 상부 전극도 퍼지 펄스트 MOCVD 방법을 이용하여 형성할 수 있다. 상부 전극으로는 루비듐(Ru), 백금(Pt), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 등을 사용할 수 있는데, 퍼지 펄스트 MOCVD 방법을 이용하여 형성할 수도 있다.
이하에서, 퍼지 펄스트 MOCVD 방법을 이용한 반도체 소자의 커패시터 제조방법을 설명한다.
먼저 반도체 기판을 반응 챔버 내로 장입한다. 이어서, 하부전극 형성을 위한 소스 가스들을 동시에 주입한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스(purge pulse) 스텝을 진행한다. 이어서, 퍼지 가스 주입을 차단하고 하부 전극 형성을 위한 소스 가스들을 주입하여 막을 증착한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스 스텝을 진행한다. 상기와 같은 소스 가스 주입 단계, 퍼지 펄스 스텝, 소스 가스 주입 단계 및 퍼지 펄스 스텝을 1 사이클(cycle)로 하여 여러 사이클을 진행함으로서 원하는 증착 두께의 하부전극을 증착할 수 있다.
다음에 커패시터의 유전막을 형성하는데, 유전막을 형성하는 단계는 다음과 같다. 커패시터의 유전막을 형성하기 위하여 소스 가스들을 동시에 주입한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스(purge pulse) 스텝을 진행한다. 이어서, 퍼지 가스 주입을 차단하고 유전막 형성을 위한 소스 가스들을 주입하여 막을 증착한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스 스텝을 진행한다. 상기와 같은 소스 가스 주입 단계, 퍼지 펄스 스텝, 소스 가스 주입 단계 및 퍼지 펄스 스텝을 1 사이클(cycle)로 하여 여러 사이클을 진행함으로서 원하는 증착 두께의 유전막을 증착할 수 있다.
마지막으로 커패시터의 상부 전극을 형성하는데, 상부 전극 형성을 위한 과정들은 다음과 같다. 커패시터의 상부 전극을 형성하기 위하여 소스 가스들을 동시에 주입한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스(purge pulse) 스텝을 진행한다. 이어서, 퍼지 가스 주입을 차단하고 상부 전극 형성을 위한 소스 가스들을 주입하여 막을 증착한다. 다음에, 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 퍼지 펄스 스텝을 진행한다. 상기와 같은 소스 가스 주입 단계, 퍼지 펄스 스텝, 소스 가스 주입 단계 및 퍼지 펄스 스텝을 1 사이클(cycle)로 하여 여러 사이클을 진행함으로서 원하는 증착 두께의 상부 전극을 증착할 수 있다.
원하는 두께의 하부 전극, 유전막 및 상부 전극 증착이 완료되면 반응챔버로부터 웨이퍼를 언로딩(unloading)한다.
본 발명에 의하면, 전구체 선정에 어려움이 있는 원자층증착법을 사용하지 않으면서도, 높은 증착속도를 가지는 종래의 MOCVD법을 이용하면서 얇은 막을 제어할 수 있다. 따라서, 막 두께에 대한 균일성(uniformity)을 개선하여 MIM 커패시터의 커패시턴스 균일성을 개선할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1은 본 발명의 바람직한 실시예에 따른 퍼지 펄스트 MOCVD법을 설명하기 위하여 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 가스 펄싱 방법을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 퍼지 펄스트 MOCVD법을 적용하기 위한 챔버를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 퍼지 펄스트 MOCVD 방법을 이용하여 실리콘 질화막을 형성하는 방법을 설명하기 위하여 도시한 도면이다.
<도면의 주요 부분에 부호의 설명>
100: 반응 챔버 110: 가스 공급관
120, 130: 소스 가스 주입관 140: 퍼지 가스 주입관
150: 가스 배출관 160: 펌핑 수단
170: 조절밸브

Claims (6)

  1. (a) 증착하고자 하는 막이 형성될 반도체 기판을 반응 챔버 내로 장입하는 단계;
    (b) 증착하고자 하는 막의 소스 가스들을 동시에 반응 챔버내로 주입하여 막을 증착하는 단계;
    (c) 상기 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 잔류하는 미반응된 부산물들을 제거하는 단계;
    (d) 상기 퍼지 가스 주입을 차단하고 상기 소스 가스들을 동시에 주입하여 막을 증착하는 단계; 및
    (e) 상기 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 미반응된 부산물들을 제거하는 단계를 포함하며,
    상기 (b) 단계 내지 상기 (e) 단계를 1 사이클(cycle)로 하여 적어도 1회 이상 상기 사이클을 진행함으로서 원하는 두께의 막을 증착하는 퍼지 펄스트 MOCVD 방법.
  2. 제1항에 있어서, 상기 퍼지 가스로는 불활성 가스를 사용하는 퍼지 펄스트 MOCVD 방법.
  3. 제1항에 있어서, 상기 소스 가스들은 실리콘 소스 가스로 모노실란(SiH4)을 사용하고 질소 소스 가스로 NH3 가스를 사용하며, 상기 증착하고자 하는 막은 실리콘 질화막인 퍼지 펄스트 MOCVD 방법.
  4. (a) 반도체 기판을 반응 챔버 내로 장입하는 단계;
    (b) 실리콘(Si) 소스 가스와 질소 소스 가스를 동시에 반응 챔버내로 주입하여 실리콘 질화막을 증착하는 단계;
    (c) 상기 실리콘 소스 가스와 질소 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 잔류하는 미반응된 부산물들을 제거하는 단계;
    (d) 상기 퍼지 가스 주입을 차단하고 상기 실리콘(Si) 소스 가스와 질소 소스 가스를 동시에 주입하여 실리콘 질화막을 증착하는 단계; 및
    (e) 상기 상기 실리콘 소스 가스와 질소 소스 가스 주입을 차단하고 퍼지 가스를 주입하여 미반응된 부산물들을 제거하는 단계를 포함하며,
    상기 (b) 단계 내지 상기 (e) 단계를 1 사이클(cycle)로 하여 적어도 1회 이상 상기 사이클을 진행함으로서 원하는 두께의 실리콘 질화막을 증착하는 퍼지 펄스트 MOCVD 방법을 이용한 반도체 소자의 유전막 형성방법.
  5. 제4항에 있어서, 상기 실리콘 소스 가스는 모노실란(SiH4)이고, 상기 질소 소스 가스는 NH3 가스인 퍼지 펄스트 MOCVD 방법을 이용한 반도체 소자의 유전막 형성방법.
  6. 제4항에 있어서, 상기 퍼지 가스로는 불활성 가스를 사용하는 퍼지 펄스트 MOCVD 방법을 이용한 반도체 소자의 유전막 형성방법.
KR1020040033946A 2004-05-13 2004-05-13 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법 KR101084631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040033946A KR101084631B1 (ko) 2004-05-13 2004-05-13 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033946A KR101084631B1 (ko) 2004-05-13 2004-05-13 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법

Publications (2)

Publication Number Publication Date
KR20050108772A true KR20050108772A (ko) 2005-11-17
KR101084631B1 KR101084631B1 (ko) 2011-11-18

Family

ID=37284814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033946A KR101084631B1 (ko) 2004-05-13 2004-05-13 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법

Country Status (1)

Country Link
KR (1) KR101084631B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143147B1 (en) 2011-02-10 2012-03-27 Intermolecular, Inc. Methods and systems for forming thin films
US8580670B2 (en) 2009-02-11 2013-11-12 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapor deposition
CN115029778A (zh) * 2022-06-02 2022-09-09 西安电子科技大学 一种氧化镓外延薄膜的生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273473B1 (ko) * 1999-04-06 2000-11-15 이경수 박막 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580670B2 (en) 2009-02-11 2013-11-12 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapor deposition
US9045824B2 (en) 2009-02-11 2015-06-02 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapor deposition
US8143147B1 (en) 2011-02-10 2012-03-27 Intermolecular, Inc. Methods and systems for forming thin films
CN115029778A (zh) * 2022-06-02 2022-09-09 西安电子科技大学 一种氧化镓外延薄膜的生长方法

Also Published As

Publication number Publication date
KR101084631B1 (ko) 2011-11-18

Similar Documents

Publication Publication Date Title
CN110318041B (zh) 基底处理方法
KR101379015B1 (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
KR100497748B1 (ko) 반도체소자 제조용 원자층 증착 장치 및 원자층 증착 방법
US20180182614A1 (en) Method of depositing and etching si-containing film
KR101698376B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US7166541B2 (en) Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
US20080075881A1 (en) Method of Forming A Metallic Oxide Film Using Atomic Layer Deposition
KR20090039083A (ko) 루테늄 막 형성 방법
KR101165326B1 (ko) 대칭형 유입구 및 유출구를 통해 반응가스를 공급하는 기판 처리 장치
US20060040461A1 (en) Method of forming a capacitor
KR20060102470A (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
US20060078678A1 (en) Method of forming a thin film by atomic layer deposition
EP1205574A2 (en) Atomic layer deposition of Ta205 and high-K dielectrics
KR101084631B1 (ko) 퍼지 펄스트 ｍｏｃｖｄ 방법 및 이를 이용한 반도체소자의 유전막 제조방법
KR20090025053A (ko) 화학기상증착 챔버의 시즈닝 방법
KR20050076287A (ko) 반도체 소자에서의 박막 형성방법 및 그에 따른 박막형성장치
KR100508755B1 (ko) 균일한 두께의 박막을 형성하기 위한 방법 및 이를 위한장치
US20130180453A1 (en) Substrate processing device equipped with semicircle shaped antenna
KR100422577B1 (ko) 원자층증착법에 의한 산화물박막의 형성 방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR20040096402A (ko) 플라즈마 강화 순환 증착기술을 사용하여 박막을 형성하는방법
JP2007059735A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee