KR20050106489A - Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp - Google Patents
Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp Download PDFInfo
- Publication number
- KR20050106489A KR20050106489A KR1020057016485A KR20057016485A KR20050106489A KR 20050106489 A KR20050106489 A KR 20050106489A KR 1020057016485 A KR1020057016485 A KR 1020057016485A KR 20057016485 A KR20057016485 A KR 20057016485A KR 20050106489 A KR20050106489 A KR 20050106489A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- boron phosphide
- electrode
- compound semiconductor
- Prior art date
Links
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
관련 출원의 교차 참조Cross Reference of Related Application
본 출원은 35 U.S.C. §111(b)에 따라 2003년 4월 1일자로 출원된 미국 가출원 일련번호 제60/458,950호의 출원일자의 35 U.S.C. §119(e)(1)에 따른 이익을 청구하면서 35 U.S.C.의 §111(a)하에 출원된 출원이다. This application claims 35 U.S.C. 35 U.S.C. of the date of filing of US Provisional Serial No. 60 / 458,950, filed April 1, 2003, filed under § 111 (b). An application filed under § 111 (a) of 35 U.S.C. claiming benefits under §119 (e) (1).
본 발명은 층과의 오믹 접촉을 얻기 위하여 p-전도형 인화 붕소계 반도체층의 표면상에 제공되는 p형 오믹 전극 구조, 및 상기 p형 오믹 전극 구조를 채용한 화합물 반도체 소자에 관한 것이다. 특히, 본 발명은 화합물 반도체 발광 소자를 제조하는 기술에 관한 것이다.The present invention relates to a p-type ohmic electrode structure provided on the surface of a p-conductive boron phosphide-based semiconductor layer to obtain ohmic contact with a layer, and a compound semiconductor device employing the p-type ohmic electrode structure. In particular, the present invention relates to a technique for producing a compound semiconductor light emitting device.
종래에, Ⅲ-Ⅴ족 화합물 반도체의 유형인 인화 붕소(화학식: BP) 및 그 혼정으로부터 발광 다이오드(LED로 약기한다) 등의 인화 붕소계 반도체 소자를 제조하는 기술이 개시되어 있다(예컨데, 미국 특허 제6,069,021호 참조). 예를 들면, p-전도형 단량체 인화 붕소(화학식: BP)층은 pn-이중 헤테로(DH) 접합 구조를 갖는 발광부를 구성하는 장벽층 역할을 하도록 이용되고 있다[예를 들면, 일본 특허 공개평 제2-288388호 공보 참조]. 인화 붕소계 반도체 발광 다이오드는 예를 들면, 인화 붕소층으로 형성된 p형 클래드(cladding)층 및 p형 클래드층의 표면상에 제공되는 p형 오믹 전극으로 구성된다. 하나의 종래의 경우에 있어서, p형 인화 붕소층상에 제공되는 p형 오믹 전극은 알루미늄(Al)으로 형성된다[예를 들면, K. Shohno et al., J. Crystal Growth, vol. 24/25, 1974(네덜란드), p. 193 참조]. Conventionally, a technique for producing a boron phosphide-based semiconductor device such as a light emitting diode (abbreviated as LED) from boron phosphide (formula: BP), which is a type of group III-V compound semiconductor, and a mixed crystal thereof has been disclosed (for example, the United States) Patent 6,069,021). For example, the p-conductive monomer boron phosphide (BP) layer is used to serve as a barrier layer constituting a light emitting part having a pn-double hetero (DH) junction structure [for example, Japanese Patent Laid-Open See publication 2-288388. The boron phosphide-based semiconductor light emitting diode is composed of, for example, a p-type cladding layer formed of a boron phosphide layer and a p-type ohmic electrode provided on the surface of the p-type cladding layer. In one conventional case, the p-type ohmic electrode provided on the p-type boron phosphide layer is formed of aluminum (Al). See, eg, K. Shohno et al., J. Crystal Growth, vol. 24/25, 1974 (Netherlands), p. 193].
인화 붕소는 어떤 불순물도 의도적으로 첨가되지 않을 때 조차도, n-전도형 및 p-전도형 저저항 반도체층 중 하나를 제공하는 것으로 알려져 있다[예를 들면, K. Shohno et al., J. Crystal Growth, vol. 24/25, 1974(네덜란드), p. 193 참조]. 따라서, 오믹 전극은 클래드층 또는 접촉층 등의 전도성 인화 붕소층상에 형성될 수 있다. 접촉층 역할을 하는 마그네슘(원소기호: Mg)이 도핑된 p형 인화 붕소층을 갖는 종래의 화합물 반도체 발광 소자에 있어서, 오믹 접촉 전극은 금(원소기호: Au)-아연(원소기호: Zn)으로 형성된다(예를 들면, 일본 특허 공개평 제2-288388호 공보 참조). Boron phosphide is known to provide one of the n-conducting and p-conducting low resistance semiconductor layers even when no impurities are intentionally added [K. Shohno et al., J. Crystal Growth, vol. 24/25, 1974 (Netherlands), p. 193]. Thus, the ohmic electrode can be formed on a conductive boron phosphide layer such as a clad layer or a contact layer. In a conventional compound semiconductor light emitting device having a p-type boron phosphide layer doped with magnesium (element symbol: Mg) serving as a contact layer, the ohmic contact electrode is made of gold (element symbol: Au) -zinc (element symbol: Zn) (See, for example, Japanese Patent Laid-Open No. 2-288388).
그러나, 상술한 금속 종류가 이용될 때, p형 인화 붕소에 대하여 우수한 저항 접촉성을 나타내는 오믹 전극의 형성은 성공적으로 달성되지 않았다. 따라서, 발광 소자를 구동하기 위해 공급되는 전류(즉, 소자 동작 전류)를 통과시킬 때의 입력 저항은 불리하게도 증가하게 되어, 결과적으로 LED에 고 순방향 전압(Vf)이 나타나는 문제점이 있다. 또한, 상기 고 입력 저항은 저 역치 전압(Vth)을 갖는 레이저 다이오드(LD)의 제조에 문제점이 있다. However, when the above-described metal type is used, formation of an ohmic electrode exhibiting excellent ohmic contact with p-type boron phosphide has not been successfully achieved. Therefore, the input resistance when passing the current supplied to drive the light emitting device (i.e., the device operating current) disadvantageously increases, resulting in a problem that the high forward voltage Vf appears in the LED. In addition, the high input resistance has a problem in manufacturing a laser diode LD having a low threshold voltage Vth.
도 1은 본 발명의 재료와 종래의 재료의 전류-전압 특성을 도시한 그래프이다.1 is a graph showing the current-voltage characteristics of the material of the present invention and the conventional material.
도 2는 실시예 1에 기재된 LED의 개략 단면도이다.2 is a schematic cross-sectional view of the LED of Example 1. FIG.
도 3은 실시예 2에 기재된 LED의 개략 단면도이다.3 is a schematic cross-sectional view of the LED of Example 2. FIG.
도 4는 실시예 2에 기재된 LED의 개략 평면도이다.4 is a schematic plan view of the LED of Example 2. FIG.
본 발명의 목적은 붕소(B)와 인(P)을 구성 요소로서 함유하는 p형 인화 붕소계 반도체층의 표면상에 p형 오믹 전극의 우수한 오믹 접촉성을 제공하는 p형 오믹 전극 구조를 제공하는데 있다. 용어 "p형 오믹 전극"은 p형 반도체층상에 제공되는 양전극을 나타낸다. 본 발명의 또 다른 목적은 본 발명에 따른 전극 구조를 갖는 p형 오믹 전극을 구비한 화합물 반도체 발광 소자를 제공하는데 있다.It is an object of the present invention to provide a p-type ohmic electrode structure which provides excellent ohmic contact of a p-type ohmic electrode on the surface of a p-type boron phosphide-based semiconductor layer containing boron (B) and phosphorus (P) as components. It is. The term "p-type ohmic electrode" refers to a positive electrode provided on a p-type semiconductor layer. Another object of the present invention to provide a compound semiconductor light emitting device having a p-type ohmic electrode having an electrode structure according to the present invention.
상기 목적을 달성하기 위하여, 본 발명은 하기 내용을 제공한다.In order to achieve the above object, the present invention provides the following contents.
(1) 붕소와 인을 구성 원소로서 함유하고 표면을 갖는 p-전도형 인화 붕소계 반도체층; 및 (1) a p-conductive boron phosphide-based semiconductor layer containing boron and phosphorus as constituent elements and having a surface; And
상기 반도체층의 상기 표면에 배치되고, 상기 반도체층과 오믹 접촉하는 전극을 포함하며; 상기 반도체층과 접촉하는 상기 전극의 적어도 표면 부분은 란타니드 원소 또는 란타니드 원소 함유 합금으로 형성되어 있는 것을 특징으로 하는 오믹 전극 구조.An electrode disposed on the surface of the semiconductor layer and in ohmic contact with the semiconductor layer; At least a surface portion of the electrode in contact with the semiconductor layer is formed of a lanthanide element or a lanthanide element-containing alloy.
(2) 상기 (1)에 있어서,(2) In the above (1),
상기 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄과 4.5 eV 이하의 일 함수를 갖는 원소로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 오믹 전극 구조.And the surface portion of the electrode in contact with the surface of the semiconductor layer is formed of an alloy composed of lanthanum and an element having a work function of 4.5 eV or less.
(3) 상기 (1) 또는 (2)에 있어서, (3) As for (1) or (2),
상기 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄과 알루미늄으로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 오믹 전극 구조.And the surface portion of the electrode in contact with the surface of the semiconductor layer is formed of an alloy consisting of lanthanum and aluminum.
(4) 상기 (1) 또는 (2)에 있어서,(4) As for (1) or (2),
상기 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄과 실리콘으로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 오믹 전극 구조.And the surface portion of the electrode in contact with the surface of the semiconductor layer is formed of an alloy consisting of lanthanum and silicon.
(5) 상기 (1) 내지 (4) 중 어느 하나에 있어서, (5) In any one of said (1)-(4),
상기 전극은 상기 반도체층과 접촉하는 란타니드 원소 또는 란타니드 원소 함유 합금으로 된 바닥층, 상기 바닥층에 티타늄, 몰리브덴 및 백금 중 하나 이상으로 된 중간층, 및 상기 중간층에 금 또는 알루미늄으로 된 상부층을 포함하는 것을 특징으로 하는 오믹 전극 구조. The electrode includes a bottom layer of a lanthanide element or a lanthanide element-containing alloy in contact with the semiconductor layer, an intermediate layer of at least one of titanium, molybdenum and platinum in the bottom layer, and an upper layer of gold or aluminum in the intermediate layer. Ohmic electrode structure, characterized in that.
(6) 상기 (1) 내지 (5) 중 어느 하나에 기재된 상기 오믹 전극 구조를 포함하는 화합물 반도체 장치로서, (6) A compound semiconductor device comprising the ohmic electrode structure according to any one of (1) to (5) above.
상기 p-전도형 인화 붕소계 반도체층은 도핑되지 않고, 불순물이 고의로 첨가되지 않은 p형 단량체 인화 붕소로 형성되고 상온에서 2.8 eV 내지 5.4eV 사이의 포괄적인 밴드갭을 갖는 것을 특징으로 하는 화합물 반도체 소자. The p-conductive boron phosphide-based semiconductor layer is a compound semiconductor, characterized in that it is formed of p-type monomer boron phosphide which is not doped and intentionally added with impurities and has a comprehensive bandgap between 2.8 eV and 5.4 eV at room temperature. device.
(7) 상기 (6)에 기재된 상기 화합물 반도체 소자를 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자.(7) A compound semiconductor light emitting device comprising the compound semiconductor device according to (6) above.
(8) 절연성 또는 전도성의 결정으로 형성된 결정성 기판;(8) a crystalline substrate formed of an insulating or conductive crystal;
상기 결정성 기판상에 형성된 화합물 반도체로 형성되어 있는 발광층;A light emitting layer formed of a compound semiconductor formed on the crystalline substrate;
붕소와 인을 구성 원소로서 함유하고 상기 발광층에 형성되어 있는 p-전도형 인화 붕소계 반도체층으로서, 표면을 갖는 p-전도형 인화 붕소계 반도체층; 및A p-conductive boron phosphide-based semiconductor layer containing boron and phosphorus as constituent elements and formed in the light emitting layer, comprising: a p-conductive boron phosphide-based semiconductor layer having a surface; And
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하여 형성되고 이 표면과 오믹 접촉하는 p-전도형 오믹 전극을 포함하는 화합물 반도체 발광 소자로서,A compound semiconductor light emitting device comprising a p-conductive ohmic electrode formed in contact with the surface of the p-conductive boron phosphide semiconductor layer and in ohmic contact with the surface,
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하는 상기 p-전도형 오믹 전극의 적어도 표면 부분은 란타니드 원소 또는 란타니드 원소 함유 합금으로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자. And at least a surface portion of the p-conductive ohmic electrode in contact with the surface of the p-conductive boron phosphide based semiconductor layer is formed of a lanthanide element or a lanthanide element-containing alloy.
(9) 상기 (8)에 있어서,(9) As for (8),
상기 p-전도형 인화 붕소계 반도체층은 BαAlβGaγIn1 -α-β-γP1 -δAsδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0≤δ<1) 또는 BαAlβGaγIn1-α-β-γP1-δNδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0≤δ<1)로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.The p-conducting boron phosphide-based semiconductor layer is B α Al β Ga γ In 1 -α-β-γ P 1 -δ As δ (0 <α≤1, 0≤β <1, 0≤γ <1, 0 <α + β + γ≤1, 0≤δ <1) or B α Al β Ga γ In 1 -α-β-γ P 1-δ N δ (0 <α≤1, 0≤β <1, A compound semiconductor light-emitting device, which is formed of 0 ≦ γ <1, 0 <α + β + γ ≦ 1, 0 ≦ δ <1).
(10) 상기 (8)에 있어서,(10) As for (8),
상기 p-전도형 인화 붕소계 반도체층은 단량체 인화 붕소(BP), 인화 붕소 갈륨 인듐(조성식: BαGaγIn1 -α-γP: 0<α≤1, 0≤γ<1) 또는 붕소와 인에 더하여 복수개의 Ⅴ족 원소를 함유하는 혼정 화합물로 형성되는 것을 특징으로 하는 화합물 반도체 발광 소자.The p-conductive boron phosphide-based semiconductor layer is a monomer boron phosphide (BP), indium boron phosphide (formula: B α Ga γ In 1 -α-γ P: 0 <α≤1, 0≤γ <1) or A compound semiconductor light-emitting device, comprising: a mixed crystal compound containing a plurality of Group V elements in addition to boron and phosphorus;
(11) 상기 (10)에 있어서,(11) As for (10),
상기 p-전도형 인화 붕소계 반도체층은 질화 인화 붕소(조성식: BP1 -δNδ: 0≤δ<1) 또는 비화 인화 붕소(조성식: BP1 -δAsδ)로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.The p-conductive boron phosphide-based semiconductor layer is formed of boron nitride phosphide (formula: BP 1 -δ N δ : 0≤δ <1) or boron arsenide phosphide (formula: BP 1 -δ As δ ) Compound semiconductor light emitting device.
(12) 상기 (8) 내지 (11) 중 어느 하나에 있어서,(12) any one of (8) to (11) above,
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄 및 4.5 eV 이하의 일 함수를 갖는 원소로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.And the surface portion of the electrode in contact with the surface of the p-conductive boron phosphide-based semiconductor layer is formed of an alloy composed of lanthanum and an element having a work function of 4.5 eV or less.
(13) 상기 (8) 내지 (12) 중 어느 하나에 있어서, (13) In any one of said (8)-(12),
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄과 알루미늄으로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.And the surface portion of the electrode in contact with the surface of the p-conductive boron phosphide-based semiconductor layer is formed of an alloy consisting of lanthanum and aluminum.
(14) 상기 (8) 내지 (12) 중 어느 하나에 있어서, (14) The method according to any one of (8) to (12) above,
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란탄과 실리콘으로 구성된 합금으로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.And the surface portion of the electrode in contact with the surface of the p-conductive boron phosphide-based semiconductor layer is formed of an alloy consisting of lanthanum and silicon.
(15) 상기 (8) 내지 (14) 중 어느 하나에 있어서,(15) In any one of said (8)-(14),
상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.The compound semiconductor layer is formed of a III-V compound semiconductor, characterized in that the compound semiconductor light emitting device.
(16) 상기 (8) 내지 (15) 중 어느 하나에 있어서, (16) any one of (8) to (15) above,
상기 화합물 반도체층은 질화 갈륨 인듐(조성식: GaxIn1 - xN: 0≤x≤1) 또는 질화 인화 갈륨(조성식: GaN1 - yPy: 0≤y≤1)으로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.The compound semiconductor layer may be indium gallium nitride being formed by: -: -:: (0≤y≤1 formula y P y GaN 1) (the composition formula In x Ga 1 x N 0≤x≤1) nitride or gallium phosphide A compound semiconductor light emitting device characterized by the above-mentioned.
(17) 상기 (8) 내지 (16) 중 어느 하나에 있어서, (17) In any one of (8)-(16),
상기 p-전도형 인화 붕소계 반도체층의 상기 표면과 접촉하는 상기 전극의 상기 표면 부분은 란타니드 원소 또는 란타니드 원소 함유 합금으로 형성되고, 평면 형상으로서 결합을 위한 패드 전극 부분과 상기 패드 전극 부분으로부터 연장되는 네트형 부분을 갖는 것을 특징으로 하는 화합물 반도체 발광 소자.The surface portion of the electrode in contact with the surface of the p-conductive boron phosphide-based semiconductor layer is formed of a lanthanide element or a lanthanide element-containing alloy, and has a pad electrode portion and a pad electrode portion for bonding as a planar shape. A compound semiconductor light-emitting device having a net-like portion extending from the.
(18) 상기 (7) 내지 (17) 중 어느 하나에 있어서,(18) any one of (7) to (17) above,
상기 p-전도형 인화 붕소계 반도체층은 도핑되지 않고, 어떤 불순물도 의도적으로 첨가되지 않으며, 상온에서 2.8 eV 내지 5.4 eV의 밴드갭을 포괄적으로 갖는 p형 단량체 붕소로 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.The p-conductive boron phosphide-based semiconductor layer is not doped, no impurities are intentionally added, and is formed of a p-type monomer boron having a comprehensive bandgap of 2.8 eV to 5.4 eV at room temperature. Compound semiconductor light emitting device.
(19) 상기 (8) 내지 (18) 중 어느 하나에 기재된 상기 화합물 반도체 소자를 이용한 LED 램프.(19) An LED lamp using the compound semiconductor element according to any one of the above (8) to (18).
본 발명은 p-형 인화 붕소계 반도체층에 관하여 우수한 오믹 접촉성을 제공하기 위한 전극 구조에 관한 것이다.The present invention relates to an electrode structure for providing excellent ohmic contact with respect to a p-type boron phosphide based semiconductor layer.
본 발명에 있어서, 용어 "인화 붕소계 반도체"는 구성 원소로서 붕소(원소기호: B) 및 인(원소기호: P)를 함유하는 화합물 반도체를 나타낸다. 구체적인 예는 BαAlβGaγIn1 -α-β-γP1 -δAsδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0≤δ<1) 및 BαAlβGaγIn1 -α-β-γP1 -δNδ(0<α≤1, 0≤β<1, 0≤γ<1, 0<α+β+γ≤1, 0≤δ<1)를 포함한다. 또한, 예는 단량체 인화 붕소(BP), 인화 붕소 갈륨 인듐(조성식: BαGaγIn1 -α-γP: 0<α≤1, 0≤γ<1) 및 질화 인화 붕소(조성식: BP1-δNδ: 0≤δ<1)이나 비화 인화 붕소(조성식: BP1 -δAsδ) 등의 복수의 Ⅴ족 원소종을 함유하는 혼정 화합물을 포함한다. 인(P)의 하한의 조성비(1-δ)는 예를 들면, BP1 -δNδ, BP1-δAsδ 등의 경우에 바람직하게는 0.50 이상, 보다 바람직하게는 0.75 이상이다.In the present invention, the term "boron phosphide semiconductor" denotes a compound semiconductor containing boron (element symbol: B) and phosphorus (element symbol: P) as constituent elements. Specific examples include B α Al β Ga γ In 1 -α-β-γ P 1 -δ As δ (0 <α≤1, 0≤β <1, 0≤γ <1, 0 <α + β + γ≤ 1, 0≤δ <1) and B α Al β Ga γ In 1 -α-β-γ P 1 -δ N δ (0 <α≤1, 0≤β <1, 0≤γ <1, 0 < α + β + γ ≦ 1, 0 ≦ δ <1). Examples include monomer boron phosphide (BP), gallium boron phosphide (formula: B α Ga γ In 1 -α-γ P: 0 <α ≦ 1, 0 ≦ γ <1) and boron nitride phosphide (formula: BP And a mixed compound containing a plurality of Group V element species such as 1-δ Nδ: 0 ≦ δ <1) and boron phosphide (formula: BP 1 -δ As δ ). The composition ratio (1-δ) of the lower limit of phosphorus (P) is preferably 0.50 or more, more preferably 0.75 or more, for example, in the case of BP 1 -δ N δ , BP 1 -δ As δ and the like.
p형 오믹 전극이 제공되는 p형 인화 붕소계 반도체층은 할로겐법, 하이드라이드법 또는 MOCVD[유기-금속 화학적 증기 퇴적(metal-organic chemical vapor deposition)]을 통해서 형성될 수 있다. 대안으로, 반도체층은 분자선 에피택시를 통하여 증기상으로 성장될 수 있다[J.Solid State Chem., 133(1997), p. 269-272 참조]. 구체적으로, p형 단량체 인화 붕소층은 MOVCD에 의해서 원료로서 트리 에틸 붕소[분자식: (C2H5)3B] 및 포스핀(분자식: PH3)를 사용하여 형성될 수 있다. p형 BP층은 바람직하게는 1,000℃ 내지 1200℃에서 형성되고, 층 형성 동안의 원료 공급 비율[=PH3/(C2H5)3B]은 바람직하게는 10 내지 50으로 제어된다. 어떤 불순물도 의도적으로 첨가되지 않은 BP층, 즉, 도핑되지 않은 BP층은 불순물의 확산으로 야기되는 다른 구성요소 층의 열화를 효과적으로 방지한다. 형성 온도와 Ⅴ/Ⅲ 비율 뿐만아니라 형성 속도도 엄격히 제어함으로써, 광 밴드갭을 갖는 인화 붕소계 반도체층이 형성될 수 있다(무심사 일본 특허 공보 제2002-158282호 참조).The p-type boron phosphide-based semiconductor layer provided with the p-type ohmic electrode may be formed by halogen method, hydride method or MOCVD (metal-organic chemical vapor deposition). Alternatively, the semiconductor layer can be grown in the vapor phase through molecular beam epitaxy [J. Solid State Chem., 133 (1997), p. 269-272]. Specifically, the p-type monomer boron phosphide layer may be formed by MOVCD using triethyl boron [molecular formula: (C 2 H 5 ) 3 B] and phosphine (molecular formula: PH 3 ) as raw materials. The p-type BP layer is preferably formed at 1,000 ° C. to 1200 ° C., and the raw material feed ratio [= PH 3 / (C 2 H 5 ) 3 B] during layer formation is preferably controlled to 10 to 50. The BP layer, in which no impurities are intentionally added, ie, the undoped BP layer, effectively prevents deterioration of other component layers caused by diffusion of impurities. By strictly controlling the formation temperature and the V / III ratio as well as the formation speed, a boron phosphide-based semiconductor layer having an optical band gap can be formed (see Unexamined Japanese Patent Publication No. 2002-158282).
상온에서 2.8 eV 내지 5.4 eV의 밴드갭을 포괄적으로 갖는 p형 인화 붕소계 반도체층이 특히 바람직하게 이용된다. 보다 바람직하게는, 2.8 eV 내지 3.2 eV만큼 넓은 밴드갭을 갖는 p형 인화 붕소계 반도체층은 장벽 작용을 갖는 장벽층, 예를 들면, 화합물 반도체 발광 소자에 포함되는 p형 클래드층으로서 이용될 수 있다. 이러한 광 밴드갭 p형 인화 붕소계 반도체층은 질화 갈륨 인듐(조성식: GaxIn1-xN: 0≤x≤1)이나 질화 인화 갈륨(조성식: GaN1 - yPy: 0≤y≤1)으로 형성된 광선층으로부터 방출되는 가시광(청색, 녹색 등)을 발광 소자의 외부로 투과하기 위한 윈도우층을 적절히 형성한다. 밴드갭이 5.4eV를 초과하면, 발광층에 대한 장벽 높이가 증가되어, 순방향 전압 또는 역치 전압이 낮은 화합물 반도체 발광 소자를 제조하기에 불리해진다. 예를 들면, p형 클래드층은 상온에서 1×1O19㎝-3 이상의 캐리어 농도와 5×10-2Ωㆍ㎝이하의 저항률을 갖는 저저항의 인화 붕소층으로부터 적절히 형성된다. p형 클래드층을 구성하는 p형 인화 붕소층의 두께는 500㎚ 이상과 5,000㎚ 이하로 제어되는 것이 바람직하다. p형 클래드층과의 접촉을 이루기 위해 형성되는 p형 오믹 전극의 구조에 있어서, 지나치게 얇은 p형 클래드층은 오믹 전극을 통하여 공급되는 소자 동작 전류가 발광층의 전체 표면에 균일하게 확산될 수 없기 때문에 부적절하다.Particularly preferably, a p-type boron phosphide-based semiconductor layer having a bandgap of 2.8 eV to 5.4 eV at room temperature is used. More preferably, the p-type boron phosphide-based semiconductor layer having a bandgap as wide as 2.8 eV to 3.2 eV may be used as a barrier layer having a barrier action, for example, a p-type cladding layer included in a compound semiconductor light emitting device. have. The optical band gap p-type boron phosphide-based semiconductor layer is indium gallium nitride (compositional formula: Ga x In 1-x N : 0≤x≤1) nitride or gallium phosphide (compositional formula: GaN 1 - y P y: 0≤y≤ A window layer for transmitting visible light (blue, green, etc.) emitted from the light ray layer formed by 1) to the outside of the light emitting element is appropriately formed. If the bandgap exceeds 5.4 eV, the barrier height for the light emitting layer is increased, which is disadvantageous for manufacturing a compound semiconductor light emitting device having a low forward voltage or a low threshold voltage. For example, the p-type cladding layer is appropriately formed from a low-resistance boron phosphide layer having a carrier concentration of 1 × 10 19 cm −3 or more and resistivity of 5 × 10 −2 Pa · cm or less at room temperature. It is preferable that the thickness of the p-type boron phosphide layer which comprises a p-type cladding layer is controlled to 500 nm or more and 5,000 nm or less. In the structure of the p-type ohmic electrode formed to make contact with the p-type cladding layer, in the p-type cladding layer which is too thin, the device operating current supplied through the ohmic electrode cannot uniformly spread on the entire surface of the light emitting layer. Inappropriate
이러한 p형 인화 붕소계 반도체층을 채용하는 화합물 반도체 소자 상에 어떤 특별한 제한도 부과되지 않는다. 그러나, 전형적인 예는 인화 붕소계 반도체 LED이다. 특히, 상술한 바와 같이, 인화 붕소계 반도체층은 바람직하게는 질화 갈륨 인듐(조성식: GaxIn1-xN: 0≤x≤1)이나 질화 인화 갈륨(조성식: GaN1 - yPy: 0≤y≤1)으로 형성된 발광층을 조합하여 사용된다. 게다가, 인화 붕소계 반도체층은 레이져 다이오드(LD) 등의 화합물 반도체 발광 소자에 이용될 수 있다.No particular limitation is imposed on the compound semiconductor device employing this p-type boron phosphide-based semiconductor layer. However, a typical example is a boron phosphide-based semiconductor LED. In particular, the boron phosphide-based semiconductor layer is preferably gallium indium as described above (composition formula: Ga x In 1-x N : 0≤x≤1) nitride or gallium phosphide (compositional formula: GaN 1 - y P y: It is used in combination with a light emitting layer formed of 0 ≦ y ≦ 1). In addition, the boron phosphide-based semiconductor layer can be used in compound semiconductor light emitting devices such as laser diodes (LD).
본 발명에 있어서, 클래드층, 전극을 형성하기 위한 접촉층 또는 유사층 역할을 하는 p형 인화 붕소계 반도체층의 표면에 접촉되는 p형 오믹 전극의 저면은 란타니드 원소 층 또는 란타니드 원소 함유 합금층으로 형성된다.In the present invention, the bottom surface of the p-type ohmic electrode in contact with the surface of the p-type boron phosphide-based semiconductor layer serving as a cladding layer, a contact layer for forming an electrode, or a similar layer is a lanthanide element layer or a lanthanide element-containing alloy. Formed into layers.
용어 "란타니드 원소"는 란탄(La, 원자수: 57)부터 루테튬(Lu, 원자수: 71)을 포함하는 원소 군을 언급한다(J. A. Duffy, "Inorganic Chemistry", Hirokawa Shoten, April 15, 1971 출판, 5판, 262페이지 참조). 세륨(Ce, 원자수: 58), 프라세오디뮴(Pr, 원자수: 59), 네오디뮴(Nd, 원자수: 60) 및 홀뮴(Ho, 원자수: 67) 등의 원소는 집합적으로 "란타노이드(lanthanoids)"로 간주된다("Inorganic Chemistry"상의 263페이지 참조). 특히, 본 발명에 있어서, 란타노이즈 중에서 란탄 및 란탄 합금은 p형 인화 붕소계 반도체층에 관하여 우수한 오믹 접촉 특성을 제공하기 때문에, p형 오믹 전극의 저면부는 바람직하게는, 란탄(La) 또는 란탄 합금으로 형성된다. 게다가, 란타노이즈 중에서 란탄(La) 또는 란탄 합금은 인화 붕소계 반도체층에 관하여 가장 우수한 결합 특성을 제공하여, 저면부는 층에 단단히 결합될 수 있다. The term "lanthanide element" refers to a group of elements, including lanthanum (La, 57 atoms) to lutetium (Lu, 71 atoms) (JA Duffy, "Inorganic Chemistry", Hirokawa Shoten, April 15, 1971 Publication, 5th edition, p. 262). Elements such as cerium (Ce, number of atoms: 58), praseodymium (Pr, number of atoms: 59), neodymium (Nd, number of atoms: 60), and holmium (Ho, number of atoms: 67) are collectively referred to as "lanthanoids ( lanthanoids "(see page 263 in" Inorganic Chemistry "). In particular, in the present invention, since the lanthanum and the lanthanum alloy provide excellent ohmic contact properties with respect to the p-type boron phosphide-based semiconductor layer, the bottom portion of the p-type ohmic electrode is preferably lanthanum (La) or lanthanum. It is formed of an alloy. In addition, lanthanum (La) or lanthanum alloy among the lanthanum provides the best bonding properties with respect to the boron phosphide-based semiconductor layer, so that the bottom portion can be firmly bonded to the layer.
란탄 및 4.5 eV 이하의 일 함수를 갖는 물질로 형성되는 합금은 바람직하게는 p형 인화 붕소계 반도체층의 표면에 접촉되는 p형 오믹 전극 저면부를 형성하는데 이용된다. 합금이 4.5 eV를 초과하는 일 함수를 가질 때, p형 인화 붕소계 반도체층에 관한 장벽 높이가 가파르게 증가하고, p형 오믹 전극의 제조에 불리하게 된다. 큰 일 함수를 갖는 것에 대하여, 란탄 및 고융점을 갖는 물질의 합금은 우수한 내열성을 갖는 p형 오믹 전극을 형성하는데 유리하다. 따라서, 융점이 높은 합금은 일 함수가 작고 융점이 낮은 갈륨(일 함수=4.0eV, 융점=29.8℃)이나 인듐(일 함수=3.8eV, 융점=156℃)과의 란탄 합금보다 더 바람직하다. 예를 들면, 우수한 오믹 접촉성을 나타내는 저면부는 란탄과 알루미늄(일 함수: 4.3 eV, 융점: 660℃)과의 합금 또는 란탄과 규소(일 함수: 4.0 eV, 융점: 1,414℃)와의 합금으로부터 적절히 형성될 수 있다. An alloy formed of lanthanum and a material having a work function of 4.5 eV or less is preferably used to form the p-type ohmic electrode bottom portion in contact with the surface of the p-type boron phosphide-based semiconductor layer. When the alloy has a work function of more than 4.5 eV, the barrier height for the p-type boron phosphide-based semiconductor layer increases sharply, which is disadvantageous for the manufacture of the p-type ohmic electrode. For those with a large work function, alloys of lanthanum and materials with high melting points are advantageous for forming p-type ohmic electrodes with good heat resistance. Therefore, high melting point alloys are more preferable than lanthanum alloys with small work function and low melting point gallium (work function = 4.0 eV, melting point = 29.8 ° C.) or indium (work function = 3.8 eV, melting point = 156 ° C.). For example, the bottom portion exhibiting good ohmic contact is suitably from an alloy of lanthanum and aluminum (work function: 4.3 eV, melting point: 660 ° C.) or an alloy of lanthanum and silicon (work function: 4.0 eV, melting point: 1,414 ° C.). Can be formed.
알루미늄(Al) 또는 규소(Si)의 함유량은 질량%에 대하여 1질량%이상 및 50질량%미만인 것이 적절하다. 상기 란탄 합금 막은 진공 증착법, 전자 빔 증착법, 또는 고주파 스퍼터링법 등의 수단을 이용하여 형성될 수 있다. 원형 또는 사각형 등의 원하는 평면 형상을 갖는 저면부는 공지의 포토리소그래피 기술을 통하여 합금막을 패터닝함으로써 형성될 수 있다. 상기 합금의 예는 란탄과 텔루르(원소기호: Te, 일 함수=4.3 eV, 융점=450℃)와의 합금인 텔루르화 란탄(조성식: La2Te3)이나, 란탄과 니켈(원소기호: Ni, 일 함수=4.5 eV, 융점=1,453℃)과의 합금인 란탄 니켈(조성식: LaNi5) 합금을 더 포함한다.It is preferable that content of aluminum (Al) or silicon (Si) is 1 mass% or more and less than 50 mass% with respect to mass%. The lanthanum alloy film may be formed using a means such as vacuum deposition, electron beam deposition, or high frequency sputtering. The bottom portion having a desired planar shape, such as a circle or a square, may be formed by patterning the alloy film through known photolithography techniques. Examples of the alloy include lanthanum telluride (formula: La 2 Te 3 ), which is an alloy of lanthanum and tellurium (element symbol: Te, work function = 4.3 eV, melting point = 450 ° C), or lanthanum and nickel (element symbol: Ni, It further includes a lanthanum nickel (composition formula: LaNi 5 ) alloy which is an alloy with a work function of 4.5 eV and a melting point of 1,453 ° C.
본 발명에 따른 란탄 또는 란탄 합금으로 형성된 저면부를 갖는 p형 오믹 전극의 특성은 예를 들면, 일반적으로 사용되는 전류-전압(I-V) 특성 프로파일을 통하여 조사될 수 있다. 예를 들면, 도 1은 란탄-알루미늄 합금(조성식: LaAl2)으로 형성된 p형 오믹 전극의 I-V 특성 프로파일을 종래의 전극의 특성과 비교하여 나타낸다. I-V 특성은 350㎛의 간격으로 배열되는 p형 오믹 전극간에서 측정된다. 각 측정에서, 동일한 전기 저항을 갖는 p형 인화 붕소층이 이용되었다. 따라서, 저저항은 저접촉 저항을 나타낸다. 도 1에 나타낸 바와 같이, 주어진 인가 전압 하에서, 본 발명에 따른 LaAl2 전극은 알루미늄(Al), 금(Au)-아연(Zn) 합금 또는 금(Au)-베릴륨(Be) 합금으로 형성된 종래의 오믹 전극과 비교하여 많은 전류 흐름을 달성할 수 있다. 따라서, 저접촉 저항을 갖는 p형 오믹 전극이 제조될 수 있다.The properties of the p-type ohmic electrode having the bottom portion formed of lanthanum or lanthanum alloy according to the present invention can be investigated through, for example, a current-voltage (IV) characteristic profile generally used. For example, FIG. 1 shows the IV characteristic profile of a p-type ohmic electrode formed of a lanthanum-aluminum alloy (Formula LaAl 2 ) in comparison with that of a conventional electrode. IV characteristics were measured between p-type ohmic electrodes arranged at intervals of 350 mu m. In each measurement, a p-type boron phosphide layer having the same electrical resistance was used. Therefore, low resistance represents low contact resistance. As shown in Fig. 1, under a given applied voltage, the LaAl 2 electrode according to the present invention is formed of an aluminum (Al), gold (Au) -zinc (Zn) alloy or a gold (Au) -beryllium (Be) alloy. Many current flows can be achieved as compared to ohmic electrodes. Thus, a p-type ohmic electrode having a low contact resistance can be manufactured.
오믹 전극과 p형 인화 붕소계 반도체층 간의 우수한 접촉을 얻기 위하여, p형 오믹 전극, 특히 그 저면부는 미세한 구멍이 없는 연속 막으로 형성되는 것이 바람직하다. 따라서, 저면부는 바람직하게는 1O㎚이상, 보다 바람직하게는 100㎚이상, 가장 바람직하게는 300㎚의 두께를 갖는 란탄 함유 막으로 형성된다. In order to obtain excellent contact between the ohmic electrode and the p-type boron phosphide-based semiconductor layer, it is preferable that the p-type ohmic electrode, especially its bottom portion, is formed of a continuous film without fine pores. Accordingly, the bottom portion is preferably formed of a lanthanum-containing film having a thickness of 100 nm or more, more preferably 100 nm or more, and most preferably 300 nm.
저면부의 표면상에 다른 금속막을 스태킹함으로써 다층 구조를 갖는 오믹 전극이 제작될 수 있다. 예를 들면, 바람직한 형태에 있어서, 티타늄(Ti)막과 금(Au)막이 120㎚의 두께의 란탄(La)(95질량%)-알루미늄(Al)(5질량%)합금막으로 형성된 저면부(원형의 평면 형상)에 순차적으로 스태킹되어, 3층 구조의 p형 오믹 전극을 형성한다. 스태킹 층 구조를 갖는 p형 오믹 전극이 제작될 때, 최상층은 본딩을 용이하게 하기 위하여 금(Au) 또는 알루미늄(Al)으로 형성되는 것이 바람직하다. 게다가, 3층 구조의 p형 오믹 전극에 포함되고 저면부와 최상층에 샌드위칭되는 중간층은 백금(Pt), 또는 티타늄 또는 몰리브덴(Mo) 등의 천이 금속으로 형성될 수 있다.By stacking another metal film on the surface of the bottom portion, an ohmic electrode having a multilayer structure can be produced. For example, in a preferable embodiment, the bottom portion of the titanium (Ti) film and the gold (Au) film formed of a lanthanum (La) (95 mass%)-aluminum (Al) (5 mass%) alloy film having a thickness of 120 nm Stacked sequentially (circular planar shape) to form a p-type ohmic electrode of a three-layer structure. When a p-type ohmic electrode having a stacking layer structure is manufactured, it is preferable that the uppermost layer is formed of gold (Au) or aluminum (Al) to facilitate bonding. In addition, the intermediate layer included in the p-type ohmic electrode having a three-layer structure and sandwiched on the bottom and top layers may be formed of a transition metal such as platinum (Pt) or titanium or molybdenum (Mo).
본 발명에 따른 구조의 p형 오믹 전극의 이용을 통하여, 우수한 전기적 특성을 나타내는 화합물 반도체 발광 소자가 제공될 수 있다. 예를 들면, 저순방향 전압(Vf)을 나타내는 LED가 제공될 수 있다. 저Vf의 가시 발광 LED는, 예를 들면, 사파이어 기판/n형 질화 갈륨(GaN) 클래드층/n형 질화 갈륨 인듐(GaInN) 발광층/p형 인화 붕소(BP) 클래드층을 구성하는 스태킹 구조의 사용에 의해 형성될 수 있으며, 란탄-알루미늄 합금막으로 형성된 p형 오믹 전극은 p형 BP 클래드층의 표면상에 제공된다. 300㎛∼350㎛의 칩 사이즈를 갖는 LED에 있어서, p형 오믹 전극의 저면부는 예를 들면 90㎛~150㎛의 직경을 갖는 것이 바람직하다. 서로 다른 인듐 조성비(=1-X)를 갖는 복수의 질화 갈륨 인듐 영역을 포함하는 다상 구조의 GaxIn1 - xN (0<X<1)층이 이용될 때, 보다 높은 발광 강도를 갖는 화합물 반도체 발광 소자가 효과적으로 제조될 수 있다(일본 특허 제3090057호).Through the use of the p-type ohmic electrode of the structure according to the present invention, a compound semiconductor light emitting device exhibiting excellent electrical characteristics can be provided. For example, an LED indicative of low forward voltage Vf may be provided. The low Vf visible light emitting LED has, for example, a stacking structure constituting a sapphire substrate / n type gallium nitride (GaN) clad layer / n type gallium indium nitride (GaInN) light emitting layer / p type boron phosphide (BP) clad layer. It can be formed by use, and the p-type ohmic electrode formed of the lanthanum-aluminum alloy film is provided on the surface of the p-type BP clad layer. In the LED having a chip size of 300 µm to 350 µm, the bottom portion of the p-type ohmic electrode preferably has a diameter of 90 µm to 150 µm, for example. When a Ga x In 1 - x N (0 <X <1) layer of a multiphase structure including a plurality of gallium indium regions having different indium composition ratios (= 1-X) is used, it has higher emission intensity. A compound semiconductor light emitting element can be manufactured effectively (Japanese Patent No. 3090057).
예를 들면, 500㎛이상의 한 변의 길이를 갖는 평면적이 큰 LED를 제조하기 위한 효과적인 수단은 p형 인화 붕소계 반도체층의 표면의 넓은 범위에 p형 오믹 전극을 배치하는 것이다. 상기 오믹 전극은 소자 동작 전류가 발광층의 표면의 넓은 범위에 걸쳐 확산될 수 있기 때문에 고발광 강도와 넓은 발광 면적을 갖는 LED의 제조에 유리하다. 오믹 전극은 소자 동작 전류가 균일하게 확산될 수 있는 형상으로 형성되는 것이 바람직하다. 예를 들면, 란탄-알루미늄 합금으로 형성된 p형 오믹 전극이 발광층상에 제공되는 p형 인화 붕소 갈륨 혼합층의 표면에 배치되어, p형 오믹 전극은 전기적 접촉을 이루는 격자상 또는 망상을 나타낸다. 대안으로, p형 오믹 전극은 p형 인화 붕소계 반도체층의 표면과 접촉하기 위해 제공되는 란탄-규소 합금의 저면부, 및 저면부와 전극간의 전기 전도가 유지되면서 저면부에서 칩의 주변까지 방사상 또는 가지 형상으로 연장되는 부분으로 제조된다. 다른 대안으로, p형 오믹 전극은 p형 인화 붕소계 반도체층의 중앙에 배치된 패드 전극과 전기 접속되는 복수의 동심원상의 란탄-알루미늄 합금막 부층으로 제조된다. 상기 p형 오믹 전극 중 어느 하나와 관련된 와이어 본딩용의 패드 전극에 있어서, 패드 전극의 저면부가 p형 인화 붕소계 반도체층에 관하여 높은 오믹 접촉 저항을 갖는 재료로 형성될 때, 기초 층 직하로부터 패드 전극의 저면까지 소자 작동 전류의 흐름은 단락으로 방지될 수 있고, 유리하게도 소자 동작 전류는 발광의 투과를 적절히 허용하기 위해 외부에 개방된 발광 영역의 넓은 영역에 걸쳐서 확산될 수 있다.For example, an effective means for producing a planar large LED having a length of one side of 500 mu m or more is to arrange a p-type ohmic electrode over a wide range of the surface of the p-type boron phosphide-based semiconductor layer. The ohmic electrode is advantageous for the manufacture of LEDs having a high luminous intensity and a large luminous area since the device operating current can be spread over a wide range of the surface of the luminous layer. The ohmic electrode is preferably formed in a shape in which the device operating current can be uniformly diffused. For example, a p-type ohmic electrode formed of a lanthanum-aluminum alloy is disposed on the surface of the p-type boron phosphide mixed layer provided on the light emitting layer so that the p-type ohmic electrode exhibits a lattice or network in electrical contact. Alternatively, the p-type ohmic electrode is radially from the bottom to the periphery of the chip, while maintaining the bottom of the lanthanum-silicon alloy provided for contacting the surface of the p-type boron phosphide-based semiconductor layer, and the electrical conduction between the bottom and the electrode is maintained. Or a portion extending into a branch shape. Alternatively, the p-type ohmic electrode is made of a plurality of concentric lanthanum-aluminum alloy film sublayers electrically connected with a pad electrode disposed in the center of the p-type boron phosphide-based semiconductor layer. In the pad electrode for wire bonding according to any of the p-type ohmic electrodes, when the bottom surface of the pad electrode is formed of a material having a high ohmic contact resistance with respect to the p-type boron phosphide-based semiconductor layer, the pad is directly under the base layer. The flow of the device operating current up to the bottom of the electrode can be prevented by a short circuit, and advantageously the device operating current can be spread over a large area of the light emitting area open to the outside to properly allow transmission of the light emission.
원하는 평면 형상의 p형 오믹 전극을 형성하기 위해서는, p형 인화 붕소계 반도체층의 전체 표면은, 예를 들면, 진공증착법 또는 전자 빔 증착법 등의 종래의 수단을 이용하여 란탄-알루미늄 합금막으로 커버된다. 그 다음, 상기 합금막은 종래의 포토리소그래피 기술을 통하여 원하는 형상으로 패터닝된다. 합금막은 p형 인화 붕소계 반도체층에서 등전위적인 분포를 실현할 수 있는 형상으로 패터닝되는 것이 바람직하다. 그 다음, 합금막의 불필요한 부분은 습식 에칭법 또는 할로겐 가스[예를 들면, 염소 가스(분자식:Cl2)]를 사용하는 플라즈마 드라이 에칭법 등의 수단을 통하여 제거된다. 란탄노이드계 합금의 습식 에칭법은 빙초산(예를 들면, 빙초산-과산화 수소 혼합액)을 함유하는 산 혼합액을 이용함으로써 수행된다[von Guenter Petzow(Gentaro Matsumura 번역), "Mental Etching Technique" AGNE, September 10, 1977, 1st edition, 1st printing, p. 91 참조].In order to form a desired planar p-type ohmic electrode, the entire surface of the p-type boron phosphide-based semiconductor layer is covered with a lanthanum-aluminum alloy film using conventional means such as, for example, vacuum deposition or electron beam deposition. do. The alloy film is then patterned into the desired shape through conventional photolithography techniques. The alloy film is preferably patterned into a shape capable of realizing an equipotential distribution in the p-type boron phosphide semiconductor layer. Unnecessary portions of the alloy film are then removed by means of a wet etching method or a plasma dry etching method using a halogen gas (for example, chlorine gas (molecular formula: Cl 2 )). Wet etching of lanthanoid-based alloys is carried out by using acid mixtures containing glacial acetic acid (eg, glacial acetic acid-hydrogen peroxide mixture) [von Guenter Petzow (Gentaro Matsumura translation), "Mental Etching Technique" AGNE, September 10 , 1977, 1st edition, 1st printing, p. 91].
p형 인화 붕소계 반도체층의 표면과 접촉하는 저면부를 갖고, 란타니드 원소 또는 그 원소를 함유하는 합금으로 형성된 전극은 p형 인화 붕소계 반도체층에 관하여 우수한 오믹 특성을 나타내는 p형 오믹 전극을 제공할 수 있다.An electrode having a bottom portion in contact with the surface of a p-type boron phosphide-based semiconductor layer and formed of a lanthanide element or an alloy containing the element provides a p-type ohmic electrode exhibiting excellent ohmic characteristics with respect to the p-type boron phosphide-based semiconductor layer. can do.
p형 인화 붕소계 반도체층의 표면과 접촉하는 저면부를 갖고 란타니드 원소 또는 그 원소를 함유하는 합금으로 형성된 p형 오믹 전극은 소자 동작 전류를 발광 영역의 넓은 부분에 걸쳐서 확산시킬 수 있다. A p-type ohmic electrode having a bottom portion in contact with the surface of a p-type boron phosphide-based semiconductor layer and formed of a lanthanide element or an alloy containing the element can diffuse the device operating current over a wide portion of the light emitting region.
[실시예]EXAMPLE
<제 1 실시예><First Embodiment>
본 발명은 p형 인화 붕소 반도체층의 표면상에 란탄-알루미늄 합금(LaAl2)으로 형성된 p형 오믹 전극을 제공하여 제조되는 화합물 반도체 LED를 예로서 채용함으로써 상세히 기술될 것이다.The present invention will be described in detail by employing, as an example, a compound semiconductor LED manufactured by providing a p-type ohmic electrode formed of a lanthanum-aluminum alloy (LaAl 2 ) on the surface of a p-type boron phosphide semiconductor layer.
도 2는 이중-헤테로(DH) 접합 구조의 LED(l00)를 제조하는데 사용되는 스태킹 구조의 단면도를 개략적으로 도시한다. 스태킹 구조는 인(P)-도핑 n형(111)-규소(Si) 단결정 기판(1O1)상에, 비도핑 n형 인화 붕소(BP)로 형성된 하부 클래드층(102); n형 질화 갈륨 인듐(Ga0 .90In0 .10N) 우물층(103a)과 질화 갈륨(GaN) 장벽층(103b)으로 구성된 5개의 유닛을 포함하는 다층 양자 우물 구조를 갖는 발광층(103); 및 비도핑 p형 인화 붕소로 형성된 상부 클래드층(104)을 순차적으로 퇴적하여 제조되었다.2 schematically illustrates a cross-sectional view of a stacking structure used to fabricate an LED 100 of a double-hetero (DH) junction structure. The stacking structure includes a lower cladding layer 102 formed of undoped n-type boron phosphide (BP) on a phosphorus (P) -doped n-type (111) -silicon (Si) single crystal substrate (10); an n-type gallium indium nitride (Ga 0 .90 In 0 .10 N ) light emitting layer 103 has a multi-layer quantum well structure including a well layer (103a) and gallium five units consisting of a (GaN), the barrier layer (103b) ; And an upper clad layer 104 formed of undoped p-type boron phosphide was deposited sequentially.
비도핑 n형 및 p형 인화 붕소층(102, 104)은 트리에틸 붕소[분자식:(C2H5)3B]를 붕소(B)원으로서 및 포스핀(분자식: PH3)을 인원으로 사용하는 대기압(거의 대기압) 유기-금속 증기상 에피택시(M0VPE) 수단을 통하여 형성되었다. n형 인화 붕소층(102) 및 p형 인화 붕소층(104)은 각각 925℃ 및 1,025℃에서 형성되었다. 발광층(103)은 트리메틸 갈륨[분자식: (CH3)3Ga]/NH3/H2 반응계의 이용으로 800℃에서 대기압 MOCVD수단을 통하여 형성되었다. 우물층(103a) 역할을 하는 상술한 질화 갈륨 인듐층은 인듐 조성비가 다른 복수의 질화 인듐 갈륨상을 포함하는 다상구조로 형성되었다. 인듐(In)의 평균 조성비는 0.10(=10%)이었다. 우물층(103a) 및 장벽층(103b)의 두께는 각각 5㎚ 및 10㎚으로 조절되었다.The undoped n-type and p-type boron phosphide layers 102 and 104 are composed of triethyl boron [molecular formula: (C 2 H 5 ) 3 B] as the boron (B) source and phosphine (molecular formula: PH 3 ) as the personnel. It was formed via means of atmospheric (nearly atmospheric) organo-metal vapor phase epitaxy (M0VPE) used. The n type boron phosphide layer 102 and the p type boron phosphide layer 104 were formed at 925 degreeC and 1,025 degreeC, respectively. The light emitting layer 103 is trimethyl gallium [molecular formula: (CH 3 ) 3 Ga] / NH 3 / H 2 It was formed through atmospheric MOCVD means at 800 ° C. by use of a reaction system. The above-described gallium indium nitride layer serving as the well layer 103a has a multiphase structure including a plurality of indium gallium nitride phases having different indium composition ratios. The average composition ratio of indium (In) was 0.10 (= 10%). The thicknesses of the well layer 103a and the barrier layer 103b were adjusted to 5 nm and 10 nm, respectively.
상부 클래드층(104) 역할을 하는 비도핑 p형 인화 붕소층(104)의 캐리어(정공) 농도 및 두께는 각각 2×1019㎝-3 및 720㎚으로 조절되었다. 상기 층(104)은 상온에서 5×10-2Ωㆍ㎝의 저항률을 가졌다. p형 인화 붕소층(104)은 상온에서 3.2 eV 의 밴드갭을 갖기 때문에, 상기 층(104)은 발광층(103)으로부터 방출된 광이 외부로 투과되기 위한 윈도우층 역할을 또한 하는 p형 상부 클래드층으로 이용되었다.The carrier (hole) concentration and thickness of the undoped p-type boron phosphide layer 104 serving as the upper clad layer 104 were adjusted to 2 × 10 19 cm −3 and 720 nm, respectively. The layer 104 had a resistivity of 5 × 10 −2 Pa · cm at room temperature. Since the p-type boron phosphide layer 104 has a bandgap of 3.2 eV at room temperature, the layer 104 also serves as a window layer for transmitting light emitted from the light emitting layer 103 to the outside. Used as layer.
p형 상부 클래드층 역할을 하는 p형 인화 붕소층(104)의 표면의 전체면에, 종래의 진공증착법 및 전자 빔 증착법을 통하여 란탄-알루미늄(LaAl2) 합금막(105), 티타늄(Ti)막(106) 및 금(Au)막(107)이 퇴적되었다. 그 다음, 본딩용의 패드 전극(108)을 제공하는 영역에 한하여, LaAl2 합금막(105)으로 형성된 저면부에 상술한 3중층 전극을 남기기 위하여, 종래의 포토리소그래피 기술의 이용을 통해 선택적으로 패터닝이 실시되었다. 그 다음 빙초산-황산계 용액 등의 산 혼합액을 사용하여 패드 전극(108) 역할을 하는 영역을 제외한 영역에 있는 LaAl2 합금막 및 다른 부층이 에칭에 의해 제거됨으로써, p형 인화 붕소층(104)의 표면이 노출되었다. 포토레지스트를 제거한 후, 상기 구조를 칩으로 재단하기 위한 격자형 홈을 제공하기 위하여 선택적인 패터닝이 실시되었다. 그 후에, 상기 패터닝화된 영역 내에 한하여 염소를 함유하는 할로겐계 혼합물을 이용한 플라즈마 드라이 에칭법에 의해 p형 인화 붕소계층(104)이 선택적으로 제거되었다.The lanthanum-aluminum (LaAl 2 ) alloy film 105, titanium (Ti) on the entire surface of the p-type boron phosphide layer 104 serving as the p-type upper cladding layer through conventional vacuum deposition and electron beam deposition The film 106 and the gold (Au) film 107 were deposited. Then, only in the region providing the pad electrode 108 for bonding, in order to leave the above-described triple layer electrode in the bottom portion formed of the LaAl 2 alloy film 105, selectively through the use of conventional photolithography techniques. Patterning was performed. Then, by using an acid mixture such as a glacial acetic acid-sulfuric acid solution, the LaAl 2 alloy film and other sublayers in the region except for the region serving as the pad electrode 108 are removed by etching, thereby forming the p-type boron phosphide layer 104. The surface of was exposed. After removing the photoresist, selective patterning was performed to provide a lattice groove for cutting the structure into chips. Thereafter, the p-type boron phosphide-based layer 104 was selectively removed by plasma dry etching using a halogen-based mixture containing chlorine only in the patterned region.
한편, 규소 단결정 기판(101) 표면의 배면 전체에는, 종래의 진공증착법의 수단에 의해 금(Au)막을 퇴적시켜서 n형 오믹 전극(부전극)(109)이 형성되었다. 상기 구조는 Si 단결정 기판(101)의 (111)-결정면에 수직인 <110>결정 방향에 평행한 방향으로 제공되는 50㎛의 선폭을 갖는 상술한 스트라이프형의 절단 홈을 따라 클리빙(cleaved)되고, 한 변의 길이를 350㎛으로 하는 정방형의 LED칩을 제공한다.On the other hand, on the entire back surface of the silicon single crystal substrate 101, a gold (Au) film was deposited by means of a conventional vacuum deposition method to form an n-type ohmic electrode (sub electrode) 109. The structure is cleaved along the above-described stripe-shaped cutting grooves having a line width of 50 μm provided in a direction parallel to the <110> crystal direction perpendicular to the (111) -crystal plane of the Si single crystal substrate 101. A square LED chip having a length of one side of 350 µm is provided.
본 발명에서는, p형 오믹 전극의 저면부는 상부 클래드층(104) 역할을 하는 p형 인화 붕소층에 관하여 우수한 밀착성을 갖는 란탄-알루미늄(LaAl2)합금막(105)으로 형성되었다. 따라서, 와이어 본딩 동안에 p형 인화 붕소층(104)으로부터 박리되지 않고, 또한 패드 전극 역할을 하는 p형 오믹 전극(108)이 형성될 수 있다.In the present invention, the bottom portion of the p-type ohmic electrode is formed of a lanthanum-aluminum (LaAl 2 ) alloy film 105 having excellent adhesion with respect to the p-type boron phosphide layer serving as the upper clad layer 104. Thus, a p-type ohmic electrode 108 can be formed that does not peel off from the p-type boron phosphide layer 104 during wire bonding and also serves as a pad electrode.
각 LED칩(100)의 발광 특성은 p형 오믹 전극(108) 및 n형 오믹 전극(109)간에 순방향으로 20mA의 소자 동작 전류를 흘려서 확인되었다. 상기 LED(l00)는 440㎚의 방사 중심 파장을 갖는 청색광을 방사했고, 발광 스펙트럼에서 관찰된 반 피크 전(full) 폭은 210 meV이었다. 종래의 광도측정 구를 통하여 결정되는 수지-몰드(mold) 이전의 LED칩의 광도는 11 mcd이었다. p형 오믹 전극(105)의 저면부는 p형 인화 붕소층에 관하여 저접촉 저항의 LaAl2 합금막으로 형성되었기 때문에, 20㎃의 순방향 전류에서의 순방향 전압(Vf)은 3.1V로 낮았고 10㎛의 역방향 전류에서의 역방향 전압은 9.5V로 높았다. 게다가, 높은 캐리어 농도로 저저항의 비도핑 p형 인화 붕소층으로부터 상부 클래드층을 구성하고 p형 인화 붕소의 표면에 오믹 접촉시키기 위해 저접촉 저항의 란탄-알루미늄 합금막을 포함하는 p형 오믹 전극을 제공하기 때문에, 소자 동작 전류에 의해 야기된 발광은 패드 전극의 투사 영역 이외의 발광 영역의 거의 전체 부분으로부터 제공된다.The light emission characteristic of each LED chip 100 was confirmed by flowing a device operating current of 20 mA in the forward direction between the p-type ohmic electrode 108 and the n-type ohmic electrode 109. The LED l00 emitted blue light having an emission center wavelength of 440 nm, and the half peak full width observed in the emission spectrum was 210 meV. The brightness of the LED chip before the resin-mold determined through the conventional photometer was 11 mcd. The bottom portion of the p-type ohmic electrode 105 is LaAl 2 having low contact resistance with respect to the p-type boron phosphide layer. Since it was formed of an alloy film, the forward voltage Vf at a forward current of 20 mA was as low as 3.1 V and the reverse voltage at a reverse current of 10 μm was as high as 9.5 V. Furthermore, a p-type ohmic electrode comprising a lanthanum-aluminum alloy film of low contact resistance is formed to form an upper clad layer from a low-resistance undoped p-type boron phosphide layer at high carrier concentration and to make ohmic contact with the surface of the p-type boron phosphide. As a result, the light emission caused by the element operating current is provided from almost the entire part of the light emitting area other than the projecting area of the pad electrode.
<제 2 실시예>Second Embodiment
본 발명은 p형 인화 붕소 갈륨 혼정층의 표면상에 란탄-규소 합금으로 형성된 p형 오믹 전극을 제공하여 제조되는 화합물 반도체 LED를 예로서 상세히 기술될 것이다. 제 2 실시예의 화합물 반도체 발광 소자의 기본 구조는 제 1 실시예의 LED와 동일하고, 동일한 부층은 제 1 실시예에 이용된 동일한 참조 숫자로 나타낸다. 도 3은 제 2 실시예의 소자의 단면도이고 도 4는 제 2 실시예의 소자의 평면도이다.The present invention will be described in detail by way of example of a compound semiconductor LED produced by providing a p-type ohmic electrode formed of a lanthanum-silicon alloy on the surface of a p-type gallium phosphide mixed crystal layer. The basic structure of the compound semiconductor light emitting element of the second embodiment is the same as that of the LED of the first embodiment, and the same sublayer is denoted by the same reference numeral used in the first embodiment. 3 is a cross-sectional view of the device of the second embodiment and FIG. 4 is a plan view of the device of the second embodiment.
비도핑 p형 인화 붕소 갈륨 혼합 결정(B0.98Ga0.02P)층(204)은 상술한 제 1 실시예에 기재된 발광층(103)상에 퇴적되었다. B0.98Ga0 .02P층(204)은 (C2H5)3B/(CH3)3Ga/PH3 계를 이용하여 압력 감소 MOCVD법에 의해 850℃에서 형성되었다. 층 두께는 340㎚로 조절되었다. B0.98Ga0 .02P층(204)의 캐리어 농도 및 저항률은 각각 상온에서 8×1018㎝-3 및 8×1O-2Ωㆍ㎝으로 나타났다.An undoped p-type gallium boron phosphide mixed crystal (B 0.98 Ga 0.02 P) layer 204 was deposited on the light emitting layer 103 described in the first embodiment described above. B 0.98 0 .02 Ga P layer 204 is a (C 2 H 5) was formed in the 3B / (CH 3) 3 Ga / PH 3 based 850 ℃ by a pressure reduction by using the MOCVD method. The layer thickness was adjusted to 340 nm. B 0.98 Ga carrier concentration and the resistivity of the 0 .02 P layer 204 is shown as a 8 × 10 18 ㎝ -3 and 8 × 1O -2 Ω and ㎝ at each temperature.
그 다음 p형 B0.98Ga0 .02P층(2O4)의 전체 표면에, 란탄-규소(La-Si)합금막(205)은 종래의 진공 증착법을 통하여 퇴적되었다. La-Si합금막(205)의 두께는 540㎚로 조절되었다. 이어서, 종래의 포토리소그래피 기술 및 플라즈마 에칭 기술의 사용을 통하여 패터닝이 실시되었다. 그 후, 플라즈마 드라이 에칭법을 통하여, 합금막의 불필요한 부분을 제거하여, 도 3에 도시된 바와 같이, LED 칩(200)의 중앙부에 원(205)(지름: 150㎛)을 제공하기 위해 La-Si합금을 패터닝하고 p형 B0.98Ga0 .02P층의 표면에 접촉시키기 위해 원 주위에 망 형상부(210)를 제공하였다. 상기 제공된 원형부상에 중간층(206) 및 금막(207)을 형성하여 패드 전극(208)을 형성하였다.Then a p-type B 0.98 Ga .02 P 0 on the entire surface of the layer (2O4), lanthanum-silicon (La-Si) alloy film 205 was deposited through a conventional vacuum deposition method. The thickness of the La-Si alloy film 205 was adjusted to 540 nm. Subsequently, patterning was carried out through the use of conventional photolithography techniques and plasma etching techniques. Thereafter, through plasma dry etching, an unnecessary portion of the alloy film is removed to provide a circle 205 (diameter: 150 mu m) in the center of the LED chip 200, as shown in FIG. a Si alloy was patterned to provide a p-type Ga 0.98 0 .02 B so as to contact the surface of the P layer reticular around circle 210. The intermediate layer 206 and the gold film 207 were formed on the provided circular portion to form the pad electrode 208.
규소 단결정 기판(101) 표면의 전체 배면에는, 금(Au)(99질량%)-안티몬(Sb)(1질량%) 합금막(209)이 통상의 진공증착법을 통하여 퇴적되었다.On the entire back surface of the silicon single crystal substrate 101, a gold (Au) (99 mass%)-antimony (Sb) (1 mass%) alloy film 209 was deposited through a conventional vacuum deposition method.
그 다음, 상기 패터닝된 La-Si 합금막 및 금 증착막은 막이 스태킹 구조와 접촉하여 남아있는 동안 수소 흐름하에서 10분간 450℃에서 소결되어, 오믹 접촉성을 향상시킨다. 이렇게, La-Si로 형성된 p형 오믹 전극(205)은 p형B0.98sGa0.02P층204의 표면에 제공되고 규소 단결정 기판(101)의 배면에 Au 오믹 전극이 형성되었다. n형 오믹 전극(209)을 구성하는 Au막은 2㎛로 조절되었다.The patterned La-Si alloy film and gold deposited film are then sintered at 450 ° C. for 10 minutes under hydrogen flow while the film remains in contact with the stacking structure, improving ohmic contact. Thus, the p-type ohmic electrode 205 formed of La-Si was provided on the surface of the p-type B 0.98 sGa 0.02 P layer 204 and the Au ohmic electrode was formed on the back surface of the silicon single crystal substrate 101. The Au film constituting the n-type ohmic electrode 209 was adjusted to 2 mu m.
그 다음, 상술한 La-Si 합금막을 에칭하는 동안 제공되는 재단선을 따라 재단이 실시되어 개별적인 LED칩을 제조한다. 재단 홈은 Si 단결정 기판(101)의 [1.-1.0] 및 [-1.-1.0] 결정 방향에 평행하게 제공되어, 500㎛와 600㎛의 변 길이를 갖는 직사각형 형태의 개별적인 LED 칩이 제조된다. 각 대규모 LED 칩(200)의 p형 및 n형 오믹 전극(205, 209) 사이에, 20㎃의 순방향 전류를 흘려보냈을 때 발광된 광의 발광 중심파장은 440㎚이다. 가까운 영역의 발광 형태는 칩(200)의 중앙부에 배치된 패드 전극 영역을 제외한 발광 영역의 전체 부분에서 발광 강도가 균일한 것으로 나타났다. 소자 동작 전류를 p형 B0.98Ga0 .02P 층에 광범위하게 균일하게 확산시킬 수 있는 같은 방식으로 p형 오믹 전극을 배치했기 때문에, 상기 발광이 얻어졌다. 순방향 전류를 20㎃로 했을 때의 순방향 전압은 3.4V이며, 역방향 전류를 10㎂로 했을 때의 역방향 전압은 8.3V이었다.Then, cutting is performed along the cutting line provided during the etching of the La-Si alloy film described above to manufacture individual LED chips. Cutting grooves are provided in parallel to the [1.-1.0] and [-1.-1.0] crystal directions of the Si single crystal substrate 101 to fabricate individual LED chips of rectangular shape having side lengths of 500 μm and 600 μm. do. The center wavelength of emitted light when the forward current of 20 mA is flowed between the p-type and n-type ohmic electrodes 205 and 209 of each large-scale LED chip 200 is 440 nm. In the light emitting form of the near region, the light emission intensity was uniform in all parts of the light emitting region except for the pad electrode region disposed at the center of the chip 200. Since the device operating current of the p-type Ga 0.98 0 .02 B was placed with the p-type ohmic electrode in the same way that can be widely diffused uniformly on the P layer, the light emission was obtained. The forward voltage when the forward current was 20 mA was 3.4 V, and the reverse voltage when the reverse current was 10 mA was 8.3 V.
본 발명에 따르면, p형 인화 붕소계 반도체층의 표면에 오믹 접촉을 얻기 위해 제공되는 p형 오믹 전극은 란타니드 원소 또는 란타니드 원소를 함유하는 합금막으로부터 형성되고, 저접촉 저항의 전극이 형성될 수 있어서, 발광을 위해 공급되는 소자 작동 전류를 효율적으로 이용한다. 따라서, 높은 발광 강도를 얻는 화합물 반도체 발광 소자가 제조될 수 있다. 게다가, 본 발명에 따른 화합물 반도체 발광 소자에 도선을 접속하고, 수지로 어셈블리를 몰딩함으로써, 고휘도의 LED램프가 제조될 수 있다.According to the present invention, the p-type ohmic electrode provided to obtain ohmic contact on the surface of the p-type boron phosphide-based semiconductor layer is formed from an lanthanide element or an alloy film containing a lanthanide element, and an electrode of low contact resistance is formed. Can be utilized to efficiently utilize the device operating current supplied for light emission. Therefore, a compound semiconductor light emitting device can be produced that obtains high light emission intensity. In addition, a high brightness LED lamp can be manufactured by connecting a conducting wire to the compound semiconductor light emitting device according to the present invention and molding the assembly with a resin.
Claims (19)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080003 | 2003-03-24 | ||
JPJP-P-2003-00080003 | 2003-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050106489A true KR20050106489A (en) | 2005-11-09 |
KR100701879B1 KR100701879B1 (en) | 2007-03-30 |
Family
ID=37283284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057016485A KR100701879B1 (en) | 2003-03-24 | 2004-03-22 | Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100701879B1 (en) |
TW (1) | TWI251944B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7138714B2 (en) * | 2017-10-16 | 2022-09-16 | キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー | Group III-nitride semiconductor device with boron nitride alloy contact layer and fabrication method |
-
2004
- 2004-03-02 TW TW093105397A patent/TWI251944B/en not_active IP Right Cessation
- 2004-03-22 KR KR1020057016485A patent/KR100701879B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200423439A (en) | 2004-11-01 |
KR100701879B1 (en) | 2007-03-30 |
TWI251944B (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2352165A1 (en) | Nitride-based semiconductor element and production method therefor | |
US8304802B2 (en) | Nitride-based semiconductor device having electrode on m-plane | |
KR100700529B1 (en) | Light emitting diode with current spreading layer and manufacturing method thereof | |
KR100827993B1 (en) | Gallium nitride-based semiconductor device | |
US7435605B2 (en) | Method for fabricating a component having an electrical contact region | |
US7732830B2 (en) | Compound semiconductor light-emitting diode | |
US7732832B2 (en) | Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor | |
US7538361B2 (en) | Ohmic electrode structure, compound semiconductor light emitting device having the same, and LED lamp | |
KR100701879B1 (en) | Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp | |
US6774402B2 (en) | Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode | |
JPH10308533A (en) | Galium-nitride-based compound semiconductor light emitting element, its manufacture and light emitting element | |
KR100802451B1 (en) | Boron phosphide-based semiconductor light-emitting device | |
JP4030513B2 (en) | Ohmic electrode structure, compound semiconductor light emitting device and LED lamp provided with the same | |
KR100648433B1 (en) | Boron phosphide semiconductor light-emitting device, method for manufacturing same, and light-emitting diode | |
JP4030534B2 (en) | Compound semiconductor light emitting device and manufacturing method thereof | |
KR100638148B1 (en) | Boron phosphide-based semiconductor light-emitting device and production method thereof | |
JP4658643B2 (en) | Boron phosphide semiconductor device | |
JP4502691B2 (en) | P-type ohmic electrode structure, compound semiconductor light emitting device and LED lamp having the same | |
JP4757514B2 (en) | Compound semiconductor light emitting diode | |
JP2004304050A (en) | Light emitting diode | |
TW200536155A (en) | Compound semiconductor light-emitting diode | |
GB2412234A (en) | Manufacture of a semiconductor light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120302 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |