KR100700529B1 - Light emitting diode with current spreading layer and manufacturing method thereof - Google Patents

Light emitting diode with current spreading layer and manufacturing method thereof Download PDF

Info

Publication number
KR100700529B1
KR100700529B1 KR1020050097745A KR20050097745A KR100700529B1 KR 100700529 B1 KR100700529 B1 KR 100700529B1 KR 1020050097745 A KR1020050097745 A KR 1020050097745A KR 20050097745 A KR20050097745 A KR 20050097745A KR 100700529 B1 KR100700529 B1 KR 100700529B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
current spreading
contact layer
pattern
Prior art date
Application number
KR1020050097745A
Other languages
Korean (ko)
Inventor
문영부
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050097745A priority Critical patent/KR100700529B1/en
Application granted granted Critical
Publication of KR100700529B1 publication Critical patent/KR100700529B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

An LED and its manufacturing method are provided to reduce a driving voltage and to improve the brightness by improving remarkably lateral current spreading characteristics using a current spreading layer. A first N type contact layer(130) made of a nitride semiconductor layer is formed on a substrate(110) via a buffer layer(120). A current spreading pattern(140) is formed on the first N type contact layer or in the first N type contact layer. A second N type contact layer(150) is formed on the resultant structure. An active layer(160) and a P type contact layer(180) are sequentially formed on the second N type contact layer.

Description

전류 확산층을 구비한 발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE WITH CURRENT SPREADING LAYER AND MANUFACTURING METHOD THEREOF}LIGHT EMITTING DIODE WITH CURRENT SPREADING LAYER AND MANUFACTURING METHOD THEREOF

도 1은 종래 발광 다이오드의 구조를 보인 단면도.1 is a cross-sectional view showing the structure of a conventional light emitting diode.

도 2a 내지 도 2e는 종래 발광 다이오드 제조 과정을 보인 수순 단면도.Figure 2a to 2e is a cross-sectional view showing a conventional light emitting diode manufacturing process.

도 3은 본 발명 일 실시예의 구조를 보인 단면도.Figure 3 is a cross-sectional view showing the structure of an embodiment of the present invention.

도 4는 본 발명 다른 실시예의 구조를 보인 단면도.Figure 4 is a cross-sectional view showing the structure of another embodiment of the present invention.

도 5는 본 발명 또다른 실시예의 구조를 보인 단면도.Figure 5 is a cross-sectional view showing the structure of another embodiment of the present invention.

도 6a내지 도 6d는 상기 도 3의 구조를 제조하는 과정을 보인 수순 단면도.6a to 6d is a cross-sectional view showing a process of manufacturing the structure of FIG.

도 7a내지 도 7d는 상기 도 4의 구조를 제조하는 과정을 보인 수순 단면도.7A to 7D are cross-sectional views illustrating a process of manufacturing the structure of FIG. 4.

도 8a내지 도 8d는 상기 도 5의 구조를 제조하는 과정을 보인 수순 단면도.8a to 8d is a cross-sectional view showing a process of manufacturing the structure of FIG.

도 9는 본 발명에 적용할 수 있는 전류 확산층의 패턴 예들을 보인 평면도.9 is a plan view showing examples of patterns of the current diffusion layer applicable to the present invention.

다른 실시예들의 나노-로드 형태를 보인 평면도.Top view showing the nano-rod shape of other embodiments.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

110: 기판 120: 버퍼층110: substrate 120: buffer layer

130: 제 1 n-GaN층 135: 제 1계면층130: first n-GaN layer 135: first interface layer

140, 141: 금속 전류 확산패턴 142: 산화물 전도층140 and 141: metal current diffusion pattern 142: oxide conductive layer

145: 제 2계면층 150: 제 2 n-GaN층145: second interface layer 150: second n-GaN layer

151: 저온 n-GaN층 152: 고온 n-GaN층151: low temperature n-GaN layer 152: high temperature n-GaN layer

153: 제 2 n-GaN층 160: 활성층153: second n-GaN layer 160: active layer

170: p-클래딩층 180: p-GaN층170: p-cladding layer 180: p-GaN layer

190: p 전극 200: n 전극190: p electrode 200: n electrode

본 발명은 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히 Ⅲ-Ⅴ족 질화물 반도체를 이용한 측면 전류 주입형 발광 다이오드에서, 측면 전류 특성이 나쁜 n 콘택층 내부에 전류 확산에 도움을 주는 전류 확산층 패턴을 형성하도록 하여 효율을 높이고 정전기에 대한 내성을 높이도록 한 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode having a current spreading layer and a method of manufacturing the same, and particularly to a side current injection type light emitting diode using a III-V nitride semiconductor, which helps to spread current inside an n contact layer having poor side current characteristics. The present invention relates to a light emitting diode having a current spreading layer which is formed to form a current spreading layer pattern to increase efficiency and tolerate static electricity, and a method of manufacturing the same.

Ⅲ-Ⅴ족 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 발광 다이오드(LED)를 비롯한 광소자 및 MOSFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히, Ⅲ족 질화물 반도체를 이용한 발광소자는 가시광선에서 자외선까지의 영역에 대응하는 직접 천이형 밴드갭을 갖고, 고효율 광 방출을 실현할 수 있다. 따라서, 상기 반도체는 주로 LED 또는 레이저 다이오드(LD)로 활용되고 있으며 보다 용이한 제조 공정과 보다 높은 광 효율을 얻기 위한 연구가 지속되고 있다.The III-V nitride semiconductors have been applied to optical devices including blue / green light emitting diodes (LEDs) and electronic devices that are high-speed switching and high-output devices such as MOSFETs and HEMTs. In particular, the light emitting device using the group III nitride semiconductor has a direct transition band gap corresponding to the region from visible light to ultraviolet light, and high efficiency light emission can be realized. Therefore, the semiconductor is mainly used as an LED or a laser diode (LD), and researches for obtaining an easier manufacturing process and higher light efficiency have been continued.

상기 Ⅲ-Ⅴ족 질화물 반도체 중 대표적으로 질화갈륨(GaN)이 사용되는데 이 는 결정 성장 방식으로 기판상에 성장되며, 도핑되는 물질에 따라 p형 또는 n형으로 활성화되어 PN접합 다이오드로 구성되게 된다. 그러나, 현재까지의 기술로는 상기 질화물 반도체(GaN)가 직접 성장할 수 있을 정도로 격자 구조가 일치하는 단결정 기판을 대량으로 제조할 수 없기 때문에 사파이어(Al2O3) 단결정 또는 탄화 실리콘(SiC) 단결정과 같은 이종 재료로 이루어진 기판이 주로 사용된다.Among the III-V nitride semiconductors, gallium nitride (GaN) is typically used, which is grown on a substrate by a crystal growth method, and is activated in a p-type or n-type according to a doped material to be composed of a PN junction diode. . However, sapphire (Al 2 O 3 ) single crystals or silicon carbide (SiC) single crystals cannot be manufactured in a large amount because a single crystal substrate having a lattice structure that is large enough to directly grow the nitride semiconductor (GaN) can be manufactured by the present technology. Substrates made of heterogeneous materials such as are mainly used.

상기 이종 기판 및 이 기판에서 에피택셜 성장된 Ⅲ-Ⅴ족 질화물 반도체 결정 사이에는, 큰 격자 부정합이 나타난다. 예를 들어, 사파이어(Al2O3)와 질화갈륨(GaN) 사이에는 16%의 격자 부정합이 나타나고, 탄화 실리콘(SiC)과 질화갈륨 사이에는 6%의 격자 부정합이 나타난다. 상기와 같이 큰 격자 부정합이 나타나는 경우, 해당 기판에서 질화물 반도체 결정을 에피택셜 성장시키는 것은 어려우며, 비록 성장시킬 수 있다 하더라도 결성성이 양호하지 않아 활용 가치가 없게 된다. 따라서, MOCVD(metal-organic chemical vapor deposition; 유기-금속 화학 기상 성장)법에 의해 Ⅲ족 질화물 반도체를 사파이어 단결정 또는 SiC 단결정의 기판에서 에피택셜 성장시키는 경우, (Al)GaN으로 이루어진 저온 버퍼 층을 상기 기판에 우선 증착한 다음, 고온에서 Ⅲ족 질화물 반도체 결정을 그 위에 에피택셜 성장시키는 방법을 사용한다. Large lattice mismatch appears between the dissimilar substrate and the III-V nitride semiconductor crystal epitaxially grown on the substrate. For example, a lattice mismatch of 16% appears between sapphire (Al 2 O 3 ) and gallium nitride (GaN), and a lattice mismatch of 6% appears between silicon carbide (SiC) and gallium nitride. When such a large lattice mismatch occurs, it is difficult to epitaxially grow nitride semiconductor crystals on the substrate, and even though it can be grown, the formation is not good and it is not useful. Therefore, when epitaxially growing a group III nitride semiconductor on a substrate of sapphire single crystal or SiC single crystal by metal-organic chemical vapor deposition (MOCVD) method, a low temperature buffer layer made of (Al) GaN is formed. Deposition is first carried out on the substrate, followed by epitaxial growth of group III nitride semiconductor crystals thereon at high temperature.

도 1은 종래 Ⅲ-Ⅴ족 질화물 반도체를 이용한 발광 다이오드의 구조를 보인 단면도로서, 도시한 경우는 전극이 모두 전면 방향에 적용되는 측면 전류 주입 방식 발광 다이오드의 구조이다.FIG. 1 is a cross-sectional view illustrating a structure of a light emitting diode using a group III-V nitride semiconductor, and in the case of FIG. 1, a side current injection type light emitting diode in which all electrodes are applied in a front direction.

그 구조를 간단히 설명하면, 우선 사파이어 기판(10) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 형성된 GaN 버퍼층(20)이 있고, 그 상부에 n형 불순물을 포함하여 성장시킨 제1 및 제 2 n-GaN층(30, 40)이 위치한다. 그리고, 그 상부에 다양한 구성(단일 활성층, 양자우물 구조, 다중 양자우물 구조 등) 중 하나로 이루어진 활성층(50)이 있으며, 그 상부에 p형 불순물을 포함시켜 성장시킨 p-GaN층(70)이 위치한다. 도시된 경우에는 발광 효율을 높이기 위해 상기 p-GaN층(70)과 활성층(50) 사이에 p-클래드층(60)이 더 형성된 구조이며, 상기 활성층(50)과 n-GaN층(40) 사이에 n-클래드층(미도시)이 더 형성될 수도 있다.Briefly describing the structure, first, there is a GaN buffer layer 20 formed at low temperature without doping to solve the lattice mismatch on the sapphire substrate 10, and the first and second grown with n-type impurities thereon n-GaN layers 30 and 40 are located. Then, there is an active layer 50 made of one of various configurations (single active layer, quantum well structure, multiple quantum well structure, etc.) on the top, and the p-GaN layer 70 grown by including p-type impurities on the top Located. In the illustrated case, the p-clad layer 60 is further formed between the p-GaN layer 70 and the active layer 50 to increase the luminous efficiency, and the active layer 50 and the n-GaN layer 40 are formed. An n-clad layer (not shown) may be further formed therebetween.

그리고, 상기 제 1 n-GaN층(30) 상부에 n 전극(45)이 위치하고, 상기 p-GaN층(70) 상부에 p 전극(80)이 위치한다. 고른 전류 분포를 위해 상기 p-GaN층(70) 전면에 투명 전극(미도시)을 더 형성하기도 한다. 여기서, 상기 n-GaN층(30)을 n-콘택층, p-GaN층(70)을 p-콘택층이라 통칭할 수 있다.The n-electrode 45 is positioned on the first n-GaN layer 30, and the p-electrode 80 is positioned on the p-GaN layer 70. For even current distribution, a transparent electrode (not shown) may be further formed on the entire surface of the p-GaN layer 70. The n-GaN layer 30 may be referred to as an n-contact layer and the p-GaN layer 70 may be referred to as a p-contact layer.

상기 설명된 구조를 제조하는 과정을 다음의 도 2a 내지 도 2e에 도시된 수순 단면도를 통해 설명하도록 한다. The process of manufacturing the above-described structure will be described through the procedure cross-sectional view shown in FIGS. 2A to 2E.

먼저 도 2a에 도시한 바와 같이 사파이어 기판(10) 상부에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 GaN 버퍼층(20)을 형성하고, 그 상부에 n형 불순물인 Si 등을 포함시켜 n-GaN층(30, 40)을 높은 온도에서 성장시켜 형성한다.First, as shown in FIG. 2A, a GaN buffer layer 20 is formed at low temperature without doping to eliminate lattice mismatch on the sapphire substrate 10, and an n-GaN layer is formed by including Si, which is an n-type impurity, on the upper portion thereof. (30, 40) is formed by growing at high temperature.

상기 사파이어 기판(10)은 산화막 또는 이와 유사한 것을 그 표면으로부터 제거하기 위해 성장 장치(growing apparatus)에서 1,000 내지 1,200℃의 고온으로 가열된다. 그 다음, 성장 장치의 온도를 대략 400~600℃의 온도로 낮추어, GaN 저 온 버퍼층(20)을 형성한다. The sapphire substrate 10 is heated to a high temperature of 1,000 to 1,200 ° C. in a growing apparatus to remove an oxide film or the like from its surface. The temperature of the growth device is then lowered to a temperature of approximately 400-600 ° C. to form the GaN low temperature buffer layer 20.

상기 저온 버퍼층(20)은 MOCVD법을 사용하여 성장되는데, 유기 금속 원료 및 질소원을 동시에 공급하여 3,000 내지 10,000의 Ⅴ/Ⅲ 비율로 에피택셜 성장된다. 상기 Ⅴ/Ⅲ 비율이란 MOCVD법에 의해 ⅢㆍⅤ족 화합물 반도체 결정을 성장시킬 경우 반응 장치에서 통과하는 Ⅲ족 원소를 함유하는 분자의 몰 수와 Ⅴ족 원소를 함유하는 분자의 몰 수의 비율을 의미한다.The low temperature buffer layer 20 is grown using MOCVD, and is epitaxially grown at a V / III ratio of 3,000 to 10,000 by simultaneously supplying an organic metal raw material and a nitrogen source. The V / III ratio refers to the ratio of the number of moles of molecules containing Group III elements and the number of moles of Group V elements when the Group III-V compound semiconductor crystal is grown by MOCVD. it means.

상기와 같은 저온 버퍼 층을 사용하는 성장법 이외에, 대략 900 내지 1200℃의 높은 성장 온도에서 질화 알루미늄(AlN) 층을 기판에 성장시켜 형성한 다음, 질화 갈륨을 그 위에 성장시키는 방법도 알려져 있으나, 사파이어 기판을 이용하는 경우에는 대부분 저온 버퍼층(20)을 이용하여 질화 갈륨을 에피택셜 성장시키게 된다.In addition to the growth method using the above-described low temperature buffer layer, a method of growing an aluminum nitride (AlN) layer on a substrate at a high growth temperature of approximately 900 to 1200 ° C. and then growing gallium nitride thereon is also known. In the case of using a sapphire substrate, gallium nitride is epitaxially grown using the low temperature buffer layer 20 in most cases.

그 다음, 상기 저온 버퍼층(20) 상에 위치한 n형 GaN층(30, 40)을 형성하는 과정은 상기 저온 버퍼층(20)과 유사하게 MOCVD법을 사용하여 성장되지만, 그 성장 공정은 900℃ 이상의 고온에서 실시된다. 이는 질소의 전구체(precursor)로 암모니아(NH3)가 사용되며, 캐리어 가스는 H2가 사용되기 때문인데, 상기 암모니아는 열적으로 매우 안정하기 때문에 900℃ 이상에서도 수%의 암모니아만이 열분해되어 질소 소스로서 GaN 성장에 기여한다. 물론, 그 이하의 온도에서도 성장은 가능하다. 따라서, 열분해 효율을 높이기 위해 고온성장이 불가피하며 결정성이 좋은 GaN 성장을 위해 일반적으로 4,000 내지 10,000의 Ⅴ/Ⅲ 분율을 이용한다. 이때, 성장되는 GaN에 Si과 같은 불순물을 포함시켜 n-GaN층(30, 40)으로 동작하도록 한다.Then, the process of forming the n-type GaN layers 30, 40 located on the low temperature buffer layer 20 is grown using MOCVD method similarly to the low temperature buffer layer 20, but the growth process is 900 ℃ or more It is carried out at high temperatures. This is because ammonia (NH 3 ) is used as a precursor of nitrogen, and H 2 is used as a carrier gas. Since the ammonia is very thermally stable, only a few percent of ammonia is pyrolyzed even at 900 ° C. or higher. Contributes to GaN growth as a source. Of course, growth is possible even below that temperature. Therefore, high temperature growth is inevitable in order to increase pyrolysis efficiency, and a V / III fraction of 4,000 to 10,000 is generally used for good crystallinity of GaN growth. At this time, impurities such as Si are included in the grown GaN to operate as the n-GaN layers 30 and 40.

그리고, 도 2b에 도시한 바와 같이 상기 형성된 n-GaN층(30, 40) 상부에 활성층(50)을 형성하는데, 이는 단일 활성층 구조, 양자 우물 구조, 복수의 양자 우물 구조가 적층된 다중 양자우물 구조로 형성될 수 있다. 양자 우물 구조는 활성층(InGaN층)이 두 개의 전하 구속층((Al)GaN층) 사이에 위치하도록 하여 빛의 파장을 조절하고 양자 효율을 향상시키도록 한 것으로, 최근에는 도시된 바(50)와 같은 다중 양자 우물 구조가 일반적으로 사용되고 있다. 상기 활성층(50) 상하부에 캐리어 구속 효과(carrier confinement)를 증가시키기 위해 n형, p형 초격자층(superlattice)이 삽입되기도 한다. As shown in FIG. 2B, an active layer 50 is formed on the formed n-GaN layers 30 and 40, which is a single quantum well structure in which a single active layer structure, a quantum well structure, and a plurality of quantum well structures are stacked. It may be formed into a structure. The quantum well structure is such that the active layer (InGaN layer) is positioned between two charge restraint layers ((Al) GaN layer) to adjust the wavelength of light and improve quantum efficiency. Multiple quantum well structures such as are commonly used. N-type and p-type superlattices may be inserted in the upper and lower portions of the active layer 50 to increase carrier confinement.

그리고, 도 2c에 도시한 바와 같이 상기 형성된 활성층(50) 상부에 p-클래딩층(60)을 형성하고, 그 상부에 p-GaN층(70)을 형성한다. 상기 p-클래딩층(60)은 필수적인 것은 아니지만, 상기 활성층(50)과 Mg를 불순물로 하여 p형으로 활성화된 p-GaN층(70) 사이에 추가되어 캐리어 농도를 높이는데 사용된다. 상기 p-클래딩층(60)은 상기 p-GaN층(70)의 Mg가 상기 활성층(50)에 유입되지 않게 보호해야 하므로 두꺼워야 하고, 상기 활성층(50)에서의 전자와 홀의 재결합을 용이하게 할만큼 충분히 얇아야 하며 이것이 활성층(50)으로부터의 포톤 방출을 최대로 하는데 도움을 주게 된다. 따라서, 그 두께는 상기 특성들을 고려하여 적절하게 설정되어야 한다. 일반적으로 AlxGa1 - xN이 주로 사용된다.As shown in FIG. 2C, a p-cladding layer 60 is formed on the formed active layer 50, and a p-GaN layer 70 is formed thereon. The p-cladding layer 60 is not essential, but is added between the active layer 50 and the p-GaN layer 70 activated in p-type using Mg as an impurity to increase the carrier concentration. The p-cladding layer 60 should be thick because it should protect Mg of the p-GaN layer 70 from entering the active layer 50, and facilitate recombination of electrons and holes in the active layer 50. It should be thin enough to help to maximize the photon emission from the active layer 50. Therefore, the thickness should be appropriately set in consideration of the above characteristics. In general, Al x Ga 1 - x N is mainly used.

상기 p-GaN층(70)은 앞서 설명한 n-GaN층(30, 40)과 같이 유사한 기체 분위 기와 온도에서 성장되며, GaN 성장 중에 Mg를 주입하여 p-GaN이 되도록 한다. 그러나 알려진 바와 같이 질소 전구체로 사용되는 암모니아가 제공하는 수소와 주입된 Mg가 결합하여 Mg-H를 형성하므로 성장 직후의 비활성화 된 p형 GaN 박막은 열처리 과정인 LEEBI(Low Energy Electron Beam Irradiation)나 고온 어닐링(Rapid Temperature Annealing, Furnace Annealing 등) 과정을 통해 활성화시켜 p형 특성을 얻도록 해야 한다.The p-GaN layer 70 is grown at a similar gas atmosphere and temperature as the n-GaN layers 30 and 40 described above, and injects Mg to become p-GaN during GaN growth. However, as is known, injected Mg combined with hydrogen provided by ammonia, which is used as a nitrogen precursor, forms Mg-H. Thus, the deactivated p-type GaN thin film immediately after growth is a heat treatment process such as low energy electron beam irradiation (LEEBI) or high temperature. It must be activated through annealing (Rapid Temperature Annealing, Furnace Annealing, etc.) to obtain p-type characteristics.

상기 p-GaN층(70) 형성 후 그 상부에 전류 확산 특성을 개선하기 위한 투명 전극등을 더 형성하기도 한다.After the p-GaN layer 70 is formed, a transparent electrode or the like may be further formed thereon to improve current spreading characteristics.

그리고, 도 2d에 도시한 바와 같이 상기 형성된 구조물을 전면 방출형 소자로 사용하기 위해서 전극을 형성하는데, 구조물의 상하부에 각각 전극을 형성하는 수직 구조와, 도시된 바와 같이 구조물의 일부를 제거하여 n-GaN층(30)을 노출시켜 전극을 형성하는 수평 구조(측면 전류 주입 방식)가 대표적이다. 도시된 경우는 수평 구조로서, 상기 n-GaN층(30)이 노출되도록 소자 일부 영역의 p-GaN층(70), p-클래딩층(60), 활성층(50) 및 제 2 n-GaN층(40)을 제거하여 제 1 n-GaN층(30)을 노출시킨다.And, as shown in Figure 2d to form the electrode to use the formed structure as a front emission type element, a vertical structure for forming the electrodes on the upper and lower portions of the structure, respectively, as shown to remove a portion of the structure n The horizontal structure (side current injection method) which exposes -GaN layer 30 to form an electrode is typical. In the illustrated case, the p-GaN layer 70, the p-cladding layer 60, the active layer 50, and the second n-GaN layer of the partial region of the device are exposed so that the n-GaN layer 30 is exposed. 40 is removed to expose the first n-GaN layer 30.

그리고, 도 2e에 도시한 바와 같이 상기 제 1 n-GaN층(30)과 p-GaN층(70) 일부에 각각 n 전극(45)과 p 전극(80)을 형성한다. As shown in FIG. 2E, n-electrodes 45 and p-electrodes 80 are formed in portions of the first n-GaN layer 30 and the p-GaN layer 70, respectively.

그러나, 상기 도시한 일반적인 측면형 발광 다이오드 구조는 전류가 상기 p 전극(80)에서 n 전극(45)까지의 최단 거리인 메사 구조물 측면을 따라 주로 흐르기 때문에 발광 효율이 낮으며, 이를 다소간 해소하기 위해 p-콘택인 p-GaN층(70) 상 에 투명 전극을 형성하기도 하지만, 실제로 문제가 되는 부분은 n-콘택인 n-GaN층(30)에서의 전류 확산이므로 이를 해소하기 어렵게 되어 효율 향상은 미비하다.However, the general side-side light emitting diode structure shown in the drawing has low luminous efficiency because current mainly flows along the side of the mesa structure, which is the shortest distance from the p-electrode 80 to the n-electrode 45. Although a transparent electrode may be formed on the p-GaN layer 70, which is a p-contact, the problem is that the current diffusion in the n-GaN layer 30, which is an n-contact, is difficult to solve, thereby improving efficiency. Incomplete

또한, 이러한 좋지 않은 전류 확산은 신뢰성과 밀접한 영향을 주는 ESD(Electro-Static Discharge)의 내성을 낮추어 소자가 역전압 인가나 정전기 등에 취약하게 된다. 그로인해, 고가의 LED 소자의 경우 이러한 소자 자체의 ESD 특성이 좋지 않으면 별도로 제너 다이오드 등을 패키지에 내장시키는 등의 추가적인 구성이 요구되기도 한다. 하지만, 이러한 제너 다이오드의 추가는 광도 저하, 원가 상승 및 공정수 증가와 같은 문제가 발생하므로 소자 자체의 ESD 내성을 증가시키기 위한 연구가 지속적으로 실시되고 있다.In addition, such poor current spreading lowers the resistance of electro-static discharge (ESD), which has a close effect on reliability, making the device vulnerable to reverse voltage application or static electricity. Therefore, in the case of expensive LED devices, if the ESD characteristics of the devices themselves are not good, additional configurations such as incorporating a zener diode in a package may be required. However, since the addition of the zener diode causes problems such as lower brightness, increased cost, and increased number of processes, studies to increase the ESD resistance of the device itself have been continuously conducted.

상기한 바와 같이 종래 일반적인 측면 전류 주입형 발광 다이오드는 인가되는 전압에 의한 전류 흐름이 균일하게 분산되어 소자 전체에 제공되지 않고 특정 영역에만 집중되기 때문에 발광 효율이 낮으며, 이러한 전류의 집중은 역전압이나 정전기 등에 의한 내성을 낮추어 소자의 신뢰성이 낮아지는 문제점이 있었다. 이를 해소하기 위해 별도의 제너 다이오드를 더 연결하는 방식이 있으나, 공정 및 비용이 크게 증가하고 소자의 광량을 저하시키는 문제점이 있었다. As described above, the conventional general side current injection type light emitting diode has low luminous efficiency because the current flow by the applied voltage is uniformly distributed and is not provided to the entire device, but is concentrated only in a specific region, and the concentration of the current is reverse voltage. There is a problem in that the reliability of the device is lowered by lowering the resistance by static electricity or the like. In order to solve this problem, there is a method of connecting a separate zener diode, but there is a problem in that the process and cost are greatly increased and the light quantity of the device is reduced.

상기와 같은 문제점을 감안한 본 발명은 실제 측면 전류 주입형 발광 다이오드에서 균일한 전류 확산을 방해하는 주된 요인인 n-콘택층의 측면 전류 확산 특성을 개선하기 위해 높은 전도도의 물질을 상기 n-콘택층 내부에 형성하도록 하여 측면 전류 확산 특성을 획기적으로 개선하면서 특정 방향으로 광을 집중시키거나 구 동 전압을 낮추고 ESD 내성을 높일 수 있도록 한 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다. In view of the above problems, the present invention provides a high conductivity material to improve the lateral current spreading characteristics of the n-contact layer, which is a main factor preventing uniform current spreading in the lateral current injection type light emitting diode. The present invention provides a light emitting diode having a current spreading layer and a method of manufacturing the same, which can be formed inside, which can concentrate light in a specific direction, lower driving voltage, and increase ESD resistance while significantly improving side current spreading characteristics. There is this.

상기와 같은 목적을 달성하기 위하여, 본 발명은 질화물 반도체로 형성된 제 1 n-콘택층과; 상기 제 1 n-콘택층 상부에 위치하거나 혹은 표면에 매립되어 형성된 전류 확산 패턴과; 상기 구조물 상부에 형성된 제 2 n-콘택층과; 상기 제 2n-콘택층 상부에 차례로 형성된 활성층 및 p-콘택층을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention comprises a first n-contact layer formed of a nitride semiconductor; A current spreading pattern formed on the first n-contact layer or buried in a surface thereof; A second n-contact layer formed on the structure; And an active layer and a p-contact layer sequentially formed on the second n-contact layer.

상기 전류 확산 패턴은 900℃ 이상의 융점을 가진 금속 재질로 이루어진 것을 특징으로 한다. The current spreading pattern is made of a metal material having a melting point of 900 ℃ or more.

위에서, 상기 전류 확산 패턴은 W, Cr, Ti 중 하나로 이루어진 것을 특징으로 한다.In the above, the current spreading pattern is characterized in that consisting of one of W, Cr, Ti.

상기 전류 확산 패턴은 Ag를 포함하는 반사도가 높은 금속 중 하나로 이루어진 것을 특징으로 한다. The current spreading pattern may be made of one of highly reflective metals including Ag.

상기 전류 확산 패턴은 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 산화물 전도층인 것을 특징으로 한다. The current diffusion pattern has an energy band gap higher than that of metal, and is an oxide conductive layer having a higher melting point than that of metal.

위에서, 상기 산화물 전도층은 ITO, RuOx 중 하나인 것을 특징으로 한다.In the above, the oxide conductive layer is characterized in that one of ITO, RuO x .

위에서, 상기 산화물 전도층으로 이루어진 전류 확산층과 그 하부 혹은 상부에 위치한 n-콘택층 사이에 접촉저항 감소를 위한 계면층이 더 형성된 것을 특징으로 한다. In the above, the interface layer for reducing the contact resistance is further formed between the current diffusion layer consisting of the oxide conductive layer and the n-contact layer located below or above.

또한, 본 발명은 상기 제 1 n-콘택층 상부 혹은 표면 내부에 전류 확산층 패턴을 형성하는 단계와; 상기 전류 확산층 패턴을 형성하는 단계에서, 900℃ 이상의 융점을 가진 금속을 성막한 후 패터닝하여 형성하는 단계를 더 포함하는 것을 특징으로 한다. In addition, the present invention comprises the steps of forming a current diffusion layer pattern on or inside the first n-contact layer; In the forming of the current spreading layer pattern, the method may further include forming a metal having a melting point of 900 ° C. or more after forming a pattern.

상기 전류 확산층 패턴을 형성하는 단계에서, 상기 제 1 n-콘택층의 표면 일부에 복수의 그루브를 형성한 후 Ag 혹은 그와 유사한 반사도 및 전도도를 가지는 금속을 상기 그루부에 선택적으로 매립하는 단계를 포함하는 것을 특징으로 한다. In the forming of the current spreading layer pattern, forming a plurality of grooves on a portion of the surface of the first n-contact layer and then selectively embedding Ag or a metal having similar reflectivity and conductivity into the grooves. It is characterized by including.

상기 전류 확산층 패턴을 형성하는 단계에서, 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 전도성 산화물을 성막한 후 패터닝하여 상기 전류 확산층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The forming of the current spreading layer pattern may include forming the current spreading layer pattern by depositing and patterning a conductive oxide having an energy bandgap higher than that of a metal and having a melting point higher than that of the metal.

상기 같은 본 발명을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings, the present invention as follows.

도 3 내지 도 5는 본 발명 실시예들의 단면도를 보인 것으로, 측면 전류 주입형 발광 다이오드의 n-콘택층 내부에 측면 방향 전류 확산을 용이하게 할 수 있도록 전류 확산층을 더 형성한 실시예들이다. 다양한 Ⅲ-Ⅴ족 반도체가 사용될 수 있으나 여기서는 질화물 반도체, 특히 질화 갈륨(GaN)을 이용하여 형성한 발광 다이오드들을 예로 들어 그 구성과 제조 방법들을 설명하도록 한다.3 to 5 are cross-sectional views of embodiments of the present invention, in which a current spreading layer is further formed to facilitate lateral current spreading inside an n-contact layer of the side current injection type light emitting diode. Various III-V semiconductors may be used, but the configuration and manufacturing methods will be described using light-emitting diodes formed of nitride semiconductors, in particular, gallium nitride (GaN).

먼저, 도 3은 본 발명 일 실시예로서, 기판(110) 상에 형성된 저온 버퍼막(120) 상부에 형성된 n-GaN층(130, 150) 사이에 측면 전류 확산을 위한 금속의 전류 확산 패턴(140)을 더 형성한 구조를 가진다. 그리고, 상기 n-GaN층(150) 상부에 일반적인 LED 구조와 동일하게 확산층(160)과 p-클래딩층(170) 및 p-GaN층(180)이 순차적으로 형성되어 있으며 그 상부에 p전극(190)이 위치하고, 노출된 상기 n-GaN층(130) 상부에 n전극(200)이 위치하고 있다.First, FIG. 3 is a diagram illustrating a current spreading pattern of a metal for lateral current diffusion between n-GaN layers 130 and 150 formed on a low temperature buffer layer 120 formed on a substrate 110. 140) is formed further. In addition, the diffusion layer 160, the p-cladding layer 170, and the p-GaN layer 180 are sequentially formed on the n-GaN layer 150 in the same manner as a general LED structure. 190 is positioned, and the n electrode 200 is located on the exposed n-GaN layer 130.

일반적인 경우, 이러한 측면 전류 주입형 구조의 LED에 전압이 인가되면 주로 n-GaN층의 낮은 측면 전류 전도성에 의해 소자의 일부가 제거되어 형성된 메사 구조의 측면을 따라 전류가 집중되어 흐르게 되지만, 도시된 경우에서는 상기 n-GaN층(130, 150) 내부에 측면 전류 전도성을 보강하기 위한 전류 확산 패턴(140)이 형성되어 있으므로 이를 통해 전류가 균등하게 소자 전체로 흐르게 된다. 따라서, 이 경우 소자에 인가하는 전압에 대비한 휘도 효율이 높아지고, 역전압이나 정전기에 의한 순간 전압도 소자 전체가 분산하여 해소하기 때문에 ESD 내성도 증가하게 되며, 이러한 ESD 내성의 증가는 소자의 수명과 신뢰성을 크게 개선시킬 수 있는 요인이 된다.In general, when a voltage is applied to the LED of the side current injection type structure, current is concentrated in the side of the mesa structure formed by removing part of the device mainly by the low side current conductivity of the n-GaN layer. In this case, since the current diffusion pattern 140 is formed in the n-GaN layers 130 and 150 to reinforce the side current conductivity, current flows evenly through the device. Therefore, in this case, the luminance efficiency increases with respect to the voltage applied to the device, and the ESD resistance is also increased because the entire voltage of the device is dissipated and dissipated by reverse voltage or static electricity. And it is a factor that can greatly improve reliability.

상기 도시된 도 3의 구성은 본 발명의 가장 기본적인 전류 확산 패턴 구조를 보이는 것으로, 그 구성 역시 기존의 측면 전류 주입형 발광 다이오드의 제 1 n-GaN층(130)과 제 2 n-GaN층(150) 사이에 금속 패턴을 더 형성하여 이를 전류 확산 패턴(140)으로 활용한 것이다. 3 shows the most basic current spreading pattern structure of the present invention, and also the first n-GaN layer 130 and the second n-GaN layer ( A metal pattern is further formed between the layers 150 and used as the current diffusion pattern 140.

하지만, 상기 전류 확산 패턴(140)으로 임의의 금속을 사용할 수는 없는데, 이는 상기 전류 확산 패턴(140) 상부에 형성되는 n-GaN층(140)이 900℃ 이상의 고온에서 성장되어야 하기 때문으로, 도 3에 도시한 구조에 적용할 수 있는 전류 확산 패턴(140)은 용융점이 900℃ 이상의 금속 재질을 가져야 한다. 이렇게 높은 용 융점을 가지며, 측면 전도도 향상을 위해 높은 전도도를 가지는 물질로는 대표적으로 W, Cr, Ti 등이 있으며, 이들 중 하나를 사용하는 것이 바람직하다. However, any metal may not be used as the current spreading pattern 140 because the n-GaN layer 140 formed on the current spreading pattern 140 must be grown at a high temperature of 900 ° C. or higher. The current spreading pattern 140 applicable to the structure shown in FIG. 3 should have a metal material having a melting point of 900 ° C. or higher. Such a material having high melting point and high conductivity to improve the side conductivity is typically W, Cr, Ti and the like, it is preferable to use one of these.

도 4는 본 발명의 다른 실시예의 단면도로서, 도 3에 도시한 경우와 상기 전류 확산 패턴(140)으로 사용되는 금속의 특성 및 재질이 상이한 것이다. 즉, 도 3에 도시된 방식으로 적용되는 전류 확산 패턴이 비록 공정은 간단하지만 발생되는 광을 흡수할 수 있기 때문에, 도 4에 도시된 구조에서 사용되는 전류 확산 패턴(141)의 재질은 Ag와 같이 반사도가 높으면서 전류 전도도가 높은 금속을 사용한다. 상기 Ag는 반사도가 높아 전류 확산 패턴(141)으로 적용되면 그 상부에 형성된 활성층에서 발생되는 광을 반사시켜 전면 방향의 휘도를 높여줄 수 있는 부가적인 기능도 할 수 있게 된다. 그러나, Ag와 같이 반사도가 높고 전도도 역시 높은 금속은 용융점(961.9℃)이 일반적으로 GaN층을 형성할 경우 사용되는 온도인 1000℃보다 낮기 때문에 직접 제 1 n-GaN층(130) 상에 성막한 후 패터닝하는 방식으로는 적용이 어렵다. 따라서, 도시된 바와 같이 제 1 n-GaN층(130) 표면에 매립하는 방식으로 전류 확산 패턴(141)이 형성된다. 그리고, 그 상부에 형성되는 제 2 n-GaN층(151, 152)은 역시 1000℃ 이상의 고온에서 성장되면 상기 전류 확산 패턴(141)으로 사용된 금속 물질이 유동하거나 기화시킬 수 있으므로 800℃이하의 온도로 형성된 저온 부분(151)과 그 상부에는 일반적인 고온으로 형성된 나머지 부분(152)으로 이루어지게 된다.4 is a cross-sectional view of another embodiment of the present invention, in which the characteristics and materials of the metal used as the current diffusion pattern 140 are different from those shown in FIG. 3. That is, since the current diffusion pattern applied in the manner shown in FIG. 3 can absorb the generated light although the process is simple, the material of the current diffusion pattern 141 used in the structure shown in FIG. Like this, a metal with high reflectivity and high current conductivity is used. When Ag is applied to the current diffusion pattern 141 because of high reflectivity, the Ag may reflect additional light generated from the active layer formed on the upper surface thereof, thereby increasing an additional brightness of the front direction. However, metals having high reflectivity and high conductivity, such as Ag, are deposited directly on the first n-GaN layer 130 because the melting point (961.9 ° C.) is lower than 1000 ° C., which is generally the temperature used when forming a GaN layer. It is difficult to apply by the post-patterning method. Accordingly, as illustrated, the current spreading pattern 141 is formed in the manner of being embedded in the surface of the first n-GaN layer 130. In addition, the second n-GaN layers 151 and 152 formed on the upper portion thereof may grow or vaporize when the metal material used as the current spreading pattern 141 is also grown at a high temperature of 1000 ° C. or higher. The low temperature portion 151 formed at a temperature and the upper portion is formed of the remaining portion 152 formed at a general high temperature.

도 5는 본 발명의 또다른 실시예의 단면도로서, 도 3 또는 도 4에 도시한 경우와 다르게 후면으로 방출되는 광을 이용하고자 하는 경우, 전류 확산 패턴(142) 에 의한 광 손실을 줄이기 위해 해당 전류 확산 패턴(142)을 광의 흡수율이 낮은 산화물 전도층으로 형성한 경우이다. 상기 산화물 전도층은 금속보다 에너지 밴드갭이 더 크고, 900℃ 이상의 고온에서 견딜 수 있도록 용융점이 높은 ITO나 RuOx를 사용한다. 그러나, 상기 산화물 전도층으로 이루어지는 전류 확산 패턴(142)은 GaN층들과의 오믹(ohmic) 특성이 좋지 않기 때문에 그 하부 및 상부에 각각 계면층(135, 145)이 더 형성되는 것이 바람직하다. 이때, 상기 각 계면층은 InxGa(1-x)N(0≤x<1)의 조성을 가져 일측면의 GaN과 타측면의 산화물 전도층과의 접촉 저항을 줄일 수 있다.FIG. 5 is a cross-sectional view of another embodiment of the present invention. In the case where the light emitted to the rear surface is different from the case illustrated in FIG. 3 or 4, the current is reduced to reduce the light loss caused by the current diffusion pattern 142. The diffusion pattern 142 is formed of an oxide conductive layer having a low light absorption rate. The oxide conductive layer has a larger energy band gap than metal and uses ITO or RuO x having a high melting point to withstand high temperatures of 900 ° C. or more. However, the current diffusion pattern 142 made of the oxide conductive layer is not good in ohmic characteristics with the GaN layers, it is preferable that the interface layer 135, 145 is further formed on the lower and upper portions, respectively. At this time, each of the interfacial layer has a composition of InxGa (1-x) N (0 ≦ x <1) to reduce contact resistance between GaN on one side and the oxide conductive layer on the other side.

상기한 실시예들과 같이 기본적인 측면 전류 주입형 발광 다이오드 구조에서 n-콘택층의 구조를 다양화하는 것으로 취약한 n-콘택층의 전류 확산 특성을 크게 개선할 수 있게 된다. 상기된 각각의 전류 확산 패턴의 재질 및 특성에 따라 그 구조들 및 제조 방법들이 상이하게 되는데, 이하 상기 각 실시예들의 구체적인 제조 과정 및 특징들을 첨부된 도면들을 통해 설명하도록 한다. By varying the structure of the n-contact layer in the basic side current injection type light emitting diode structure as described above, the current spreading characteristics of the weak n-contact layer can be greatly improved. The structures and manufacturing methods are different according to the materials and characteristics of the respective current diffusion patterns described above. Hereinafter, specific manufacturing processes and features of the respective embodiments will be described with reference to the accompanying drawings.

먼저, 도 6a 내지 도 6d는 도 3에 도시된 본 발명 일 실시예의 구조를 제조하는 공정들 중에서 중요한 부분들을 설명하기 위한 수순 단면도들로서, 도시한 바와 같이 제 1 n-GaN층(130) 상에 직접 전류 확산 패턴(140)을 형성하는 방식을 보인 것이다.First, FIGS. 6A to 6D are procedure cross-sectional views for explaining important parts of processes for fabricating the structure of the exemplary embodiment of the present invention shown in FIG. 3, and are shown on the first n-GaN layer 130 as shown. A method of forming the direct current spreading pattern 140 is shown.

도 6a에 도시한 바와 같이 실리콘이나 사파이어와 같은 기판(110) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온(400~600℃)으로 버퍼층(120)을 형성하고, 그 상부에 n형 불순물인 Si 등을 포함시켜 제 1 n-GaN층(130)을 높은 온도(900℃ 이상, 일반적으로 1000℃ 이상)에서 성장시켜 형성한다. 상기 저온 버퍼층(120)이나 제 1 n-GaN층(130)의 제조 방법은 종래와 같이 MOCVD법에 의한 저온/고온 성장 방법을 사용한다. 최근에는 격자 부정합에 의한 버퍼층(120) 형성의 부작용을 해소하기 위해 제한적이지만 직접 GaN을 기판 형태로 제조하여 적용하는 경우도 있으며, 상기 저온 버퍼층(120) 역시 다양한 종류의 재료들이 실험되고 있다. 그러나, 본 발명에서는 이러한 저온 버퍼층(120)의 종류나 상기 기판(100)의 종류는 발명의 특징과는 무관하며, 단지 제 1 n-콘택층(130)을 에피 성장법에 의해 성장시키는 모든 종류의 발광 다이오드 제조 방법에 모두 적용할 수 있다. 상기 제 1 n-GaN층(130)은 1~10㎛의 두께로 형성하는 것이 좋다.As shown in FIG. 6A, the buffer layer 120 is formed at a low temperature (400 ° C. to 600 ° C.) without doping to eliminate lattice mismatch on a substrate 110 such as silicon or sapphire, and Si, an n-type impurity, is formed thereon. And the like to form the first n-GaN layer 130 by growing at a high temperature (900 ° C. or higher, generally 1000 ° C. or higher). As the manufacturing method of the low temperature buffer layer 120 or the first n-GaN layer 130, a low temperature / high temperature growth method by MOCVD method is conventionally used. Recently, in order to solve the side effects of the formation of the buffer layer 120 due to lattice mismatch, GaN may be manufactured and applied directly in the form of a substrate, and the low temperature buffer layer 120 has also been tested with various kinds of materials. However, in the present invention, the kind of the low temperature buffer layer 120 or the kind of the substrate 100 is irrelevant to the characteristics of the present invention, and only all kinds of growing the first n-contact layer 130 by the epitaxial growth method. It can be applied to all of the light emitting diode manufacturing method. The first n-GaN layer 130 is preferably formed to a thickness of 1 ~ 10㎛.

그리고, 도 6b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130) 상부에 금속 전류 확산 패턴(140)을 형성하기 위해 금속막을 성막한 후 패터닝한다. 상기 금속 전류 확산 패턴(140)의 두께는 10~10000Å 정도가 되도록 한다. 상기 금속막은 후속되는 제 2 n-GaN층의 성장 온도에 노출되어야 하므로 900℃ 이상의 온도에서도 용융되지 않는 높은 용융점을 가진 금속이어야 하고, 박막 공정을 통한 성막 및 패터닝이 용이해야 하므로 W, Cr, Ti 등의 금속을 이용하며, 스퍼터링 혹은 이-빔 증착 방법을 통해 상기 제 1n-GaN층(130) 상에 해당 금속을 증착한 후 포토 공정을 통해 패터닝함으로써 상기 금속 전류 확산 패턴(140)을 형성할 수 있다.As shown in FIG. 6B, a metal film is formed and patterned to form a metal current diffusion pattern 140 on the first n-GaN layer 130. The thickness of the metal current spreading pattern 140 is about 10 to 10,000 Å. Since the metal film should be exposed to the growth temperature of the subsequent n-GaN layer, the metal film should be a metal having a high melting point that does not melt even at a temperature of 900 ° C. or higher, and should be easy to form and pattern through a thin film process. The metal current diffusion pattern 140 may be formed by depositing the metal on the first n-GaN layer 130 by sputtering or e-beam deposition, and patterning the same by using a photo process. Can be.

이때, 상기 형성되는 금속 전류 확산 패턴(140)의 패턴 형태는 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층의 성장이 상기 패턴(140)이 형성되지 않아 노출되는 제 1 n-GaN층(130)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.At this time, the pattern shape of the formed metal current diffusion pattern 140 may vary greatly, but the subsequent growth of the second n-GaN layer may be exposed because the pattern 140 is not formed. Since the pattern is implemented based on (130), the pattern is roughly defined such that each side has a length of 0.1 to 10 μm in the case of a rectangle, and a diameter of 0.1 to 10 μm in the case of a circle, and a polygon. The longest width is preferably defined to have a length of the same region, and the exposure width of the first n-GaN layer 130 exposed between the respective patterns is also preferably 0.1 to 10 μm.

그리고, 도 6c에 도시한 바와 같이 상기 형성된 금속 전류 확산 패턴(140) 및 노출된 제 1 n-GaN층(130) 상부에 제 2 n-GaN층(150)을 성장시킨다. 상기 제 2 n-GaN층(150) 역시 MOCVD법으로 고온(900℃ 이상)에서 상기 제 1 n-GaN층(130) 상에 성장되며, 공정 조건의 조절에 의해 측면으로도 성장하게 되므로 상기 형성된 금속 전류 확산 패턴(140) 상부 영역까지도 제 2 n-GaN층(150)이 형성되게 된다. 구체적으로, 상기 제 2 n-GaN층(150)은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어질 수 있으며, 그 두께는 0.1~10㎛ 정도가 적당하다.As shown in FIG. 6C, a second n-GaN layer 150 is grown on the formed metal current diffusion pattern 140 and the exposed first n-GaN layer 130. The second n-GaN layer 150 is also grown on the first n-GaN layer 130 at a high temperature (900 ° C. or more) by MOCVD and grows laterally by controlling process conditions. The second n-GaN layer 150 is also formed in the upper region of the metal current spreading pattern 140. Specifically, the second n-GaN layer 150 may be formed of a GaN, In x Ga (1-x) N (x> 0) or AlGa (1-y) N (y <1) layer. As for thickness, about 0.1-10 micrometers is suitable.

그리고, 도 6d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(150) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다. 구체적인 각 층들의 구조 및 형성 방법, 그리고 조성들은 종래의 다양한 발광 다이오드 제조 방법과 동일하며, 상기 활성층(160) 형성 공정 이후의 공정들은 본 발명과 직접적인 연관이 없으므로 명료한 설명을 위해 생략하도록 한다. As shown in FIG. 6D, the active layer 160, the p-cladding layer 170, and the p-GaN layer 180 are sequentially formed on the second n-GaN layer 150 formed according to a general light emitting diode manufacturing method. ). Specific structures, formation methods, and compositions of the respective layers are the same as those of various conventional methods of manufacturing light emitting diodes, and the processes after the formation of the active layer 160 are not directly related to the present invention, and thus will be omitted for clarity.

상기 설명한 본 발명 일 실시예의 전류 확산 패턴(140)은 용융점이 높은 금 속 재료를 이용하여 형성한 것이므로 상기 설명한 제조 과정을 통해 알 수 있듯이 공정이 비교적 간단하다. 그러나, 상기 구조는 전류 확산 특성을 개선하여 종래 보다는 높은 광 효율을 보이기는 하지만, 전류 확산 패턴(140)으로 사용되는 금속이 높은 용융점을 가지는 금속이므로 반사도가 낮아 활성층(160)에서 방출되는 포톤을 일부 흡수할 수 있다. Since the current diffusion pattern 140 of the exemplary embodiment of the present invention described above is formed using a metal material having a high melting point, the process is relatively simple, as can be seen through the manufacturing process described above. However, the structure improves current spreading characteristics and shows higher light efficiency than the conventional art. However, since the metal used as the current spreading pattern 140 is a metal having a high melting point, the photon emitted from the active layer 160 has a low reflectivity. Can absorb some.

따라서, 도 4에 도시한 바와 같이 반사도가 높은 금속을 전류 확산 패턴으로 적용하도록 한 구조에서 주의할 부분들과 특징이 되는 부분들을 다음의 도 7a 내지 도 7d에 도시한 수순 단면도를 통해 설명하도록 하나. Therefore, in the structure in which the highly reflective metal is applied to the current spreading pattern as shown in FIG. 4, the parts to be noted and the features to be described will be explained through the procedure cross-sectional views shown in FIGS. 7A to 7D. .

먼저, 도 7a에 도시한 구조는 앞서 설명한 도 6a와 동일한 과정을 통해 형성된다. 즉, 저온에서 버퍼막(120)을 형성하고, 그 상부에 고온에서 제 1 n-GaN층(130)을 1~10㎛의 두께로 성장시킨다. First, the structure shown in FIG. 7A is formed through the same process as FIG. 6A described above. That is, the buffer film 120 is formed at a low temperature, and the first n-GaN layer 130 is grown to a thickness of 1 to 10 μm at a high temperature thereon.

그리고, 도 7b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130)의 표면 일부를 식각하여 전류 확산 패턴(141)이 형성될 영역에 그루브(groove) 형태의 홈을 형성하고, 해당 홈에 Ag와 같이 용융점은 낮아도 반사도가 높은 금속을 채워넣고 블래이딩 하는 방식으로 금속 전류 확산 패턴(141)이 제 1 n-GaN층(130)에 매립되도록 한다. 이는 상기 Ag와 같이 용융점이 1000℃ 미만인 금속이 후속하는 제 2 n-GaN층을 고온에서 형성하는 과정에서 녹아 패턴 형태가 바뀌지 않도록 하기 위한 것이다. 따라서, 상기 전류 확산 패턴(141)으로 사용될 수 있는 금속은 비록 용융점은 낮더라도 반사도 및 전도도가 높은 금속이어야 하며, 끓는점이 GaN층 성장 온도보다는 높아야 한다. 이 경우에서도 상기 형성되는 금속 전류 확산 패턴(141)은 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층의 성장이 상기 패턴(141) 사이로 노출되는 제 1 n-GaN층(130)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.As shown in FIG. 7B, a portion of the surface of the formed first n-GaN layer 130 is etched to form grooves having a groove shape in the region where the current diffusion pattern 141 is to be formed, and the grooves The metal current diffusion pattern 141 is embedded in the first n-GaN layer 130 by filling and blading a metal having high reflectivity even though the melting point is low, such as Ag. This is to prevent the pattern shape from being changed by melting the metal having a melting point of less than 1000 ° C., such as Ag, in the subsequent formation of the second n-GaN layer at a high temperature. Therefore, the metal that can be used as the current diffusion pattern 141 should be a metal having high reflectivity and conductivity even though the melting point is low, and the boiling point should be higher than the GaN layer growth temperature. In this case, the metal current diffusion pattern 141 may vary greatly, but the subsequent growth of the second n-GaN layer is based on the first n-GaN layer 130 exposed between the patterns 141. In general, the pattern is defined to have a length of 0.1 ~ 10㎛ each side in the case of a rectangle, a diameter is defined to have a length of 0.1 ~ 10㎛ in the case of a circle, the longest width in the case of a polygon It is preferable to define the length of the same region, and the exposure width of the first n-GaN layer 130 exposed between the respective patterns is also preferably 0.1 to 10 μm.

그리고, 도 7c에 도시한 바와 같이 상기 형성된 금속 전류 확산 패턴(141) 및 노출된 제 1 n-GaN층(130) 상부에 제 2 n-GaN층(151, 152)을 성장시킨다. 이때, 상기 도시된 것 처럼 상기 제 2 n-GaN층(151, 152)은 두개의 층으로 구분되어 형성되는 것이 바람직한데, 하부에 형성되는 제 2 n-GaN층(151)은 800℃ 이하의 저온에서 성장시켜 상기 형성된 저융점 금속 전류 확산 패턴(141)의 기화를 방지하면서 후속되는 고온 공정들로부터 상기 금속 전류 확산 패턴(141)을 보호한다. 그 상부에 형성되는 제 2 n-GaN층(152)은 900℃ 이상의 일반적인 고온 공정으로 성장시켜 형성한다. 상기 제 2 n-GaN층(151) 역시 공정 조건의 조절에 의해 측면으로도 성장하게 되므로 상기 형성된 금속 전류 확산 패턴(141) 상부 영역까지도 제 2 n-GaN층(151)이 형성되게 된다. 구체적으로, 상기 제 2 n-GaN층(151, 152)은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어질 수 있으며, 그 두께는 0.1~10㎛ 정도가 적당하다. 이중에서 저온에서 형성되는 제 2 n-GaN층(151)의 두께는 0.01~10㎛ 범위가 되도록 한다. As shown in FIG. 7C, second n-GaN layers 151 and 152 are grown on the formed metal current diffusion pattern 141 and the exposed first n-GaN layer 130. In this case, as shown in the drawing, the second n-GaN layers 151 and 152 are preferably formed to be divided into two layers, and the second n-GaN layer 151 formed at a lower portion thereof is 800 ° C. or less. Growth at low temperature prevents vaporization of the formed low melting point metal current spreading pattern 141 while protecting the metal current spreading pattern 141 from subsequent high temperature processes. The second n-GaN layer 152 formed thereon is formed by growing in a general high temperature process of 900 ° C or more. Since the second n-GaN layer 151 also grows laterally by adjusting process conditions, the second n-GaN layer 151 is also formed in the upper region of the formed metal current diffusion pattern 141. In detail, the second n-GaN layers 151 and 152 may be formed of GaN, In x Ga (1-x) N (x> 0), or AlGa (1-y) N (y <1) layers. As for the thickness, about 0.1-10 micrometers is suitable. Among them, the thickness of the second n-GaN layer 151 formed at low temperature is in the range of 0.01 to 10 μm.

물론, 사용되는 금속 재질이 반사도가 높고 기화점이 높다면 상기 제 2 n-GaN층(151)과 같은 저온 보호 GaN층은 생략되고 제 2 n-GaN층(152)과 같은 고온 공정에서 성장된 n-GaN층을 직접 적용할 수도 있다.Of course, if the metal material used has high reflectivity and a high vaporization point, a low temperature protective GaN layer such as the second n-GaN layer 151 is omitted and n grown in a high temperature process such as the second n-GaN layer 152. A -GaN layer can also be applied directly.

그리고, 도 7d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(151, 152) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다. As shown in FIG. 7D, the active layer 160, the p-cladding layer 170, and the p-GaN layer are sequentially formed on the formed second n-GaN layers 151 and 152 according to a general light emitting diode manufacturing method. Form 180.

상기 설명한 본 발명 다른 실시예의 전류 확산 패턴(141)은 용융점은 다소 낮지만 반사도가 높은 금속 재료를 이용하여 형성한 것이므로 상기 설명한 제조 과정을 통해 알 수 있듯이 공정이 앞서 설명했던 도 3의 구조를 제조 하기 위한 공정들(도 6a내지 도 6d)에 비해 약간 복잡하지만, 전류 확산 패턴(141)이 반사도가 높기 때문에 상기 활성층(160)에서 방출되는 포톤을 흡수하지 않고 전면으로 반사시켜 전면 휘도가 높아지게 된다. 즉, 전류 확산 특성을 개선하여 인가되는 전압에 대한 광 방출량을 높이고, 상기 전류 확산 패턴(141)에 의해 전면으로 광을 집중시키도록 하여 목표 방향의 휘도를 높일 수 있게 된다. Since the current diffusion pattern 141 of another embodiment of the present invention described above is formed by using a metal material having a relatively low melting point but high reflectivity, the process of FIG. 3 described above may be manufactured as described above. 6a to 6d, the current diffusion pattern 141 has a high reflectivity, thereby reflecting the front surface of the active layer 160 without absorbing the photons emitted from the active layer 160, thereby increasing the front luminance. . That is, by improving current spreading characteristics, the amount of emitted light with respect to the applied voltage is increased, and the light is concentrated on the entire surface by the current spreading pattern 141, thereby increasing luminance in a target direction.

상기 도 3 및 도 4의 경우는 전극이 형성된 전면으로 방출되는 광을 이용하기 위한 구조에는 적합하지만, 사파이어가 형성된 후면으로 방출되는 광을 이용하고자 하는 경우에는 상기 전류 확산 패턴이 광 방출 경로에 위치하고 있으므로 적용이 어렵게 된다. 특히, 최근 적용되는 플립칩 본딩형 발광 다이오드를 구성할 경우, 전극이 형성되지 않은 방향으로 방출되는 광을 이용하여 광 효율을 높이고자 하므로, 이 경우에 적용하기 위해서는 상기 전류 확산 패턴이 광을 흡수, 또는 반 사시키지 않아야 한다. 즉, 투명한 전류 확산 패턴이 요구되는 것이며 이는 본 발명의 또다른 실시예인 도 5의 구조가 필요함을 의미한다.3 and 4 are suitable for a structure for using light emitted to the front surface where the electrode is formed, but when using the light emitted to the back surface where the sapphire is formed, the current diffusion pattern is located in the light emission path. Therefore, application becomes difficult. In particular, in the case of configuring a recently applied flip chip bonding type light emitting diode, since the light efficiency is improved by using light emitted in a direction in which no electrode is formed, the current diffusion pattern absorbs light to apply in this case. It must not be reflected or reflected. That is, a transparent current spreading pattern is required, which means that the structure of FIG. 5, which is another embodiment of the present invention, is required.

도 8a 내지 도 8d는 상기 도 5에 도시한 구조를 제조하기 위한 수순 단면도로서, 도시한 바와 같이 광을 흡수하거나 반사하지 않는 투명한 전류 확산 패턴으로 산화물 전도층을 이용하는 경우의 제조 방법을 보인 것이다. 8A to 8D are cross-sectional views for manufacturing the structure shown in FIG. 5 and show a manufacturing method in the case of using the oxide conductive layer in a transparent current diffusion pattern that does not absorb or reflect light as shown.

먼저, 도 8a에 도시한 바와 같이 기본적으로 제 1 n-GaN층(130) 까지 성장시키는 방법은 도 6a 및 도 7a에 설명한 바와 같다.First, as shown in FIG. 8A, the method of growing up to the first n-GaN layer 130 is basically the same as described with reference to FIGS. 6A and 7A.

그리고, 도 8b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130) 상부에 후속되는 전류 확산 패턴과 상기 제 1 n-GaN층(130) 사이의 오믹 특성을 개선하여 접촉 저항을 줄이기 위해 제 1계면층(135)으로 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한다. 이는 필수적인 것은 아니지만 소자의 특성을 유지하기 위해 적용하는 것이 바람직하다. In addition, as shown in FIG. 8B, in order to reduce contact resistance by improving an ohmic characteristic between the current diffusion pattern following the first n-GaN layer 130 formed above and the first n-GaN layer 130. In x Ga (1-x) N (0 ≦ x <1) is formed in the first interface layer 135 to a thickness of 10 μm to 10 μm. This is not essential but is preferably applied to maintain the device's properties.

그리고, 도 8c에 도시한 바와 같이 상기 제 1계면층(135) 상부에 스퍼터링 혹은 이-빔 증착법으로 전도성 산화물을 증착하고 이를 패터닝하여 전류 확산 패턴(142)을 형성하며, 그 상부에 다시 후속하는 n-GaN층과의 접촉저항을 줄이기 위해 제 2계면층(145)으로 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한 후 그 상부에 제 2 n-GaN층(153)을 성장시켜 형성한다. 역시, 상기 제 2계면층(145)이 필수적이지는 않으나 적용하는 것이 소자 특성을 유지하는데 바람직하다. 상기 제 2 n-GaN층(153)은 상기 전도성 산화물로 이루어진 전류 확산 패턴(142)의 용융을 방지하기 위해 600~1200℃ 범위로 성장 온도가 조절될 수 있으며 GaN, InxGa(1-x)N, AlyGa(1-y)N(0<x, y<1)층을 0.1~10㎛ 정도 성장시켜 형성한다.As shown in FIG. 8C, a conductive oxide is deposited on the first interface layer 135 by sputtering or two-beam deposition, and patterned to form a current diffusion pattern 142. In x Ga (1-x) N (0 ≦ x <1) was formed in the second interface layer 145 to have a thickness of 10 μm to 10 μm in order to reduce contact resistance with the n-GaN layer, and then the second layer was formed thereon. The n-GaN layer 153 is grown and formed. Again, although the second interface layer 145 is not essential, application is desirable to maintain device characteristics. In order to prevent the second n-GaN layer 153 from melting the current diffusion pattern 142 made of the conductive oxide, the growth temperature may be controlled in a range of 600 to 1200 ° C., and GaN, In x Ga (1-x ) N, Al y Ga (1-y) N (0 <x, y <1) layer is formed by growing about 0.1 ~ 10㎛.

상기 전류 확산 패턴(142)으로 사용되는 전도성 산화물은 광을 흡수하지 않고 투과시켜야 하므로 에너지 밴드갭이 금속에 비해 커야 하며 금속보다 용융점이 높아야 한다. 일반적으로 전도성 산화물은 일반적인 금속보다 용융점이 높기 때문에 제 2 n-GaN층(153)을 높은 온도에서 성장시킬 수 있다. 이러한 전도성 산화물로 적당한 소재로 ITO, RuOx등이 적용될 수 있으며, 그 높이는 10~10000Å 두께가 되도록 형성한다. 이 경우에서도 상기 형성되는 산화물 전류 확산 패턴(142)은 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층(153) 혹은 제 2 계면층(145)의 성장이 상기 패턴(142) 사이로 노출되는 제 1 n-GaN층(130) 혹은 제 1 계면층(135)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130) 혹은 제 1 계면층(135)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.Since the conductive oxide used as the current spreading pattern 142 must transmit light without absorbing light, the energy band gap must be larger than that of the metal and must be higher than the metal. In general, since the conductive oxide has a higher melting point than a general metal, the second n-GaN layer 153 may be grown at a high temperature. ITO, RuO x and the like can be applied as a suitable material as such a conductive oxide, the height is formed to be 10 ~ 10000Å thickness. In this case, the oxide current diffusion pattern 142 may vary greatly, but subsequent growth of the second n-GaN layer 153 or the second interface layer 145 may be exposed between the patterns 142. Since the pattern is implemented based on the first n-GaN layer 130 or the first interfacial layer 135, the pattern is defined to have a length of 0.1 to 10 μm in the case of a rectangle, and a diameter of 0.1 to a circle. It is defined to have a length of ˜10 μm, and in the case of polygons, the longest width is preferably defined to have the length of the same region, and the first n-GaN layer 130 exposed between the respective patterns or The exposure width of the first interfacial layer 135 is also preferably 0.1 to 10 μm.

그리고, 도 8d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(153) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다. As shown in FIG. 8D, the active layer 160, the p-cladding layer 170, and the p-GaN layer 180 are sequentially formed on the second n-GaN layer 153 formed according to a general light emitting diode manufacturing method. ).

상기 전술했던 3가지 실시예들 외에 더 다양한 제조 공정들 및 구조들이 적 용될 수 있으나, 본 발명은 측면 전류 주입형 발광 다이오드 구조 중에서 측면 전류 확산 특성이 좋지 않은 n-콘택층 내부에 측면 전류 확산에 도움이 되는 전류 확산 패턴을 더 포함시키는 구조 및 이를 제조하기 위한 공정들을 모두 포괄한다는 것에 주의한다. In addition to the above-described three embodiments, more various manufacturing processes and structures may be applied. However, the present invention is directed to lateral current spreading inside an n-contact layer having poor side current spreading characteristics among side current injection type LED structures. Note that it encompasses both a structure that further includes a helpful current spreading pattern and the processes for making it.

상기 전류 확산 패턴들은 다양한 패턴 형태들을 가질 수 있는데, 그 중의 일부를 도 9에 도시하였다. 상기 실시예는 도 3의 구조에 적용될 수 있는 패턴들을 보인 것으로 도 4내지 도 5의 구조에도 동일하게 적용될 수 있다.The current spreading patterns may have various pattern shapes, some of which are illustrated in FIG. 9. The above embodiment shows patterns that can be applied to the structure of FIG. 3 and may be equally applied to the structure of FIGS. 4 to 5.

도 9a는 스트라이프 형태를 가진 전류 확산 패턴(140)이 제 1 n-GaN층(130) 상에 형성된 경우를 보인 것으로, 상기 스트라이프 패턴의 폭은 0.1~10㎛이며, 상기 스트라이프 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 폭 역시 0.1~10㎛가 되는 것이 바람직하다.FIG. 9A illustrates a case in which a current diffusion pattern 140 having a stripe shape is formed on the first n-GaN layer 130. The stripe pattern has a width of 0.1 to 10 μm, and is exposed between the stripe patterns. It is preferable that the width of the first n-GaN layer 130 is also 0.1 to 10 μm.

도 9b는 사각형 전류 확산 패턴을 보인 것이고, 도 9c는 다각형 전류 확산 패턴을 보인 것이며, 도 9d는 원형 전류 확산 패턴을 보인 것이다. 이 경우에도 상기와 같이 각 패턴의 폭은 0.1~10㎛이며, 상기 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 폭 역시 0.1~10㎛가 되는 것이 바람직하다.FIG. 9B shows a rectangular current spreading pattern, FIG. 9C shows a polygonal current spreading pattern, and FIG. 9D shows a circular current spreading pattern. In this case, the width of each pattern is 0.1 to 10 μm as described above, and the width of the first n-GaN layer 130 exposed between the patterns is also 0.1 to 10 μm.

따라서, 전류 확산 패턴들의 다양한 구조들은 본 발명에 포괄되는 개념으로 해석될 수 있으므로 구체적인 전류 확산 패턴들의 구조 및 형상으로 인해 본 발명이 제한되지는 않는다는데 주의한다. Therefore, it is noted that the present invention is not limited to the structure and shape of the specific current spreading patterns because various structures of the current spreading patterns may be interpreted as a concept encompassed by the present invention.

상기한 바와 같이 본 발명 발광 다이오드 및 그 제조 방법은 측면 전류 주입 형 발광 다이오드에서 균일한 전류 확산을 방해하는 주된 요인인 n-콘택층의 측면 전류 확산 특성을 개선하기 위해 높은 전도도의 물질을 상기 n-콘택층 내부에 형성하도록 함으로써, 측면 전류 확산 특성을 획기적으로 개선하면서 상기 높은 전도도의 물질이 특정 방향으로 광을 집중시키거나 광을 투과시키는 등의 광 효율을 높이는 역할도 할 수 있어 구동 전압을 낮추고 ESD 내성 및 휘도를 높일 수 있는 뛰어난 효과가 있다. 특히 ESD 내성의 증가는 소자의 수명과 신뢰성을 크게 높일 수 있도록 하는 효과가 있다.As described above, the light emitting diode of the present invention and a method of manufacturing the same have a high conductivity material so as to improve the lateral current spreading characteristics of the n-contact layer, which is a main factor preventing the uniform current spreading in the lateral current injection type light emitting diodes. By forming the inside of the contact layer, the side current diffusion characteristics can be improved, and the high conductivity material can also serve to enhance light efficiency, such as focusing or transmitting light in a specific direction, thereby increasing the driving voltage. It has an excellent effect of lowering and increasing ESD immunity and brightness. In particular, increased ESD immunity has the effect of significantly increasing device lifetime and reliability.

Claims (34)

질화물 반도체로 형성된 제 1 n-콘택층과; A first n-contact layer formed of a nitride semiconductor; 상기 제 1 n-콘택층 상부에 형성되거나 혹은 표면에 매립되어 형성된 전류 확산 패턴과; A current diffusion pattern formed on or above the first n-contact layer; 상기 구조물 상부에 형성된 제 2 n-콘택층과; A second n-contact layer formed on the structure; 상기 제 2n-콘택층 상부에 차례로 형성된 활성층 및 p-콘택층을 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.A light emitting diode having a current diffusion layer, characterized in that it comprises an active layer and a p-contact layer formed in turn on the second n-contact layer. 제 1항에 있어서, 상기 제 1 n-콘택층 및 제 2 n-콘택층은 실리콘이 불순물로 함유된 GaN이며, 상기 p-콘택층은 마그네슘이 불순물로 함유된 GaN인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The current diffusion layer of claim 1, wherein the first n-contact layer and the second n-contact layer are GaN containing silicon as an impurity, and the p-contact layer is GaN containing magnesium as an impurity. A light emitting diode having a. 제 1항에 있어서, 상기 제 1 n-콘택층은 1~10㎛ 두께인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the first n-contact layer is 1 to 10 μm thick. 제 1항에 있어서, 상기 전류 확산 패턴은 900℃ 이상의 융점을 가진 금속 재질로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the current diffusion pattern is made of a metal material having a melting point of 900 ° C or higher. 제 4항에 있어서, 상기 전류 확산 패턴은 W, Cr, Ti 중 하나로 이루어진 것 을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.5. The light emitting diode of claim 4, wherein the current spreading pattern comprises one of W, Cr, and Ti. 제 1항에 있어서, 상기 전류 확산 패턴은 Ag를 포함하는 반사도가 높은 금속 중 하나로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the current diffusion pattern is made of one of highly reflective metals including Ag. 제 6항에 있어서, 상기 제 2 n-콘택층은 800℃이하의 저온에서 성장된 부분과 800℃이상의 고온에서 성장된 부분으로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.7. The light emitting diode of claim 6, wherein the second n-contact layer comprises a portion grown at a low temperature of 800 ° C or lower and a portion grown at a temperature of 800 ° C or higher. 제 7항에 있어서, 상기 제 2 n-콘택층의 두께는 0.1~10㎛의 두께를 가지며, 상기 저온에서 성장된 부분은 0.01~10㎛의 두께를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting device of claim 7, wherein the second n-contact layer has a thickness of 0.1 to 10 μm, and the portion grown at a low temperature has a thickness of 0.01 to 10 μm. diode. 제 1항에 있어서, 상기 전류 확산 패턴은 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 산화물 전도층인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the current diffusion pattern is an oxide conductive layer having a higher energy band gap than a metal and having a higher melting point than the metal. 제 9항에 있어서, 상기 산화물 전도층은 ITO, RuOx 중 하나인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.10. The light emitting diode of claim 9, wherein the oxide conductive layer is one of ITO and RuO x . 제 9항에 있어서, 상기 산화물 전도층으로 이루어진 전류 확산층과 그 하부 혹은 상부에 위치한 n-콘택층 사이에 접촉저항 감소를 위한 계면층이 더 형성된 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.10. The light emitting diode of claim 9, wherein an interface layer for reducing contact resistance is further formed between the current spreading layer made of the oxide conductive layer and the n-contact layer disposed below or at the top thereof. 제 11항에 있어서, 상기 계면층은 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.12. The light emitting diode having a current spreading layer according to claim 11, wherein the interface layer is formed of In x Ga (1-x) N (0≤x <1) in a thickness of 10 m to 10 m. 제 1항에 있어서, 상기 전류 확산 패턴은 10~10000Å의 두께로 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode having a current spreading layer according to claim 1, wherein the current spreading pattern has a thickness of 10 to 10000 mA. 제 1항에 있어서, 상기 전류 확산 패턴은 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the current spreading pattern has a stripe, a circular shape, or a polygonal shape when viewed from the top. 제 1항에 있어서, 상기 전류 확산 패턴은 그 폭이 0.1~10㎛이며, 상기 전류 확산 패턴들 간 이격 영역의 폭은 0.1~10㎛인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the current spreading pattern has a width of 0.1 to 10 μm, and a width of the separation region between the current spreading patterns is 0.1 to 10 μm. 제 1항에 있어서, 상기 제 2 n-콘택층은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The method of claim 1, wherein the second n-contact layer is formed of a GaN, In x Ga (1-x) N (x> 0) or AlGa (1-y) N (y <1) layer. A light emitting diode having a current spreading layer. 제 1항에 있어서, 상기 제 2 n-콘택층은 0.1~10㎛의 두께를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.The light emitting diode of claim 1, wherein the second n-contact layer has a thickness of 0.1 to 10 μm. 버퍼층이 형성된 기판이나 동종 격자 구조를 가지는 기판 상에 제 1 n-콘택층을 성장시키는 단계와; Growing a first n-contact layer on a substrate having a buffer layer or a substrate having a homogeneous lattice structure; 상기 제 1 n-콘택층 상부 혹은 표면 내부에 전류 확산층 패턴을 형성하는 단계와; Forming a current spreading layer pattern over or within the first n-contact layer; 상기 구조물 상부에 제 2 n-콘택층을 성장시키는 단계와; Growing a second n-contact layer over the structure; 상기 제 2 n-콘택층 상부에 차례로 활성층과 p-콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.And forming an active layer and a p-contact layer on top of the second n-contact layer in sequence. 제 18항에 있어서, 상기 제 1 n-콘택층, 제 2 n-콘택층은 MOVCD법으로 GaN계열 질화물 반도체를 성장시키면서 Si을 불순물로 포함시켜 형성하고, 상기 p-콘택층은 MOCVD법으로 GaN 계열 질화물 반도체를 성장시키면서 Mg를 불순물로 포함시켜 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 18, wherein the first n-contact layer and the second n-contact layer are formed by including Si as an impurity while growing a GaN-based nitride semiconductor by a MOVCD method, and the p-contact layer is formed of GaN by MOCVD. A method of manufacturing a light emitting diode having a current spreading layer, wherein the nitride semiconductor is grown and formed by including Mg as an impurity. 제 18항에 있어서, 상기 제 1 n-콘택층은 1~10㎛ 두께로 성장시키는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.19. The method of claim 18, wherein the first n-contact layer is grown to a thickness of 1 to 10 mu m. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 900℃ 이상의 융점을 가진 금속을 성막한 후 패터닝하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.19. The method of claim 18, wherein the forming of the current spreading layer pattern further comprises: forming a metal having a melting point of 900 DEG C or higher and then patterning the metal to form the current spreading layer pattern. 제 21항에 있어서, 상기 전류 확산층 패턴은 W, Cr, Ti 중 하나를 이용하여 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 21, wherein the current spreading layer pattern comprises forming one of W, Cr, and Ti. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 상기 제 1 n-콘택층의 표면 일부에 복수의 그루브를 형성한 후 Ag 혹은 그와 유사한 반사도 및 전도도를 가지는 금속을 상기 그루부에 선택적으로 매립하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 18, wherein in the forming of the current diffusion layer pattern, after forming a plurality of grooves on a portion of the surface of the first n-contact layer, Ag or a metal having a similar reflectivity and conductivity to the grooves is formed. A method of manufacturing a light emitting diode having a current spreading layer comprising the step of selectively buried. 제 23항에 있어서, 상기 전류 확산층 패턴을 형성하는 금속은 800℃ 이하에서 기화되지 않는 금속인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.24. The method of claim 23, wherein the metal forming the current spreading layer pattern is a metal which is not vaporized at 800 ° C or lower. 제 23항에 있어서, 상기 제 2 n-콘택층을 형성하는 단계는, 노출된 제 1 n-콘택층 상부에 800℃이하의 저온으로 제 2 n-콘택층의 일부를 성장시키고, 그 상부에 800℃ 이상의 고온으로 제 2 n-콘택층의 나머지 부분을 성장시키는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 23, wherein the forming of the second n-contact layer comprises: growing a portion of the second n-contact layer at a low temperature of 800 ° C. or lower on the exposed first n-contact layer, Growing a remaining portion of the second n-contact layer at a high temperature of 800 ° C. or higher. 제 25항에 있어서, 상기 제 2 n-콘택층의 두께는 0.1~10㎛의 두께로 형성하며, 상기 저온으로 일부 형성되는 부분의 두께는 0.01~10㎛이 되도록 하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.26. The method of claim 25, wherein the thickness of the second n-contact layer is formed to a thickness of 0.1 ~ 10㎛, the current diffusion layer, characterized in that the thickness of a portion formed at a portion of the low temperature is 0.01 ~ 10㎛ Light emitting diode manufacturing method provided. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 전도성 산화물을 성막한 후 패터닝하여 상기 전류 확산층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 18, wherein the forming of the current spreading layer pattern comprises forming a current spreading layer pattern by depositing and patterning a conductive oxide having a higher energy band gap than a metal and having a higher melting point than the metal. A light emitting diode manufacturing method having a current diffusion layer. 제 27항에 있어서, 상기 전도성 산화물을 성막하는 단계는 ITO, RuOx 중 하나를 스퍼터링 혹은 이-빔 증착법을 이용하여 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.28. The method of claim 27, wherein forming the conductive oxide comprises forming one of ITO and RuO x using sputtering or two-beam deposition. 제 27항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 상기 전류 확산층 패턴을 형성하기 이전 혹은 이후에 접촉저항 감소를 위한 계면층을 더 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.28. The method of claim 27, further comprising forming an interface layer for reducing contact resistance before or after the current diffusion layer pattern is formed. One light emitting diode manufacturing method. 제 29항에 있어서, InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성하여 상기 계면층으로 성막하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.30. The method of claim 29, wherein In x Ga (1-x) N (0≤x <1) is formed to have a thickness of 10 Å to 10 탆 to form a film with the interfacial layer. . 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확산 패턴은 10~10000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.19. The method of claim 18, wherein in the forming of the current spreading pattern, the current spreading pattern is formed by depositing a thickness of 10 to 10000 mA. 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확산 패턴은 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.19. The light emitting device of claim 18, wherein in the forming of the current spreading pattern, the current spreading pattern comprises patterning the stripe to have a stripe, a circular shape or a polygonal shape when viewed from the top. Diode manufacturing method. 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확 산 패턴은 그 폭이 0.1~10㎛이며, 상기 전류 확산 패턴들 간 이격 영역의 폭은 0.1~10㎛가 되도록 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.The method of claim 18, wherein in the forming of the current spreading pattern, the current spreading pattern has a width of about 0.1 μm to about 10 μm, and a width of a spaced area between the current spreading patterns is about 0.1 μm to about 10 μm. The light emitting diode manufacturing method provided with the current spreading layer characterized by the above-mentioned. 제 18항에 있어서, 상기 제 2 n-콘택층을 성장시키는 단계에서, 상기 제 2 n-콘택층은 MOCVD법을 이용하여 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1)을 0.1~10㎛ 두께로 600~1200℃의 온도로 성장시키는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.19. The method of claim 18, wherein in the growing of the second n-contact layer, the second n-contact layer is formed of GaN, In x Ga (1-x) N (x> 0) or AlGa using MOCVD. (1-y) A method of manufacturing a light emitting diode having a current diffusion layer, comprising growing N (y <1) to a temperature of 600 to 1200 ° C. at a thickness of 0.1 to 10 μm.
KR1020050097745A 2005-10-17 2005-10-17 Light emitting diode with current spreading layer and manufacturing method thereof KR100700529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097745A KR100700529B1 (en) 2005-10-17 2005-10-17 Light emitting diode with current spreading layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097745A KR100700529B1 (en) 2005-10-17 2005-10-17 Light emitting diode with current spreading layer and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100700529B1 true KR100700529B1 (en) 2007-03-28

Family

ID=41564889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097745A KR100700529B1 (en) 2005-10-17 2005-10-17 Light emitting diode with current spreading layer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100700529B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082244A1 (en) * 2006-12-30 2008-07-10 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
WO2009031858A3 (en) * 2007-09-06 2009-05-14 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
KR20110074808A (en) * 2009-12-26 2011-07-04 엘지디스플레이 주식회사 Light emitting diode, light emitting device and back light unit using the same
KR101140140B1 (en) 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode and method of forming the same
WO2012089003A1 (en) * 2010-12-31 2012-07-05 厦门市三安光电科技有限公司 Nitride light emitting diode with compound current spreading layer
KR101189474B1 (en) 2011-09-08 2012-10-15 전북대학교산학협력단 Light emitting diode with current spreading electrodes and manufacturing method thereof
KR101427076B1 (en) * 2008-07-22 2014-08-07 삼성전자주식회사 semiconductor light emitting device
WO2017090903A1 (en) * 2015-11-27 2017-06-01 주식회사 썬다이오드코리아 Light emitting diode including buried p-type contact layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
US6841808B2 (en) 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP2005093682A (en) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
KR20050070854A (en) * 2003-12-31 2005-07-07 엘지전자 주식회사 Semiconductor light emitting diode device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841808B2 (en) 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
JP2005093682A (en) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
KR20050070854A (en) * 2003-12-31 2005-07-07 엘지전자 주식회사 Semiconductor light emitting diode device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082244A1 (en) * 2006-12-30 2008-07-10 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
WO2009031858A3 (en) * 2007-09-06 2009-05-14 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
US8299493B2 (en) 2007-09-06 2012-10-30 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
KR101427076B1 (en) * 2008-07-22 2014-08-07 삼성전자주식회사 semiconductor light emitting device
KR20110074808A (en) * 2009-12-26 2011-07-04 엘지디스플레이 주식회사 Light emitting diode, light emitting device and back light unit using the same
KR101603244B1 (en) * 2009-12-26 2016-03-14 엘지디스플레이 주식회사 Light emitting diode, light emitting device and back light unit using the same
KR101140140B1 (en) 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode and method of forming the same
WO2012089003A1 (en) * 2010-12-31 2012-07-05 厦门市三安光电科技有限公司 Nitride light emitting diode with compound current spreading layer
KR101189474B1 (en) 2011-09-08 2012-10-15 전북대학교산학협력단 Light emitting diode with current spreading electrodes and manufacturing method thereof
WO2017090903A1 (en) * 2015-11-27 2017-06-01 주식회사 썬다이오드코리아 Light emitting diode including buried p-type contact layer

Similar Documents

Publication Publication Date Title
JP5167127B2 (en) Optoelectronic semiconductor chip
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
US8581295B2 (en) Semiconductor light-emitting diode
KR101646664B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US8823049B2 (en) Light-emitting diode with current-spreading region
KR100700529B1 (en) Light emitting diode with current spreading layer and manufacturing method thereof
WO2012091311A2 (en) High efficiency light emitting diode
KR20110062128A (en) Light emitting device, light emitting device package and method for fabricating the same
KR101294518B1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof
KR20110044021A (en) Light emitting device and method for fabricating the same
KR20130042784A (en) Nitride semiconductor light emitting device
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR102237149B1 (en) Light emitting device and lighting system
KR101068863B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
JP3724213B2 (en) Gallium nitride compound semiconductor light emitting device
KR102237123B1 (en) Light emitting device and lighting system
KR20130103070A (en) Semiconductor light emitting device
JP2000174341A (en) Gallium nitride based compound semiconductor light- emitting element
JP3777869B2 (en) Gallium nitride compound semiconductor light emitting device
JP4055794B2 (en) Gallium nitride compound semiconductor light emitting device
KR101144523B1 (en) Semiconductor light emitting device and method for fabricating thereof
JP2000174338A (en) Gallium nitride based compound semiconductor light- emitting element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee