KR20050104224A - 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 - Google Patents

메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 Download PDF

Info

Publication number
KR20050104224A
KR20050104224A KR1020040029593A KR20040029593A KR20050104224A KR 20050104224 A KR20050104224 A KR 20050104224A KR 1020040029593 A KR1020040029593 A KR 1020040029593A KR 20040029593 A KR20040029593 A KR 20040029593A KR 20050104224 A KR20050104224 A KR 20050104224A
Authority
KR
South Korea
Prior art keywords
buffer
signal
output
reference voltage
cke
Prior art date
Application number
KR1020040029593A
Other languages
English (en)
Other versions
KR100587077B1 (ko
Inventor
조주환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029593A priority Critical patent/KR100587077B1/ko
Priority to US10/963,102 priority patent/US6990033B2/en
Publication of KR20050104224A publication Critical patent/KR20050104224A/ko
Application granted granted Critical
Publication of KR100587077B1 publication Critical patent/KR100587077B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16P—SAFETY DEVICES IN GENERAL; SAFETY DEVICES FOR PRESSES
    • F16P1/00—Safety devices independent of the control and operation of any machine
    • F16P1/04—Screens or hoods rotating with rotary shafts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q11/00—Accessories fitted to machine tools for keeping tools or parts of the machine in good working condition or for cooling work; Safety devices specially combined with or arranged in, or specially adapted for use in connection with, machine tools
    • B23Q11/0078—Safety devices protecting the operator, e.g. against accident or noise
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 버퍼 장치에 관한 것으로, 특히 셀프 리프레쉬 모드 탈출시 사용되는 메모리 장치내의 CKE 버퍼 장치에 관한 것이다.
본 발명의 메모리 장치에 사용되는 CKE 신호용 버퍼 장치는 상기 CKE신호를 수신하는 비교기형의 제 1 버퍼와, 상기 CKE신호를 수신하는 CMOS형의 제 2 버퍼와, 상기 메모리 장치의 외부로부터 인가되는 제 1 기준전압과 상기 메모리 장치의 내부에서 발생된 제 2 기준전압을 수신하여 이를 비교하는 비교기와, 상기 비교기의 출력신호에 의하여 상기 제 1 버퍼의 출력과 상기 제 2 버퍼의 출력중의 하나를 선택하여 출력하는 스위칭부를 구비한다.
동작에 있어서, 상기 제 1 기준전압이 상기 제 2 기준전압보다 높은 경우, 상기 제 1 버퍼의 출력이 상기 스위칭부를 통하여 출력되며, 상기 제 1 기준전압이 상기 제 2 기준전압보다 낮은 경우, 상기 제 2 버퍼의 출력이 상기 스위칭부를 통하여 출력된다.

Description

메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치{Buffer device for CKE signal used in a memory chip}
본 발명은 버퍼 장치에 관한 것으로, 특히 셀프 리프레쉬 모드 탈출시 사용되는 메모리 장치내의 CKE 버퍼 장치에 관한 것이다.
일반적으로, 휘발성 메모리 장치(이하, 메모리 장치)는 리드/라이트 동작을 수행하기 전에는 아이들 상태(idle state)를 유지하는 것이 보통이다. 아이들 상태에서는 메모리 장치에 인가되는 CKE 신호는 로우 레벨의 디스에이블 상태인다. 여기서, CKE 신호는 클락 인에이블 신호로서, 메모리 장치에 인가되는 메인 클락을 수신하는 버퍼의 동작을 제어한다. CKE 신호가 디스에이블 상태인 동안(즉, 아이들 상태인 동안), 메모리 장치는 정상 동작을 수행하지 않는다.
그런데, 아이들 상태를 유지하는 동안, 메모리 장치는 메모리 셀 어레이에 저장된 데이타의 소실을 방지하기 위하여 주기적으로 리프레쉬 동작을 수행한다.
이러한 리프레쉬 동작은 셀프 리프레쉬 동작 또는 오토 리프레쉬 동작에 의하여 이루어진다.
셀프 리프레쉬 동작은 메모리 장치 자체에서 주기적으로 데이터를 리프레쉬하는 동작을 의미하며, 오토 리프레쉬 동작은 외부 시스템의 명령에 의하여 데이타를 리프레쉬하는 동작을 의미한다. 이하에서는 셀프 리프레쉬 동작을 위주로 기술하기로 한다.
일반적으로, 셀프 리프레쉬 상태에서는 CKE 신호를 수신하는 CKE 버퍼는 정상 동작을 수행하지 않는다.
따라서, 외부로부터 하이 레벨의 CKE 신호가 인가되어 메모리 장치가 셀프 리프레쉬 모드로부터 탈출(exit)하는 경우, 이를 인식하는 버퍼가 필요하다.
종래의 경우, 셀프 리프레쉬 모드에서 탈출하는 것을 인식하기 위하여, 차동 증폭기 구조를 갖는 비교기 타잎의 버퍼를 사용하였다(여기서, 비교기 타잎의 버퍼는 CKE 신호를 수신하는 버퍼를 의미한다)
주지된 바와같이, 이러한 비교기 타잎의 버퍼는 2 개의 입력 단자를 가지고 있다. 즉, 하나의 입력 단자로는 외부로부터 인가되는 소정 전위 레벨의 기준전압이 인가되며, 다른 입력 단자로는 CKE 핀을 통하여 인가되는 전압이 인가된다.
여기서, CKE 핀은 메모리 장치에 사용되는 클락 인에이블 핀으로서, 아이들 상태에는 로우 레벨을 유지하며, 액티브 상태에서는 하이 레벨을 유지한다.
아이들 상태인 경우, CKE 핀의 전압은 로우 레벨이고, 외부 기준전압은 소정의 전압 레벨을 유지하고 있으므로, 비교기의 출력은 셀프 리프레쉬 모드를 유지하는 신호를 출력할 것이다.
그러나, 액티브 모드로 진입하는 경우, CKE 핀의 전압은 하이 레벨이되어 기준전압보다 높아진다. 따라서, 비교기의 출력은 셀프 리프레쉬 모드를 탈출하는 신호를 출력할 것이다.
지금까지 설명한 동작은 CKE 버퍼에 인가되는 기준전압이 일정하다고 가정한 경우이다.
그런데, 최근들어, 일부 모바일 제품은 전력 소모를 감소시키기 위하여 셀프 리프레쉬 모드에서, 외부로부터 인가되는 기준전압의 전압 레벨을 로우 레벨로 떨어뜨리는 경우가 발생하고 있다. 이러한 경우 종래의 비교기 타잎의 버퍼를 CKE 버퍼로 사용하는 경우, 오동작을 유발할 우려가 크다는 문제점이 있다. 즉, 원하지 않는 시점에서 셀프 리프레쉬 모드를 탈출하는 경우가 발생할 수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 셀프 리프레쉬 모드 탈출시, 기준전압의 레벨에 따라 선택적으로 동작 가능한 CKE 버퍼를 제공한다.
특히, 본 발명은 셀프 리프레쉬 모드 탈출시, 외부 기준전압이 로우 레벨인 경우에는 CMOS 형 버퍼를 CKE 버퍼로 사용하고, 외부 기준전압이 소정 전위를 유지하는 경우에는 비교기 타잎의 버퍼를 사용하는 CKE 버퍼를 제공하고자 한다.
본 발명의 메모리 장치에 사용되는 CKE 신호용 버퍼 장치는 상기 CKE신호를 수신하는 비교기형의 제 1 버퍼와,상기 CKE신호를 수신하는 CMOS형의 제 2 버퍼와,상기 메모리 장치의 외부로부터 인가되는 제 1 기준전압과 상기 메모리 장치의 내부에서 발생된 제 2 기준전압을 수신하여 이를 비교하는 비교기와, 상기 비교기의 출력신호에 의하여 상기 제 1 버퍼의 출력과 상기 제 2 버퍼의 출력중의 하나를 선택하여 출력하는 스위칭부를 구비하며,
상기 제 1 기준전압이 상기 제 2 기준전압보다 높은 경우, 상기 제 1 버퍼의 출력이 상기 스위칭부를 통하여 출력되며,
상기 제 1 기준전압이 상기 제 2 기준전압보다 낮은 경우, 상기 제 2 버퍼의 출력이 상기 스위칭부를 통하여 출력된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 1은 본 발명에 따른 CKE 신호용 버퍼 장치의 블록도이다.
도시된 바와같이, 본 발명에 따른 CKE 신호용 버퍼 장치는 비교기(101)와, 버퍼(102, 103)와, 스위칭부(104)를 포함한다. 도 1에 도시된 CKE 신호용 버퍼 장치는 셀프 리프레쉬 모드에 진입하였을 때 동작하는 회로이다.
도 1에서 알 수 있듯이, 비교기(101), 버퍼(102, 103), 및 스위칭부(104)는 셀프 리프레쉬 플래그 신호를 수신한다. 셀프 리프레쉬 모드인 경우, 셀프 리프레쉬 플래그 신호는 하이 레벨이고, 셀프 리프레쉬 모드를 탈출하는 경우, 셀프 리프레쉬 플래그 신호는 로우 레벨이다.
비교기(101)는 메모리 장치의 외부로부터 인가되는 기준전압(VREF)과 메모리 장치의 내부에서 발생된 기준전압(Vint)을 수신하여 이들을 비교한다. 비교기(101)에 인가되는 내부 기준전압(Vint)은 셀프 리프레쉬 모드시 일정한 전위 레벨을 갖는다.
외부 기준전압(VREF)은 메모리 장치를 사용하는 제품에 따라서 달라질 수 있다. 즉, 외부 기준전압(VREF)을 일정 전위 레벨로 유지하거나 접지 레벨로 유지할 수 있다.
버퍼(102)는 메모리 장치에 사용되는 CKE신호를 수신하며, 차동증폭기 구조를 갖춘 비교기 타잎의 버퍼이다. 버퍼(102)는 CKE 신호와 외부기준전압(VREF)를 수신하여 이를 비교한다.
버퍼(103)는 메모리 장치에 사용되는 CKE신호를 수신하는 CMOS 형 타잎의 버퍼이다.
버퍼(102, 103)는 셀프 리프레쉬 모드에서 동작하며, 클락 인에이블 신호(CKE)를 수신하는 버퍼이다.
도 2는 도 1에 도시된 CKE 신호용 버퍼 장치의 일 실시예이다.
도 2에서, 본 발명에 따른 CKE 신호용 버퍼 장치는 비교기(201)와, 버퍼(202, 203)와, 스위칭부(204)를 포함한다.
도 2의 비교기(201)는 도 1의 비교기(101)에 대응하며, 버퍼(202, 203)은 버퍼(102, 103)에 대응하며, 스위칭부(204)는 스위칭부(104)에 대응한다.
도 2 에서, 셀프 리프레쉬 플래그 신호는 비교기(201)와 버퍼(202, 203)에 인가된다. 셀프 리프레쉬 모드에서, 셀프 리프레쉬 플래그 신호는 하이 레벨을 유지한다. 따라서, 비교기(201)와 버퍼(202)는 액티브 상태를 유지한다.
비교기(201)는 내부기준전압(Vint)과 외부기준전압(VREF)을 비교한다. 셀프 리프레쉬 모드시, 내부기준전압은 일정전압을 유지한다.
외부기준전압이 내부기준전압보다 높은 경우, 비교기(201)의 출력은 하이 레벨이고, 외부기준전압이 내부기준전압보다 낮은 경우, 비교기(201)의 출력은 로우 레벨이다. 비교기의 출력이 하이 레벨인 경우, 스위치(SW21)가 턴온되어 버퍼(202)의 출력을 출력단(OUT)으로 전달한다. 비교기의 출력이 로우 레벨인 경우, 스위치(SW22)가 턴온되어 버퍼(203)의 출력을 출력단(OUT)으로 전달한다.
비교기형 버퍼(202)는 CKE 신호와 외부기준전압(VREF)을 수신하여 상호 비교한다.
이하, 비교기형 버퍼(202)의 동작을 설명한다.
먼저, 셀프 리프레쉬 플랙그 신호가 하이 레벨인 상태에서, CKE 신호가 로우 레벨인 경우를 설명한다.
이 경우, 만약 외부기준전압이 로우 레벨인 경우 버퍼(202)의 오동작이 발생할 수 있다. 왜냐하면, 로우 레벨의 CKE 신호와 로우 레벨의 외부기준전압(VREF)을 비교하는 경우 노이즈 등의 영향으로 인하여 버퍼(202)는 잘못된 출력을 출력할 수 있다. 그러나, 이 경우, 스위치(21)가 턴오프되어 있으므로 버퍼(202)의 출력이 출력단(OUT)으로 전달될 가능성이 없다. 만약, 외부기준전압(VREF)이 일정한 전위를 유지하는 경우, 버퍼(202)의 출력은 하이 레벨이다. 버퍼(202)의 출력신호는 스위치(SW21)를 통하여 출력단(OUT)으로 전달된다.
CMOS형 버퍼(203)는 셀프 리프레쉬 플래그 신호와 CKE 신호를 수신한다. 도시된 바와같이, CMOS형 버퍼(203)는 지연부(21, 22)와, 낸드 게이트(23, 24)를 구비한다.
지연부(21)는 짝수개의 인버터로 구성되며 셀프 리프레쉬 플래그 신호를 수신하여 일정 시간 지연시킨다.
낸드 게이트(23)는 CKE 신호와 지연부(21)의 출력신호를 수신한다.
지연부(22)는 짝수개의 인버터로 구성되며 낸드 게이트(23)의 출력신호를 수신하여 일정시간 지연시킨다.
낸드 게이트(24)는 CKE 신호와 지연부(21)의 출력신호와 지연부(22)의 출력신호를 수신한다.
낸드 게이트(203)의 출력신호는 CMOS형 버퍼(203)의 출력신호이다.
CMOS형 버퍼(203)의 출력신호는 스위치(SW22)가 턴온되는 경우에 출력단(OUT)으로 전달된다.
CMOS형 버퍼(203)의 동작은 다음과 같다.
먼저, 셀프 리프레쉬 플래그 신호가 하이 레벨인 상태에서, CKE 신호가 로우 레벨인 경우를 살펴보자. 이 경우, 낸드 게이트(24)의 출력신호는 하이 레벨이다.
다음, 셀프 리프레쉬 플래그 신호가 하이 레벨인 상태에서, CKE 신호가 하이 레벨로 천이한 경우를 살펴보자,
이 경우, 낸드 게이트(24)의 출력신호는 하이 레벨에서 로우 레벨로 천이한 후 일정 시간 지난 후에는 다시 하이 레벨로 천이한다.
이상에서 설명한 바와같이, 바교기(201)는 스위치(SW21)와 스위치(SW22)중의 하나를 선택적으로 턴온시킨다. 따라서, CKE 신호용 버퍼 장치의 출력단(OUT)으로는 비교기형 버퍼(202)의 출력신호와 CMOS형 버퍼(203)의 출력신호중의 하나가 전달된다.
전술한 바와같이, CKE 신호가 로우 레벨인 경우, 정상적으로 동작하는 버퍼(202, 203)의 출력신호는 하이 레벨일 것이다. 따라서, CKE 신호용 버퍼 장치의 출력단(OUT)의 신호는 하이 레벨이다. CKE 신호용 버퍼 장치의 출력단(OUT)의 신호가 하이 레벨 경우, 정상 상태에서 동작하는 CKE 버퍼(도시하지 않음)의 동작은 디스에이블 상태를 유지하고 셀프 리프레쉬 플래그 신호는 하이 레벨을 유지한다.
반면에, CKE 신호가 로우 레벨에서 하이 레벨로 천이하는 경우, 정상적으로 동작하는 버퍼(202, 203)의 출력신호는 로우 레벨일 것이다. 따라서, CKE 신호용 버퍼 장치의 출력단(OUT)의 신호는 로우 레벨이다. CKE 신호용 버퍼 장치의 출력단(OUT)의 신호가 로우 레벨 경우, 정상 상태에서 동작하는 CKE 버퍼(도시하지 않음)는 인에이블 상태가 되고, 셀프 리프레쉬 플래그 신호는 하이 레벨에서 로우 레벨로 천이한다. 따라서, 메모리 장치는 셀프 리프레쉬 모드에서 탈출한다.
셀프 리프레쉬 모드레서 탈출한 경우(정상 동작 모드인 경우), 도 1, 2에 도시된 CKE 신호용 버퍼 장치의 동작은 디스에이블 상태가 된다. 반면에, 정상 상태에서 동작하는 CKE 버퍼(도시되지 않음)가 동작하게 된다. 정상 상태에서 동작하는 CKE 버퍼의 동작은 도 1, 2 에서 설명한 CKE 신호용 버퍼 장치의 추력신호에 의하여 제어된다. 즉, CKE 신호용 버퍼 장치의 출력이 하이 레벨인 경우에는 정상 상태에서 동작하는 CKE 버퍼는 디스에이블 상태를 유지하며, CKE 신호용 버퍼 장치의 출력이 로우 레벨인 경우에는 정상 상태에서 동작하는 CKE 버퍼는 인에이블 상태를 유지한다
이상에서 알 수 있는 바와같이, 셀프 리프레쉬 모드에서 동작하는 본 발명의 CKE 신호용 버퍼 장치를 사용하는 경우, CKE 신호가 로우 레벨에서 하이 레벨로 천이하는 경우, 이를 정확히 검출할 수 있다는 장점이 있다.
도 1은 본 발명의 따른 버퍼 장치의 블록도이다.
도 2는 도 1에 도시된 버퍼 장치의 구체적인 실시예이다.

Claims (3)

  1. 메모리 장치에 사용되는 CKE 신호용 버퍼 장치에 있어서,
    상기 CKE신호를 수신하는 비교기형의 제 1 버퍼와,
    상기 CKE신호를 수신하는 CMOS형의 제 2 버퍼와,
    상기 메모리 장치의 외부로부터 인가되는 제 1 기준전압과 상기 메모리 장치의 내부에서 발생된 제 2 기준전압을 수신하여 이를 비교하는 비교기와,
    상기 비교기의 출력신호에 의하여 상기 제 1 버퍼의 출력과 상기 제 2 버퍼의 출력중의 하나를 선택하여 출력하는 스위칭부를 구비하며,
    상기 제 1 기준전압이 상기 제 2 기준전압보다 높은 경우, 상기 제 1 버퍼의 출력이 상기 스위칭부를 통하여 출력되며,
    상기 제 1 기준전압이 상기 제 2 기준전압보다 낮은 경우, 상기 제 2 버퍼의 출력이 상기 스위칭부를 통하여 출력되는 것을 특징으로 하는 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 버퍼와 상기 비교기는 셀프 리프레쉬 모드인지 여부를 나타내는 셀프 리프레쉬 플래그 신호를 수신하며,
    상기 리프레쉬 플래그 신호가 하이 레벨인 경우 상기 메모리 장치는 셀프 리프레쉬 모드이고,
    상기 리프레쉬 플래그 신호가 로우 레벨인 경우 상기 메모리 장치는 정상 모드이고,
    상기 비교기와 상기 제 1 버퍼는 상기 셀프 리프레쉬 플래그 신호가 하이 레벨인 경우 인에이블 상태이고, 상기 셀프 리프레쉬 플래그 신호가 로우 레벨인 경우 디스에리블 상태인 것을 특징으로 하는 클락 인에이블 신호용 버퍼 장치.
  3. 제 2 항에 있어서,
    상기 제 2 버퍼는 상기 셀프 리프레쉬 플래그 신호를 수신하는 제 1 지연부와,
    상기 CKE 신호와 상기 제 1 지연부의 출력신호를 수신하는 제 1 낸드 게이트와,
    상기 제 1 낸드 게이트의 출력신호를 수신하는 제 2 지연부와,
    상기 CKE 신호와 상기 제 1 지연부의 출력신호와 상기 제 2 지연부의 출력신호를 수신하는 제 2 낸드 게이트를 구비하는 것을 특징으로 하는 클락 인에이블 신호용 버퍼 장치.
KR1020040029593A 2004-04-28 2004-04-28 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 KR100587077B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040029593A KR100587077B1 (ko) 2004-04-28 2004-04-28 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치
US10/963,102 US6990033B2 (en) 2004-04-28 2004-10-12 Buffer device for a clock enable signal used in a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029593A KR100587077B1 (ko) 2004-04-28 2004-04-28 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치

Publications (2)

Publication Number Publication Date
KR20050104224A true KR20050104224A (ko) 2005-11-02
KR100587077B1 KR100587077B1 (ko) 2006-06-08

Family

ID=35186910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029593A KR100587077B1 (ko) 2004-04-28 2004-04-28 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치

Country Status (2)

Country Link
US (1) US6990033B2 (ko)
KR (1) KR100587077B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772694B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법
US7619942B2 (en) 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623601B1 (ko) * 2005-03-31 2006-09-14 주식회사 하이닉스반도체 반도체 메모리 장치
ITMI20060438A1 (it) * 2006-03-13 2007-09-14 St Microelectronics Srl Buffer di uscita con capacita' dim pilotaggio autoadattativa

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
KR100573831B1 (ko) * 2004-03-03 2006-04-26 주식회사 하이닉스반도체 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772694B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법
US7619942B2 (en) 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
US7787322B2 (en) 2005-09-29 2010-08-31 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode

Also Published As

Publication number Publication date
KR100587077B1 (ko) 2006-06-08
US6990033B2 (en) 2006-01-24
US20050243615A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US7414911B2 (en) Cascade wake-up circuit preventing power noise in memory device
US6717460B2 (en) Semiconductor device
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
US6996023B2 (en) Semiconductor memory device capable of reducing current consumption in active mode
US20010017811A1 (en) Semiconductor memory device
KR100574489B1 (ko) 반도체 메모리 장치의 내부전압 발생회로
US7889570B2 (en) Memory device input buffer, related memory device, controller and system
US6545924B2 (en) Semiconductor memory device
KR100587077B1 (ko) 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치
US20060092333A1 (en) Data output driver for reducing noise
US6707747B2 (en) Dynamic input thresholds for semiconductor devices
US7543210B2 (en) Semiconductor device and test system thereof
US20080062800A1 (en) Semiconductor memory device
US8526229B2 (en) Semiconductor memory device
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
JP2003228982A5 (ko)
KR20000057085A (ko) 반도체 기억 장치, 반도체 기억 장치의 출력 신호 제어방법 및 출력 신호 제어 회로
KR100974209B1 (ko) 메모리 장치의 셀프 리프레쉬 주기 제어장치
JP2000030438A (ja) 同期型半導体記憶装置
US8325544B2 (en) Synchronous dynamic random access memory semiconductor device for controlling output data
US9874892B2 (en) Internal voltage generation device
KR100505431B1 (ko) 반도체 메모리 장치의 테스트 회로
KR100642398B1 (ko) 센스엠프 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee