KR20050104206A - Method for molding of fbga package - Google Patents
Method for molding of fbga package Download PDFInfo
- Publication number
- KR20050104206A KR20050104206A KR1020040029570A KR20040029570A KR20050104206A KR 20050104206 A KR20050104206 A KR 20050104206A KR 1020040029570 A KR1020040029570 A KR 1020040029570A KR 20040029570 A KR20040029570 A KR 20040029570A KR 20050104206 A KR20050104206 A KR 20050104206A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- lower mold
- emc
- wire
- mold
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
- A47G9/06—Travelling rugs; Sleeping rugs
- A47G9/062—Travelling rugs; Sleeping rugs for covering the ground, e.g. picnic or beach blankets
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47C—CHAIRS; SOFAS; BEDS
- A47C27/00—Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 EMC(Epoxy Molding Compound) 역류에 의한 와이어 스위프(Wire Sweep) 불량을 개선시키기 위한 FBGA(Fine-pitch Ball Grid Array) 패키지의 몰딩방법을 개시한다. 개시된 본 발명의 FBGA 패키지의 몰딩방법은, 반도체 칩이 캐버티를 구비한 기판 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판에 구비된 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 기판의 금속 배선이 와이어 본딩된 기판 결과물을 와이어 본딩부에 대응하는 부분에 윈도우를 구비한 하부 몰드 상에 로딩시키는 단계와, 상기 기판 결과물이 로딩된 상기 하부 몰드 상부에 상부 몰드를 배치시킨 상태로 몰드의 일측부로부터 타측부를 향하여 EMC를 주입하는 단계를 포함하는 FBGA 패키지의 몰딩방법에 있어서, 상기 기판 결과물은 EMC의 역류에 의한 와이어 스위프 불량 발생이 억제되도록 상기 하부 몰드의 타측부에 인접한 윈도우 부분을 거의 가리도록 로딩된 것을 특징으로 한다. The present invention discloses a molding method of a fine-pitch ball grid array (FBGA) package for improving wire sweep defects caused by EMC (Epoxy Molding Compound) backflow. In the molding method of the FBGA package according to the present invention, a semiconductor chip is attached to a substrate having a cavity in a face-down type and penetrates through a cavity provided in the substrate. Loading the resultant substrate wire-bonded with the bonding pad and the metal wires of the substrate onto a lower mold having a window in a portion corresponding to the wire bonding portion; and placing the upper mold on the lower mold loaded with the substrate resultant. In the molding method of the FBGA package comprising the step of injecting the EMC from one side of the mold toward the other side in the disposed state, the substrate result is the other of the lower mold so that the occurrence of the wire sweep failure caused by the back flow of EMC is suppressed It is characterized in that it is loaded to almost cover the window portion adjacent to the side.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, EMC(Epoxy Molding Compound) 역류에 의한 와이어 스위프(Wire Sweep) 불량을 개선시키기 위한 FBGA(Fine-pitch Ball Grid Array) 패키지의 몰딩방법에 관한 것이다. The present invention relates to a semiconductor package, and more particularly, to a molding method of a fine-pitch ball grid array (FBGA) package for improving wire sweep defects caused by EMC (Epoxy Molding Compound) backflow. .
최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(Ball Grid Array : 이하, BGA) 패키지가 있다. Recently, electronic devices have become smaller, lighter, faster, and more versatile, and a ball grid array (BGA) package is a technology of a semiconductor chip package developed as a part of realizing this.
이러한 BGA 패키지는 플라스틱 패키지와는 달리 리드 프레임 대신에 회로 기판을 사용하는데, 상기 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼들을 배치할 수 있는 영역이 제공된다. 때문에, 실장 밀도 측면에서 매우 유리하다. 또한, 상기 BGA 패키지는 솔더 볼에 의해 외부 회로와의 전지적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다. Unlike a plastic package, such a BGA package uses a circuit board instead of a lead frame. The use of the circuit board provides an area for disposing solder balls on a surface opposite to a surface to which a semiconductor chip is attached. This is very advantageous in terms of mounting density. In addition, since the BGA package is connected to the external circuit by solder balls, the BGA package has improved electrical characteristics through minimization of an electrical signal transmission path.
아울러, 상기 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(Fine-pitch Ball Grid Array) 패키지가 있다.In addition, as a form for increasing the mounting density, a recently developed semiconductor chip package includes a fine-pitch ball grid array (FBGA) package.
도 1은 종래의 페이스-다운 타입(Face-down Type)의 FBGA(Fine-pitch BGA) 패키지를 도시한 단면도이다. 1 is a cross-sectional view showing a conventional face-down type (Fine-pitch BGA) package of the face-down type (FBGA).
종래의 페이스-다운 타입의 FBGA 패키지는, 도 1에 도시된 바와 같이, 센터 패드형의 반도체 칩(12)은 그의 본딩 패드(Bonding Pad)(12a)가 아래를 향하도록 접착제(13)에 의해 캐버티(Cavity : 14)를 구비한 기판(11) 상에 부착되어 있으며, 상기 반도체 칩(12)의 본딩 패드(12a)와 상기 기판(11)의 금속배선(11a)은 상기 캐버티(14)를 관통하여 본딩 와이어(Bonding Wire)(15)에 의해 상호 연결되어 있고, 또한, 상기 반도체 칩(12)을 포함한 기판(11)의 상부면과 상기 본딩 와이어(15)를 포함한 기판 캐버티(14)는 EMC(Epoxy Molding Compound)(16)로 몰딩(Molding)되며, 상기 금속배선(11a)의 볼 랜드 상에는 기판에의 실장을 위한 솔더 볼(17)이 부착된 구조로 이루어진다.In the conventional face-down type FBGA package, as shown in FIG. 1, the center pad-type semiconductor chip 12 is formed by the adhesive 13 so that its bonding pad 12a faces downward. It is attached to a substrate 11 having a cavity 14, and the bonding pad 12a of the semiconductor chip 12 and the metal wiring 11a of the substrate 11 are attached to the cavity 14. The upper surface of the substrate 11 including the semiconductor chip 12 and the substrate cavity including the bonding wire 15 are connected to each other by a bonding wire 15. 14 is molded with an EMC (Epoxy Molding Compound) (16), the structure is attached to the solder ball 17 for mounting on the substrate on the ball land of the metal wiring (11a).
이와 같은 FBGA 패키지를 제조함에 있어서, 상기 EMC를 이용한 몰딩방법은 다음과 같다. In manufacturing the FBGA package, the molding method using the EMC is as follows.
도 2는 종래 FBGA 패키지의 몰딩방법 및 그에 따른 문제점을 설명하기 위한 도면이다.2 is a view for explaining a molding method and a problem according to the conventional FBGA package.
도 2에 도시된 바와 같이, 먼저, 센터 패드형의 반도체 칩(22)이 캐버티(미도시)를 구비한 기판(21) 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판(21)에 구비된 캐버티를 관통하여 상기 반도체 칩(22)의 본딩 패드(미도시)와 상기 기판(21)의 금속 배선(미도시)이 와이어 본딩(Wire Bonding)된 기판 결과물을 와이어 본딩부에 대응하는 부분에 윈도우(Window : 24)를 구비한 하부 몰드(20) 상에 로딩시킨다. 여기서, 상기 반도체 칩(22)은 접착제(23)를 매개로 상기 기판(21) 상에 페이스-다운 타입으로 부착되고, 또한, 상기 기판 결과물은 상기 하부 몰드(20)의 일측부 및 타측부에 인접한 윈도우(24) 부분을 일부 노출시키도록 로딩된다. As shown in FIG. 2, first, the center pad semiconductor chip 22 is attached to the substrate 21 having a cavity (not shown) in a face-down type. Wires the substrate resulting from wire bonding of the bonding pad (not shown) of the semiconductor chip 22 and the metal wiring (not shown) of the substrate 21 through the cavity provided in the substrate 21. A portion corresponding to the bonding portion is loaded on the lower mold 20 having a window 24. Here, the semiconductor chip 22 is attached in the face-down type on the substrate 21 via the adhesive 23, and the substrate result is at one side and the other side of the lower mold 20 It is loaded to partially expose an adjacent portion of the window 24.
그런다음, 상기 기판 결과물이 로딩된 상기 하부 몰드(20)의 상부에 상부 몰드(미도시)를 배치시킨 상태로 몰드의 일측부로부터 타측부를 향하여 EMC(Epoxy Molding Compound)를 주입한다. Then, an epoxy molding compound (EMC) is injected from one side of the mold toward the other side with the upper mold (not shown) disposed on the lower mold 20 loaded with the substrate resultant.
이때, 도 2에 도시된 화살표는 몰드에 주입된 EMC의 흐름을 나타낸 것이다. At this time, the arrow shown in Figure 2 shows the flow of the EMC injected into the mold.
그러나, 종래의 기술에서는 도 2에 도시된 바와 같이, 상기 기판 결과물이 상기 하부 몰드(20)의 타측부에 인접한 윈도우(24) 부분을 일부 노출시키도록 로딩된 것으로 인해, 상기 하부 몰드(20) 타측부에 인접한 윈도우(24) 부분에서 EMC 역류(A)가 발생하게 된다. 이와 같은 EMC 역류(A)는 기판(21)의 캐버티를 관통하여 반도체 칩(22)의 본딩 패드와 기판(21)의 금속 배선을 연결하는 본딩 와이어를 손상시켜, 와이어 스위프(Wire Sweep) 불량을 유발하게 된다. However, in the related art, as shown in FIG. 2, the lower mold 20 is loaded due to the substrate result being loaded to partially expose a portion of the window 24 adjacent to the other side of the lower mold 20. EMC backflow A occurs in the portion of the window 24 adjacent to the other side. Such EMC backflow A penetrates the cavity of the substrate 21 and damages the bonding wire connecting the bonding pad of the semiconductor chip 22 and the metal wiring of the substrate 21, resulting in a poor wire sweep. Will cause.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 하부 몰드 타측부에 인접한 윈도우 부분에서 EMC(Epoxy Molding Compound)가 역류하는 것을 방지하여 와이어 스위프(Wire Sweep) 불량을 개선시킬 수 있는 FBGA 패키지의 몰딩방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, it is possible to prevent the back of the EMC (Epoxy Molding Compound) in the window portion adjacent to the other side of the lower mold can improve the wire sweep (Wire Sweep) defect The purpose is to provide a molding method of the FBGA package.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 FBGA 패키지의 몰딩방법은, 반도체 칩이 캐버티를 구비한 기판 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판에 구비된 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 기판의 금속 배선이 와이어 본딩된 기판 결과물을 와이어 본딩부에 대응하는 부분에 윈도우를 구비한 하부 몰드 상에 로딩시키는 단계와, 상기 기판 결과물이 로딩된 상기 하부 몰드 상부에 상부 몰드를 배치시킨 상태로 몰드의 일측부로부터 타측부를 향하여 EMC를 주입하는 단계를 포함하는 FBGA 패키지의 몰딩방법에 있어서, 상기 기판 결과물은 EMC의 역류에 의한 와이어 스위프 불량 발생이 억제되도록 상기 하부 몰드의 타측부에 인접한 윈도우 부분을 거의 가리도록 로딩된 것을 특징으로 한다. In the molding method of the FBGA package according to an embodiment of the present invention for achieving the above object, the semiconductor chip is attached to the substrate having a cavity (face-down type), the substrate Loading the resultant substrate in which the bonding pad of the semiconductor chip and the metal wiring of the substrate are wire-bonded through the provided cavity on a lower mold having a window at a portion corresponding to the wire bonding part, and the substrate resultant In the molding method of the FBGA package comprising the step of injecting the EMC from one side of the mold to the other side with the upper mold disposed on the loaded lower mold, the substrate result is a wire by the back flow of EMC It is characterized in that it is loaded so as to almost cover the window portion adjacent to the other side of the lower mold to suppress the occurrence of sweep failure.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 FBGA 패키지의 몰딩방법은, 반도체 칩이 캐버티를 구비한 기판 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판에 구비된 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 기판의 금속 배선이 와이어 본딩된 기판 결과물을 와이어 본딩부에 대응하는 부분에 윈도우를 구비한 하부 몰드 상에 로딩시키는 단계와, 상기 기판 결과물이 로딩된 상기 하부 몰드 상부에 상부 몰드를 배치시킨 상태로 몰드의 일측부로부터 타측부를 향하여 EMC를 주입하는 단계를 포함하며, 상기 하부 몰드의 윈도우는 상기 하부 몰드 타측에 인접한 그 단부가 상기 기판 결과물의 타측단에 의해 가려지는 길이를 갖도록 구비시켜 EMC의 역류에 의한 와이어 스위프 불량 발생이 억제되도록 한 것을 특징으로 한다.In addition, the molding method of the FBGA package according to another embodiment of the present invention for achieving the above object, the semiconductor chip is attached to the face-down type (Face-down Type) on a substrate having a cavity, Loading the resultant of the substrate in which the bonding pad of the semiconductor chip and the metal wiring of the substrate are wire-bonded through the cavity provided in the substrate on a lower mold having a window corresponding to the wire bonding portion; Injecting EMC from one side of the mold toward the other side with the upper mold disposed on the lower mold loaded with the substrate result, wherein the window of the lower mold has its end adjacent to the other side of the lower mold. Has a length that is obscured by the other end of the substrate resultant to suppress the occurrence of wire sweep failure due to backflow of EMC. It is characterized by.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 FBGA 패키지의 몰딩방법을 설명하기 위한 도면이다.3 is a view for explaining a molding method of the FBGA package according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 먼저, 센터 패드형의 반도체 칩(32)이 캐버티(미도시)를 구비한 기판(31) 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판(31)에 구비된 캐버티를 관통하여 상기 반도체 칩(32)의 본딩 패드(미도시)와 상기 기판(31)의 금속 배선(미도시)이 와이어 본딩(Wire Bonding)된 기판 결과물을 제공한다. 여기서, 상기 반도체 칩(34)은 접착제(33)를 매개로 상기 기판(31) 상에 페이스-다운 타입으로 부착된다. As shown in FIG. 3, first, a center pad-type semiconductor chip 32 is attached to the substrate 31 having a cavity (not shown) in a face-down type. Through a cavity provided in the substrate 31 to provide a substrate result of the wire bonding of the bonding pad (not shown) of the semiconductor chip 32 and the metal wiring (not shown) of the substrate 31 do. Here, the semiconductor chip 34 is attached to the substrate 31 in the face-down type via the adhesive 33.
이어서, 상기 기판 결과물을 하부 몰드(30) 상에 로딩시킨다. 이때, 상기 하부 몰드(30)는 상기 반도체 칩(32)의 본딩 패드와 기판(31)의 금속 배선간의 와이어 본딩부에 대응하는 부분에 윈도우(Window : 34)를 구비하며, 상기 기판 결과물을 상기 하부 몰드(30)의 일측부에 인접한 윈도우(34) 부분을 거의 가리도록 로딩시킨다. Subsequently, the substrate result is loaded onto the lower mold 30. In this case, the lower mold 30 includes a window 34 at a portion corresponding to the wire bonding portion between the bonding pad of the semiconductor chip 32 and the metal wiring of the substrate 31. A portion of the window 34 adjacent to one side of the lower mold 30 is almost covered.
다음으로, 상기 기판 결과물이 로딩된 상기 하부 몰드(30)의 상부에 상부 몰드(미도시)를 배치시킨 상태로 몰드의 타측부로부터 일측부를 향하여 EMC를 주입한다. 그러면, 상기 기판 결과물이 상기 하부 몰드(30)의 일측부에 인접한 윈도우(34) 부분을 거의 가리도록 로딩되어 있기 때문에, 상기 하부 몰드(30)의 일측부에 인접한 윈도우(34) 부분에서 EMC(Epoxy Molding Compound)의 역류가 일어나지 않는다. Next, the EMC is injected toward the one side from the other side of the mold in a state in which the upper mold (not shown) is disposed on the lower mold 30 loaded with the substrate resultant. Then, since the substrate resultant is loaded to almost cover a portion of the window 34 adjacent to one side of the lower mold 30, EMC (a) is formed at the portion of the window 34 adjacent to one side of the lower mold 30. Backflow of epoxy molding compound does not occur.
또한, 도 4는 본 발명의 다른 실시예에 따른 FBGA 패키지의 몰딩방법을 설명하기 위한 도면이다.4 is a view for explaining a molding method of the FBGA package according to another embodiment of the present invention.
도 4에 도시된 바와 같이, 센터 패드형의 반도체 칩(42)이 캐버티(미도시)를 구비한 기판(41) 상에 페이스-다운 타입(Face-down Type)으로 부착되고, 상기 기판(41)에 구비된 캐버티를 관통하여 상기 반도체 칩(42)의 본딩 패드와 상기 기판(41)의 금속 배선이 와이어 본딩된 기판 결과물을 와이어 본딩부에 대응하는 부분에 윈도우(44)를 구비한 하부 몰드(40) 상에 로딩시킨다. 이때, 상기 하부 몰드(40)의 윈도우(44)는 상기 하부 몰드(40) 일측부에 인접한 그 단부가 상기 기판 결과물의 일측단에 의해 가려지는 길이(L)를 갖도록 구비된다. As shown in FIG. 4, a center pad semiconductor chip 42 is attached to the substrate 41 having a cavity (not shown) in a face-down type, and the substrate ( 41. A window 44 is provided at a portion corresponding to a wire bonding portion of a substrate resulting from wire bonding of the bonding pad of the semiconductor chip 42 and the metal wiring of the substrate 41 through the cavity provided in the 41. It is loaded on the lower mold 40. In this case, the window 44 of the lower mold 40 is provided such that its end adjacent to one side of the lower mold 40 has a length L that is covered by one end of the substrate resultant.
다음으로, 상기 기판 결과물이 로딩된 상기 하부 몰드(40) 상부에 상부 몰드(미도시)를 배치시킨 상태로 몰드의 타측부로부터 일측부를 향하여 EMC를 주입한다. 그러면, 상기 하부 몰드(40)의 윈도우(44)는 상기 하부 몰드(40) 일측부에 인접한 그 단부가 상기 기판 결과물의 일측단에 의해 가려지는 길이(L)를 갖도록 구비되어 있기 때문에, 상기 하부 몰드(30) 일측부에 인접한 윈도우(34) 부분에서 EMC(Epoxy Molding Compound)의 역류가 일어나지 않는다. 즉, 전술한 바와 같은 본 발명의 다른 실시예에 따른 FBGA 패키지의 몰딩방법은 이전 실시예와 동일한 효과를 얻을 수 있다. Next, the EMC is injected toward the one side from the other side of the mold while the upper mold (not shown) is disposed on the lower mold 40 loaded with the substrate resultant. Then, the window 44 of the lower mold 40 is provided so that its end adjacent to one side of the lower mold 40 has a length L that is covered by one end of the substrate result. Backflow of the epoxy molding compound (EMC) does not occur in the portion of the window 34 adjacent to one side of the mold 30. That is, the molding method of the FBGA package according to another embodiment of the present invention as described above can obtain the same effect as the previous embodiment.
이상에서와 같이, 본 발명은 하부 몰드의 EMC가 주입되는 측의 반대측에 인접한 윈도우 부분을 가림으로써, 상기 하부 몰드의 EMC가 주입되는 측의 반대측에 인접한 윈도우 부분에서 EMC(Epoxy Molding Compound)의 역류가 일어나는 것을 방지할 수 있다. 따라서, 본 발명은 EMC 역류에 의한 와이어 스위프(Wire Sweep) 불량을 개선시킬 수 있다. As described above, the present invention covers the window portion adjacent to the side opposite the side where the EMC of the lower mold is injected, thereby countercurrent flow of the EMC (Epoxy Molding Compound) in the window portion adjacent to the side opposite the side of the EMC injection of the lower mold. Can be prevented from happening. Therefore, the present invention can improve the wire sweep defect due to EMC backflow.
도 1은 종래의 페이스-다운 타입의 FBGA 패키지를 도시한 단면도.1 is a cross-sectional view showing a conventional face-down type FBGA package.
도 2는 종래 FBGA 패키지의 몰딩방법 및 그에 따른 문제점을 설명하기 위한 도면.Figure 2 is a view for explaining a molding method and a problem according to the conventional FBGA package.
도 3은 본 발명의 실시예에 따른 FBGA 패키지의 몰딩방법을 설명하기 위한 도면.3 is a view for explaining a molding method of the FBGA package according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 FBGA 패키지의 몰딩방법을 설명하기 위한 도면. 4 is a view for explaining a molding method of the FBGA package according to another embodiment of the present invention.
-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing
30 : 하부 몰드 31 : 기판30 lower mold 31 substrate
32 : 반도체 칩 33 : 접착제32: semiconductor chip 33: adhesive
34 : 윈도우 34: Windows
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029570A KR20050104206A (en) | 2004-04-28 | 2004-04-28 | Method for molding of fbga package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029570A KR20050104206A (en) | 2004-04-28 | 2004-04-28 | Method for molding of fbga package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050104206A true KR20050104206A (en) | 2005-11-02 |
Family
ID=37281873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040029570A KR20050104206A (en) | 2004-04-28 | 2004-04-28 | Method for molding of fbga package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050104206A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812265B2 (en) | 2007-05-23 | 2010-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package, printed circuit board, and electronic device |
-
2004
- 2004-04-28 KR KR1020040029570A patent/KR20050104206A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812265B2 (en) | 2007-05-23 | 2010-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package, printed circuit board, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
| US7902650B2 (en) | Semiconductor package and method for manufacturing the same | |
| US7675186B2 (en) | IC package with a protective encapsulant and a stiffening encapsulant | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| US20040188818A1 (en) | Multi-chips module package | |
| US7504736B2 (en) | Semiconductor packaging mold and method of manufacturing semiconductor package using the same | |
| US20090134504A1 (en) | Semiconductor package and packaging method for balancing top and bottom mold flows from window | |
| US7459770B2 (en) | Lead frame structure having blocking surfaces and semiconductor package integrated with the lead frame structure | |
| US6707167B2 (en) | Semiconductor package with crack-preventing member | |
| US20120074549A1 (en) | Semiconductor device with exposed pad | |
| KR20050104206A (en) | Method for molding of fbga package | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| KR100608366B1 (en) | Fine pitch ball grid array package | |
| KR100541397B1 (en) | BGA package with insulated dummy solder ball | |
| KR100564623B1 (en) | Semiconductor package and manufacturing method preventing a package crack defects | |
| KR100331072B1 (en) | Printed circuit board | |
| KR100762871B1 (en) | method for fabricating chip scale package | |
| KR0178626B1 (en) | Method of making a semiconductor package and structure of the same | |
| KR20070079654A (en) | Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same | |
| KR20060010464A (en) | Method for molding in fbga package | |
| JP2007095964A (en) | Method of manufacturing semiconductor device | |
| KR100631944B1 (en) | Fine pitch ball grid array package | |
| KR101040311B1 (en) | Semiconductor package and method of formation of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |