KR20050104166A - Method for forming a semiconductor device - Google Patents
Method for forming a semiconductor device Download PDFInfo
- Publication number
- KR20050104166A KR20050104166A KR1020040029518A KR20040029518A KR20050104166A KR 20050104166 A KR20050104166 A KR 20050104166A KR 1020040029518 A KR1020040029518 A KR 1020040029518A KR 20040029518 A KR20040029518 A KR 20040029518A KR 20050104166 A KR20050104166 A KR 20050104166A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide film
- high voltage
- forming
- photoresist pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 230000001105 regulatory effect Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
고전압 소자의 기능을 갖는 셀을 포함하는 반도체 장치의 제조 방법이 개시된다. 고전압 소자 영역과 저전압 소자 영역을 갖는 기판을 마련한 후, 제1산화막을 형성하고, 피웰을 형성한다. 이어서, 상기 제1산화막을 제거하고, 제2산화막을 형성한다. 그리고, 상기 기판의 제2산화막 상에 고전압 소자 영역을 노출시키는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 이온 마스크로 사용하는 이온 주입을 실시한다. 이에 따라, 상기 고전압 소자 영역의 기판에 불순물이 주입된다. 그리고, 상기 포토레지스트 패턴을 제거하고, 상기 기판에 문턱 전압 조절용 불순물을 주입시키고, 상기 제2산화막을 제거한 후, 상기 기판 상에 게이트 전극 및 상기 게이트 전극과 인접하는 기판에 소스/드레인을 형성한다. 이에 따라, 단일의 기판에 저전압 소자의 기능과 고전압 소자의 기능을 갖는 회로적 구성이 가능하다.Disclosed is a method of manufacturing a semiconductor device including a cell having the function of a high voltage element. After providing a substrate having a high voltage element region and a low voltage element region, a first oxide film is formed and a pewell is formed. Subsequently, the first oxide film is removed to form a second oxide film. After forming a photoresist pattern exposing the high voltage device region on the second oxide film of the substrate, ion implantation using the photoresist pattern as an ion mask is performed. As a result, impurities are injected into the substrate of the high voltage device region. After removing the photoresist pattern, implanting a threshold voltage control impurity into the substrate, removing the second oxide layer, a source / drain is formed on a gate electrode and a substrate adjacent to the gate electrode. . Accordingly, a circuit configuration having the function of the low voltage element and the function of the high voltage element is possible on a single substrate.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 고전압 소자의 기능을 갖는 셀을 포함하는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including a cell having a function of a high voltage element.
최근, 반도체 장치의 제조에서는 집적도 향상과 그에 따른 설계 기술이 점차로 발달하여 단일의 반도체 칩에 시스템을 구성하려는 시도가 이루어지고 있다. 이와 같이, 시스템을 단일의 반도체 칩에 구현하는 것은 제어기, 메모리 및 기타 동작을 위한 회로를 통합하는 기술로 발전되고 있다.In recent years, in the manufacture of semiconductor devices, improvements in the degree of integration and design technologies have been gradually developed, and attempts have been made to construct a system on a single semiconductor chip. As such, implementing a system on a single semiconductor chip has evolved into a technology that integrates controllers, memory, and other circuitry for operation.
여기서, 동작을 위한 회로의 경우 종래에는 한 종류의 트랜지스터를 배열하여 게이트에 바이어스 인가시 소자가 턴온(turn on)되어 드레인을 통하여 나오는 전류를 한곳에 모아 이를 다른 소자에 공급하는 구성을 갖는다. 이와 같이, 종래에는 한 종류의 트랜지스터만을 사용하기 때문에 그 동작에 있어 온/오프 두 가지의 모드만을 가진다.In this case, the circuit for operation has a configuration in which one type of transistor is arranged so that when a bias is applied to a gate, the device is turned on to collect current flowing through the drain in one place and supply it to another device. As described above, since only one type of transistor is conventionally used, only two modes of on / off operation are provided.
따라서, 종래의 방법으로는 다양한 구성을 원하는 반도체 장치를 용이하게 제조하기에는 그 한계를 갖는다. Therefore, the conventional method has its limitations in facilitating the manufacture of semiconductor devices that require various configurations.
본 발명의 목적은 멀티 모드의 구현이 가능한 전압 소자를 갖는 반도체 장치의 제조 방법을 제공하는데 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device having a voltage device capable of implementing a multi-mode.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제조 방법은,The semiconductor device manufacturing method of the present invention for achieving the above object,
고전압 소자 영역과 저전압 소자 영역을 갖는 기판을 마련하는 단계;Providing a substrate having a high voltage device region and a low voltage device region;
상기 기판 상에 제1산화막을 형성하는 단계;Forming a first oxide film on the substrate;
상기 제1산화막을 갖는 기판에 피웰을 형성하는 단계;Forming a pewell on the substrate having the first oxide film;
상기 제1산화막을 제거하는 단계;Removing the first oxide film;
상기 기판 상에 제2산화막을 형성하는 단계;Forming a second oxide film on the substrate;
상기 기판의 제2산화막 상에 고전압 소자 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern exposing a high voltage device region on the second oxide film of the substrate;
상기 포토레지스트 패턴을 이온 마스크로 사용하는 이온 주입을 실시하여 상기 고전압 소자 영역의 기판에 불순물을 주입시키는 단계;Implanting impurities into the substrate of the high voltage device region by performing ion implantation using the photoresist pattern as an ion mask;
상기 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern;
상기 기판에 문턱 전압 조절용 불순물을 주입시키는 단계;Implanting an impurity for adjusting a threshold voltage into the substrate;
상기 제2산화막을 제거하는 단계; 및Removing the second oxide film; And
상기 기판 상에 게이트 전극 및 상기 게이트 전극과 인접하는 기판에 소스/드레인을 형성하는 단계를 포함한다.Forming a source / drain on the substrate and a substrate adjacent the gate electrode.
여기서, 상기 제1산화막과 제2산화막 각각은 300 내지 400Å의 두께를 갖도록 형성하는 것이 바람직하다. 그리고, 상기 피웰은 이온 주입 및 1,000 내지 1,200℃의 온도에서 120 내지 180분 동안 드라인브인을 실시함으로서 형성하는 것이 바람직하다.Here, each of the first oxide film and the second oxide film is preferably formed to have a thickness of 300 to 400 300. In addition, the pewell may be formed by performing ion implantation and drawing in for 120 to 180 minutes at a temperature of 1,000 to 1,200 ° C.
아울러, 상기 고전압 소자 영역의 기판에 주입하는 불순물은 11B+ 이고, 30 내지 50KeV의 에너지로 1E10 내지 1E14 atoms/cm2의 도즈량을 갖도록 주입하는 것이 바람직하고, 상기 문턱 전압 조절용 불순물 또한 마찬가지로 11B+ 이고, 30 내지 50KeV의 에너지로 1E10 내지 1E14 atoms/cm2의 도즈량을 갖도록 주입하는 것이 바람직하다. 이때, 상기 문턱 전압 조절용 불순물의 경우에는 농도의 조절을 위한 것으로서, 상기 11B+ 이온에 제한되지 않고, 다양한 불순물을 적용할 수도 있다.In addition, the impurity to be implanted into the substrate of the high voltage element region is 11B +, it is preferable to inject to have a dose amount of 1E10 to 1E14 atoms / cm 2 with energy of 30 to 50KeV, the impurity for adjusting the threshold voltage is also 11B +, It is preferable to inject to have a dose of 1E10 to 1E14 atoms / cm 2 at an energy of 30 to 50 KeV. At this time, in the case of the threshold voltage control impurity is for controlling the concentration, not limited to the 11B + ions, various impurities may be applied.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 1a를 참조하면, 고전압 소자 영역과 저전압 소자 영역을 갖는 기판(10)을 마련한다. 즉, 고전압 소자 영역으로 정의한 셀을 형성할 부분과 저전압 소자 영역으로 정의한 셀을 형성할 부분을 갖는 기판을 마련하는 것이다. 그리고, 상기 기판(10) 상에 제1산화막(14)을 형성한다. 이때, 상기 제1산화막(14)은 약 400Å의 두께를 갖도록 형성한다. 이어서, 불순물을 주입하여 상기 제1산화막(14)을 갖는 기판(10)에 피웰(12)을 형성한다. 상기 피웰(12)은 불순물의 주입 뿐만 아니라 약 1,100℃의 온도에서 약 160분 동안 드라인브인(drive in)을 실시함으로서 형성된다. 이어서, 제1산화막(14)을 제거한다.Referring to FIG. 1A, a substrate 10 having a high voltage device region and a low voltage device region is provided. That is, a substrate having a portion for forming a cell defined as a high voltage element region and a portion for forming a cell defined as a low voltage element region is provided. In addition, a first oxide film 14 is formed on the substrate 10. In this case, the first oxide layer 14 is formed to have a thickness of about 400 kPa. Subsequently, impurities are implanted to form the pewell 12 on the substrate 10 having the first oxide layer 14. The pewell 12 is formed by injecting impurities as well as driving in for about 160 minutes at a temperature of about 1,100 ° C. Next, the first oxide film 14 is removed.
도 1b를 참조하면, 상기 제1산화막(14)을 제거한 후, 상기 기판(10) 상에 제2산화막(16)을 형성한다. 이때, 상기 제2산화막(16)은 약 400Å의 두께를 갖도록 형성한다. 그리고, 상기 기판(10)의 제2산화막(16) 상에 포토레지스트막을 도포한다. 이어서, 사진 식각 공정을 실시하여 상기 포토레지스트막을 상기 기판(10)의 고전압 소자 영역으로 정의한 부분을 노출시키는 포토레지스트 패턴(18)으로 형성한다. 계속해서, 상기 포토레지스트 패턴(18)을 이온 마스크로 사용하는 이온 주입을 실시한다. 이에 따라, 상기 고전압 소자 영역의 기판(10)에 불순물이 주입된다. 이때, 상기 이온 주입에서는 11B+을 약 40KeV의 에너지로 약 1E12 atoms/cm2의 도즈량을 갖도록 실시한다.Referring to FIG. 1B, after removing the first oxide film 14, a second oxide film 16 is formed on the substrate 10. In this case, the second oxide layer 16 is formed to have a thickness of about 400 GPa. Then, a photoresist film is coated on the second oxide film 16 of the substrate 10. Subsequently, a photolithography process is performed to form the photoresist film as a photoresist pattern 18 exposing a portion defined as a high voltage device region of the substrate 10. Subsequently, ion implantation using the photoresist pattern 18 as an ion mask is performed. Accordingly, impurities are injected into the substrate 10 of the high voltage device region. At this time, in the ion implantation, 11B + is performed to have a dose of about 1E12 atoms / cm 2 with an energy of about 40 KeV.
도 1c 및 도 1d를 참조하면, 상기 포토레지스트 패턴(18)을 제거한 후, 상기 기판(10)에 문턱 전압 조절용 불순물을 주입시킨다. 상기 불순물의 주입의 경우에도 11B+을 약 40KeV의 에너지로 약 1E12 atoms/cm2의 도즈량을 갖도록 실시한다. 이어서, 상기 제2산화막(16)을 제거한 후, 상기 기판(10) 상에 게이트 전극 및 상기 게이트 전극(24)과 인접하는 기판에 소스/드레인(28)을 형성한다. 구체적으로, 상기 불순물의 주입을 실시하고, 제2산화막(16)을 제거한 후, 상기 기판(10) 상에 게이트 산화막(20) 및 게이트 도전막(22)을 순차적으로 적층한다. 이때, 상기 게이트 산화막(20)은 약 150Å의 두께를 갖도록 형성한다. 그리고, 상기 게이트 도전막(22)의 경우에는 주로 게이트 폴리 실리콘막을 선택한다. 이어서, 포토레지스트 패턴을 식각 마스크로 사용한 식각을 실시하여 상기 게이트 도전막(22) 및 게이트 산화막(20)을 게이트 도전막 패턴(22a) 및 게이트 산화막 패턴(20a)으로 형성한다. 이에 따라, 상기 기판(10) 상에는 게이트 산화막 패턴(20a) 및 게이트 도전막 패턴(22a)으로 이루어지는 게이트 전극(24)을 얻는다. 그리고, 상기 게이트 전극(24)을 마스크로 사용한 이온 주입을 실시하여 얕은 접합의 예비 소스/드레인을 형성한다. 이어서, 상기 게이트 전극(24)의 양측벽에 게이트 스페어서(26)를 형성한 후, 다시 이온 주입을 실시하여 상기 게이트 전극(24)과 인접하는 기판(10)에 소스/드레인(28)을 얻는다.1C and 1D, after removing the photoresist pattern 18, impurities for adjusting the threshold voltage are implanted into the substrate 10. Also in the case of implantation of the impurity, 11B + is carried out to have a dose of about 1E12 atoms / cm 2 at an energy of about 40 KeV. Subsequently, after the second oxide layer 16 is removed, a source / drain 28 is formed on the substrate 10 and the substrate adjacent to the gate electrode 24. Specifically, after the impurity is implanted and the second oxide film 16 is removed, the gate oxide film 20 and the gate conductive film 22 are sequentially stacked on the substrate 10. In this case, the gate oxide film 20 is formed to have a thickness of about 150 GPa. In the case of the gate conductive film 22, a gate polysilicon film is mainly selected. Subsequently, etching is performed using the photoresist pattern as an etching mask to form the gate conductive layer 22 and the gate oxide layer 20 as the gate conductive layer pattern 22a and the gate oxide layer pattern 20a. As a result, the gate electrode 24 including the gate oxide film pattern 20a and the gate conductive film pattern 22a is obtained on the substrate 10. Then, ion implantation using the gate electrode 24 as a mask is performed to form a preliminary source / drain of a shallow junction. Subsequently, gate spacers 26 are formed on both sidewalls of the gate electrode 24, and ion implantation is performed again to source / drain 28 to the substrate 10 adjacent to the gate electrode 24. Get
따라서, 상기 기판의 저전압 소자 영역과 고전압 소자 영역에 게이트 전극 및 소스/드레인이 형성된다. 이때, 상기 저전압 소자 영역의 문턱 전압은 약 0.7 내지 1.2V가 되도록 조절되고, 상기 고전압 소자 영역의 문턱 전압은 약 2.5 내지 3.8V가 되도록 조절된다.Thus, gate electrodes and sources / drains are formed in the low voltage device region and the high voltage device region of the substrate. In this case, the threshold voltage of the low voltage device region is adjusted to be about 0.7 to 1.2V, and the threshold voltage of the high voltage device region is adjusted to be about 2.5 to 3.8V.
이에 따라, 상기 게이트 전극에 약 1.8V를 인가할 경우 드레인에는 약 5V가 흐르고, 상기 저전압 소자 영역으로 정의한 셀 영역은 온 상태로 이루어지고, 상기 고전압 소자 영역으로 정의한 셀 영역은 오프 상태로 이루어진다. 아울러, 상기 게이트 전극에 약 5.8V를 인가할 경우 드레인에는 약 5V가 흐르고, 상기 저전압 소자 영역으로 정의한 셀 영역은 오프 상태로 이루어지고, 상기 고전압 소자 영역으로 정의한 셀 영역은 온 상태로 이루어진다. 또한, 상기 게이트 전극이 접지 상태를 유지할 경우에는 상기 저전압 소자로 정의한 셀 영역 및 상기 고전압 소자로 정의한 셀 영역 모두 오프 상태를 유지한다. 여기서, 상기 게이트 전극에 약 1.8V와 5.8V를 인가하는 것은 전원 인가의 효율적인 측면에서 양호한 결과를 얻을 수 있기 때문이다.Accordingly, when about 1.8V is applied to the gate electrode, about 5V flows to the drain, the cell region defined as the low voltage device region is turned on, and the cell region defined as the high voltage device region is turned off. In addition, when about 5.8V is applied to the gate electrode, about 5V flows to the drain, the cell region defined as the low voltage device region is turned off, and the cell region defined as the high voltage device region is turned on. In addition, when the gate electrode maintains the ground state, both the cell region defined by the low voltage element and the cell region defined by the high voltage element maintain the off state. Here, the application of about 1.8V and 5.8V to the gate electrode is because good results can be obtained in terms of efficient power supply.
이와 같이, 본 발명은 단일의 반도체 기판에 고전압 소자 및 저전압 소자의 구현이 가능하다. 아울러, 한번의 이온 주입을 추가적으로 실시하기 때문에 용이한 공정의 진행이 가능하다.As such, the present invention enables the implementation of a high voltage device and a low voltage device on a single semiconductor substrate. In addition, since the ion implantation is additionally performed, the process can be easily performed.
따라서, 본 발명에 의하면 각기 다른 사양의 전원을 요구하는 반도체 장치의 경우에도 단일의 반도체 기판에 그 구현이 가능하다. 때문에, 최근 다양한 구성을 원하는 반도체 장치를 용이하게 제조하기에 적합하다.Therefore, according to the present invention, even in the case of a semiconductor device requiring a power source of different specifications, it can be implemented in a single semiconductor substrate. Therefore, it is suitable for easily manufacturing the semiconductor device which desires various structures in recent years.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0029518A KR100532938B1 (en) | 2004-04-28 | 2004-04-28 | method for forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0029518A KR100532938B1 (en) | 2004-04-28 | 2004-04-28 | method for forming a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104166A true KR20050104166A (en) | 2005-11-02 |
| KR100532938B1 KR100532938B1 (en) | 2005-12-02 |
Family
ID=37281841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2004-0029518A KR100532938B1 (en) | 2004-04-28 | 2004-04-28 | method for forming a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532938B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800749B1 (en) * | 2006-12-11 | 2008-02-01 | 동부일렉트로닉스 주식회사 | Method of fabricating semiconductor device |
-
2004
- 2004-04-28 KR KR10-2004-0029518A patent/KR100532938B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800749B1 (en) * | 2006-12-11 | 2008-02-01 | 동부일렉트로닉스 주식회사 | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100532938B1 (en) | 2005-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000068441A (en) | Asymmetrical transist0r with lightly and heavily doped drain regions and ultra-heavily doped source region | |
| KR100532938B1 (en) | method for forming a semiconductor device | |
| US20060284262A1 (en) | Semiconductor wafer having different impurity concentrations in respective regions | |
| JP3261302B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR100233558B1 (en) | Manufacturing method of a semiconductor device | |
| KR100854892B1 (en) | Method of manufacturing a high voltage device | |
| KR100265225B1 (en) | Method for fabricating semiconductor device | |
| KR100247637B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2806234B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10223775A (en) | Semiconductor device and manufacture thereof | |
| US7045418B2 (en) | Semiconductor device including a dielectric layer having a gettering material located therein and a method of manufacture therefor | |
| KR100788376B1 (en) | Method for forming semiconductor device | |
| KR100525911B1 (en) | Method of manufacturing high voltage transistor in semiconductor device | |
| KR100937650B1 (en) | Method for manufacturing a transistor in a semiconductor device | |
| KR100309478B1 (en) | Manufacturing method for high voltage device | |
| KR100450078B1 (en) | High operating voltage transistor and its manufacturing method | |
| KR20030054684A (en) | Method for manufacturing a flash memory | |
| KR20050078919A (en) | Fabrication method of dual gate oxide | |
| KR100474543B1 (en) | Manufacturing method of semiconductor device | |
| KR100800749B1 (en) | Method of fabricating semiconductor device | |
| KR100531537B1 (en) | Method for fabricating of semiconductor device | |
| KR960015934B1 (en) | Manufacturing method for thin film transistor | |
| KR20000066696A (en) | Method of forming a bipolar transistor in a semiconductor device | |
| KR20110002978A (en) | Semiconductor device and method for fabricating the same | |
| KR19980057065A (en) | Flash memory device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 15 |