KR20050101847A - 불휘발성 강유전체 메모리 장치 - Google Patents

불휘발성 강유전체 메모리 장치 Download PDF

Info

Publication number
KR20050101847A
KR20050101847A KR1020040027068A KR20040027068A KR20050101847A KR 20050101847 A KR20050101847 A KR 20050101847A KR 1020040027068 A KR1020040027068 A KR 1020040027068A KR 20040027068 A KR20040027068 A KR 20040027068A KR 20050101847 A KR20050101847 A KR 20050101847A
Authority
KR
South Korea
Prior art keywords
sensing
voltage
bit line
reference voltage
unit
Prior art date
Application number
KR1020040027068A
Other languages
English (en)
Other versions
KR100535047B1 (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0027068A priority Critical patent/KR100535047B1/ko
Priority to US11/057,192 priority patent/US7212429B2/en
Publication of KR20050101847A publication Critical patent/KR20050101847A/ko
Application granted granted Critical
Publication of KR100535047B1 publication Critical patent/KR100535047B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 불휘발성 강유전체 메모리 장치를 개시한다.
본 발명의 불휘발성 강유전체 메모리 장치는 서브 비트라인에 인가된 셀 데이터에 따라 대응되는 메인 비트라인의 전압 레벨을 가변시켜 해당 메인 비트라인에 센싱전압을 유도하는 계층적 비트라인 구조(hierarchy bit line architecture)의 셀 어레이를 구비하여 셀 데이터를 저장하는 셀 어레이 블럭; 상기 메인 비트라인의 센싱전압을 센싱하고 센싱된 상기 메인 비트라인의 전압 레벨에 따라 센싱 로드의 크기를 가변적으로 조정하여 상기 센싱전압을 1차 증폭하고 상기 1차 증폭된 센싱전압을 기준전압과 비교하여 2차 증폭하는 복수개의 센스앰프를 구비하는 센스앰프부; 상기 센스앰프부에서 센싱된 데이터를 증폭하여 데이터 버퍼로 출력하는 메인앰프부; 및 상기 센스앰프부들과 상기 메인앰프부 사이를 연결시켜 리드 또는 라이트 되는 데이터를 전송하는 데이터버스부를 구비하여, 작은 전압차를 갖는 셀 데이터를 효율적으로 센싱 및 증폭함으로써 저전압에서의 동작 특성을 향상시킬 수 있으며, 메인 비트라인에서의 센싱전압을 작게함으로써 메인 비트라인 사이의 크로스 토크 노이즈(Cross Talk Noise) 효과를 줄일 수 있다.

Description

불휘발성 강유전체 메모리 장치{Non-Volatile Ferroelectric memory}
본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로서, 보다 상세하게는 메인 비트라인에 인가되는 작은 전압차를 갖는 셀 데이터를 효율적으로 센싱 및 증폭하여 저전압에서의 동작특성이 향상된 강유전체 센스앰프에 관한 것이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM:Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖으면서 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써, 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않게 된다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 출원번호 제 1998-14400호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 동작원리에 관한 자세한 설명은 생략한다.
그런데, 최근 FeRAM 메모리의 동작전압이 저전압화 및 저전력화가 진행되면서, 셀 센싱 전압이 감소하여 빠른 동작 속도 구현에 어려움을 초래하고 있어 셀 데이터의 센싱방법의 변화가 요구되고 있다. 또한, 셀 어레이의 구조가 다양화되면서 그에 맞는 다양한 센싱방법이 요구되고 있다.
따라서, 상술된 문제를 해결하기 위한 본 발명의 목적은 센스앰프의 구조를 셀 어레이 특성에 맞게 개선하여 저전압으로 구동되는 불휘발성 강유전체 메모리에서의 센싱 및 증폭 효율을 향상시키는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는 서브 비트라인에 인가된 셀 데이터에 따라 대응되는 메인 비트라인의 전압 레벨을 가변시켜 해당 메인 비트라인에 센싱전압을 유도하는 계층적 비트라인 구조(hierarchy bit line architecture)의 셀 어레이를 구비하여 셀 데이터를 저장하는 셀 어레이 블럭; 상기 메인 비트라인의 센싱전압을 센싱하고 센싱된 상기 메인 비트라인의 전압 레벨에 따라 센싱 로드의 크기를 가변적으로 조정하여 상기 센싱전압을 1차 증폭하고 상기 1차 증폭된 센싱전압을 기준전압과 비교하여 2차 증폭하는 복수개의 센스앰프를 구비하는 센스앰프부; 상기 센스앰프부에서 센싱된 데이터를 증폭하여 데이터 버퍼로 출력하는 메인앰프부; 및 상기 센스앰프부들과 상기 메인앰프부 사이를 연결시켜 리드 또는 라이트 되는 데이터를 전송하는 데이터버스부를 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 불휘발성 강유전체 메모리 장치의 구성을 나타내는 구성도이다.
본 발명의 강유전체 메모리 장치는 복수개의 셀 어레이 블럭들(100), 복수개의 센스앰프부들(200), 복수개의 로컬 데이터버스들(300), 글로벌 데이터버스(400), 복수개의 데이터버스 스위치들(500), 메인앰프(600) 및 데이터 버퍼(700)를 구비한다.
셀 어레이 블럭(100)은 복수개의 서브 셀 어레이들 SCA(0) ∼ SCA(n)을 구비하며, 각 서브 셀 어레이 SCA(0) ∼ SCA(n)는 데이터 저장을 위한 셀 어레이를 구비한다. 셀 어레이 블럭(100)은 메인 비트라인과 메인 비트라인의 하부 비트인 서브 비트라인을 구비하며, 서브 비트라인에 인가된 셀 데이터에 따라 메인 비트라인에서 누출되는 전류량을 가변시켜 메인 비트라인의 센싱전압을 유도한다. 이때, 서브 셀 어레이 SCA(0) ∼ SCA(n)는 각 서브 비트라인들에 연결된 셀들이 바로 인접한 서브 비트라인들에 연결된 셀들과 워드라인을 공유하지 않는 셀 어레이 형태(folded-BL) 또는 인접한 서브 비트라인들에 연결된 셀들과 워드라인을 공유하는 셀 어레이 형태(open-BL)를 갖는다.
센스앰프부(200)는 메인 비트라인의 센싱전압을 센싱 및 증폭하여 선택적으로 로컬 데이터버스(300)로 출력하고, 로컬 데이터버스(300)를 통해 인가되는 라이트 데이터를 메인 비트라인으로 전송한다. 이러한, 센스앰프부(200)는 셀 어레이 블럭(100)에 일대일 대응되게 셀 어레이 블럭(100)과 로컬 데이터버스(300) 사이에 설치된다. 즉, 종래의 센스앰프는 공통 데이터버스를 통해 인가되는 셀 데이터를 센싱하였으나, 본 발명의 센스앰프부(200)는 공통 데이터버스를 통하지 않고 메인 비트라인의 센싱전압을 직접 센싱한다. 그리고, 센스앰프부(200)는 대응되는 셀 어레이 블럭(100) 내 메인 비트라인의 센싱전압을 센싱 및 증폭하여 로컬 데이터버스(300)로 출력하는 복수개의 센스앰프들을 구비한다. 이때, 센스앰프는 셀 어레이의 형태(folded-BL 또는 open-BL)에 따라 메인 비트라인과 일대일 또는 일대다 대응되어 대응되는 메인 비트라인의 센싱전압을 센싱 및 증폭한다.
로컬 데이터버스(300)는 센스앰프부(200)에서 센싱된 센싱전압(리드 데이터)을 글로벌 데이터버스(400)로 전송하고, 글로벌 데이터버스(400)를 통해 인가되는 라이트 데이터를 센스앰프부(200)로 전송한다. 이러한, 로컬 데이터버스(300)는 셀 어레이 블럭(100)과 일대일 대응되게 센스앰프부(200)의 일측에 설치된다. 그리고, 로컬 데이터버스(300)는 한번의 컬럼선택으로 동시에 입력 또는 출력되는 데이터 수에 대응되는 일정수의 버스선을 구비한다. 각 로컬 데이터버스들(300)은 데이터버스 스위치(500)의 온/오프 동작에 따라 글로벌 데이터버스(400)와 선택적으로 연결되어 글로벌 데이터버스(400)를 공유한다.
글로벌 데이터버스(400)는 로컬 데이터버스(300)로부터 인가되는 리드 데이터를 메인앰프(600)로 전송하고, 메인앰프(600)로부터 인가되는 라이트 데이터를 로컬 데이터버스(300)로 전송한다. 글로벌 데이터버스(400)는 데이터버스 스위치(500)의 온/오프 동작에 따라 복수개의 로컬 데이터버스들(300) 중 어느 하나와 선택으로 연결된다.
메인앰프(600)는 글로벌 데이터버스(400)로부터 인가되는 리드 데이터를 증폭하여 데이터 버퍼(700)로 전송하고, 데이터 버퍼(700)를 통해 인가되는 라이트 데이터를 증폭하여 글로벌 데이터버스(400)로 전송한다.
데이터 버퍼(700)는 외부로 출력될 리드 데이터를 버퍼링한 후 I/O 포트(800)로 전송하고, I/O 포트(800)를 통해 외부에서 입력되는 라이트 데이터를 버퍼링한 후 메인앰프(600)로 전송한다.
도 2는 셀 어레이 블럭(100)의 서브 셀 어레이에서 어느 한 단위 셀 어레이의 구성을 보다 상세하게 나타낸 회로도이다..
서브 셀 어레이 SCA(0), SCA(1), …에는 메인 비트라인 MBL과 메인 비트라인 MBL의 하위 비트라인인 서브 비트라인 SBL이 일대일 대응되어 평행하게 구비된다.
서브 비트라인 선택신호 SBSW1가 활성화되면 해당 NMOS 트랜지스터 N5가 턴온되어 메인 비트라인 MBL의 로드가 한개의 서브 비트라인 수준으로 부담된다. 또한, 서브 비트라인 SBL은 서브 비트라인 풀다운 신호 SBPD가 활성화됨으로써 NMOS 트랜지스터 N3가 턴온 되면 접지전압 레벨로 조정된다.
서브 비트라인 풀업 신호 SBPU는 서브 비트라인 SBL에 공급할 전원을 조정하는 신호이며, 서브 비트라인 선택신호 SBSW2는 서브 비트라인 풀업 신호 SBPU와 서브 비트라인 SBL 사이의 신호 흐름을 조정하는 신호이다.
예컨대, 저 전압시 높은 전압을 발생시키고자 하는 경우, 전원전압 VCC 보다 높은 전압을 서브 비트라인 풀업 신호 SBPU로 공급하고 서브 비트라인 선택신호 SBSW2를 활성화하여 NMOS 트랜지스터 N4를 턴온 시킴으로써, 서브 비트라인 SBL에 높은 전압을 공급할 수 있게 된다. 그리고, 서브 비트라인 SBL에는 복수개의 셀들이 연결된다.
NMOS 트랜지스터 N1은 접지전압단과 NMOS 트랜지스터 N2 사이에 연결되고 게이트 단자로 메인 비트라인 풀다운 신호 MBPD를 인가받는다. NMOS 트랜지스터 N2는 NMOS 트랜지스터 N1과 메인 비트라인 MBL 사이에 연결되고 게이트 단자는 서브 비트라인 SBL과 연결된다. NMOS 트랜지스터 N2는 메인 비트라인 풀다운 신호 MBPD가 활성화시 서브 비트라인 SBL에 인가된 셀 데이터에 따라 채널 저항이 가변되어 메인 비트라인 MBL에서 누출되는 전류량을 조절함으로써 메인 비트라인 MBL의 센싱전압을 유도한다.
도 3은 본 발명의 제 1 실시예에 따른 셀 어레이 구조를 나타내는 회로도이다.
도 3의 셀 어레이는 이웃하는 두 서브 비트라인 SBL_0, SBL_1에 연결된 단위 셀들이 워드라인을 공유하지 않는 형태(folded-BL)를 가진다. 즉, 도 3의 셀 어레이에서는 메인 비트라인 쌍 MBL_0, MBL_1에 대응되는 두 서브 비트라인 SBL_0, SBL_1을 이용해 n비트의 데이터를 저장한다. 따라서, 센스앰프부(200)의 각 센스앰프는 메인 비트라인 쌍 MBL_0, MBL_1과 선택적으로 연결되어 셀 데이터를 센싱 및 증폭한다.
이외, 도 3의 셀 어레이에서 워드라인 WL<0> ∼ WL<n>과 플레이트 라인 PL<0> ∼ PL<n>이 활성화시 선택된 셀의 데이터 값에 따라 해당 메인 비트라인 MBL_0 또는 MBL_1에 센싱전압을 유도하는 원리는 도 2에서와 동일하다.
도 4는 도 3의 셀 어레이 형태에서 메인 비트라인의 센싱전압을 센싱 및 증폭하기 위한 센스앰프의 구조를 나타내는 회로도이다.
도 4의 센스앰프는 컬럼 선택부(210), MBL 센싱부(220), 센싱 로드부(230), 기준전압 발생부(240), 비교 증폭부(250) 및 라이트/리스토어 조정부(260)를 구비한다.
컬럼 선택부(210)는 컬럼선택신호 C/S_0, C/S_1에 따라 메인 비트라인 쌍 MBL_0, MBL_1 중 어느 하나를 MBL 센싱부(220)과 선택적으로 연결시켜 선택된 메인 비트라인 MBL_0 또는 MBL_1의 전압을 MBL 센싱부(220)로 인가한다. 이러한 컬럼 선택부(210)는 메인 비트라인 MBL_0과 MBL 센싱부(220) 사이에 연결되며 게이트로 컬럼선택신호 C/S_0를 인가받는 NMOS 트랜지스터 N6 및 메인 비트라인 MBL_1과 MBL 센싱부(220) 사이에 연결되며 게이트로 컬럼선택신호 C/S_1를 인가받는 NMOS 트랜지스터 N7를 구비한다.
MBL 센싱부(220)는 센싱신호 SENB에 따라 컬럼 선택부(210)에서 선택된 메인 비트라인 MBL_0 또는 MBL_1의 전압을 센싱 및 증폭한다. 이때, MBL 센싱부(220)는 센싱신호 SENB가 활성화("LOW")시 선택된 메인 비트라인 MBL_0 또는 MBL_1의 전압을 반전증폭하고, 반전증폭된 전압의 레벨에 따라 출력 전압의 증폭도를 조정한다. 이러한 MBL 센싱부(220)는 컬럼 선택부(210)의 출력신호와 센싱신호 SENB를 노아 연산하여 출력하는 노아 게이트 NOR1 및 노드 S1<n>와 노드 SI 사이에 연결되며 게이트가 노아 게이트 NOR1의 출력신호를 인가받는 NMOS 트랜지스터 N8를 구비한다.
센싱 로드부(230)는 기준전압 발생부(240)의 출력전압(기준전압)에 따라 MBL 센싱부(220)의 센싱 로드를 조정한다. 이러한 센싱 로드부(230)는 전원전압 VCC과 노드 S1<n> 사이에 연결되며 게이트가 기준전압을 인가받는 PMOS 트랜지스터 P1를 구비한다. 즉, 센싱 로드부(230)는 기준전압의 크기에 따라 PMOS 트랜지스터 P1의 채널 저항이 가변되어 전원전압단 VCC에서 노드 S1<n>로 인가되는 전류량을 조정함으로써 센싱 로드를 조정한다.
기준전압 발생부(240)는 기준전압 컬럼선택신호 REFC가 활성화시 기준전압 조정신호 VREF에 따라 기준전압을 발생시킨다. 이러한 기준전압 발생부(240)는 기준전류 조정부(242), 기준전압 센싱부(244) 및 센싱 로드부(246)를 구비한다.
기준전류 조정부(242)는 기준전압 조정신호 VREF에 따라 기준전압 발생부(260)의 전류 누출을 조정하여 가변적으로 기준전압의 발생을 유도한다. 이러한 기준전류 조정부(242)는 노드 RI와 접지전압 VSS 사이에 직렬 연결되며 각각 게이트 단자로 전원전압 VCC, 기준전압 조정신호 VREF 및 기준전압 컬럼선택신호 REFC를 인가받는 NMOS 트랜지스터 N9, N10 및 N11를 구비한다. 이때, NMOS 트랜지스터 N9 및 N10는 각각 셀 어레이에서 메인 비트라인 MBL의 센싱전압을 유도하는 NMOS 트랜지스터 N1 및 N2와 동일할 역할을 수행하여 기준전압의 발생을 유도한다. 즉, 기준전류 조정부(242)는 기준전압 조정신호 VREF에 전압레벨에 따라 NMOS 트랜지스터 N10의 채널 저항을 조정하여 기준전류 조정부(242)를 통해 누출되는 전류량을 조정하여 기준전압의 발생을 유도한다.
기준전압 센싱부(244)는 센싱신호 SENB에 따라 기준전류 조정부(242)의 출력전압을 센싱 증폭한다. 이때, 기준전압 센싱부(244)는 센싱신호 SENB가 활성화("LOW")시 기준전류 조정부(242)의 출력전압 반전증폭하고, 반전증폭된 전압의 레벨에 따라 출력전압(기준전압)의 출력레벨을 조정한다. 이러한 기준전압 센싱부(244)는 노드 RI의 신호와 센싱신호 SENB를 노아 연산하여 출력하는 노아 게이트 NOR2 및 노드 S1<n-1>와 노드 RI 사이에 연결되며 게이트가 노아 게이트 NOR2의 출력신호를 인가받는 NMOS 트랜지스터 N12를 구비한다.
센싱 로드부(246)는 기준전압 발생부(240)의 출력전압(기준전압)에 따라 기준전압 센싱부(24)의 센싱 로드를 조정한다. 이러한 센싱 로드부(246)는 전원전압 VCC과 노드 S1<n-1> 사이에 연결되며 게이트가 기준전압을 인가받는 PMOS 트랜지스터 P2를 구비한다. 즉, 센싱 로드부(246)는 기준전압의 크기에 따라 PMOS 트랜지스터 P2의 채널 저항이 가변되어 전원전압단 VCC에서 노드 S1<n-1>로 인가되는 전류량을 조정함으로써 센싱 로드를 조정한다.
비교 증폭부(250)는 MBL 센싱부(220) 및 기준전압 발생부(240)의 출력전압의 크기를 비교하여 MBL 센싱부(220)에서 센싱된 데이터을 증폭하여 로컬 데이터버스(300)로 출력한다. 이러한 비교 증폭부(250)는 MBL 센싱부(220) 및 기준전압 발생부(240)의 두 출력을 입력으로 하는 비교기 COMP1를 구비한다.
라이트/리스토어 조정부(260)는 로컬 데이터버스(300)에 인가된 라이트 데이터와 리드 데이터를 컬럼 선택부(210)로 전송한다.
도 5는 본 발명의 제 2 실시예에 따른 셀 어레이 구조를 나타내는 회로도이다.
도 5의 셀 어레이는 이웃하는 서브 비트라인 SBL_0, SBL_1에 연결된 셀들이 워드라인을 공유하는 형태(open-BL)를 가진다. 즉, 도 5의 셀 어레이에서는 각 서브 비트라인 SBL_0, SBL_1, …에 n비트의 데이터가 저장된다. 따라서, 센스앰프부(200)의 각 센스앰프는 메인 비트라인과 일대일 대응되며, 대응되는 하나의 메인 비트라인과 선택적으로 연결되어 셀 데이터를 센싱 및 증폭한다.
도 5의 셀 어레이에서 워드라인 WL<0> ∼ WL<n>과 플레이트 라인 PL<0> ∼ PL<n>이 활성화시 선택된 셀의 데이터 값에 따라 해당 메인 비트라인 MBL_0 또는 MBL_1에 센싱전압을 유도하는 원리는 도 2에서와 동일하다.
도 6은 도 5의 셀 어레이 형태에서 각 메인 비트라인의 센싱전압을 센싱 및 증폭하기 위한 센스앰프의 구조를 나타내는 회로도이다.
도 6의 센스앰프는 도 4의 센스앰프와 비교하여 컬럼 선택부(310)의 구성만 다르다. 즉, 도 6의 센스앰프는 도 4의 센스앰프와 달리 일대일로 대응되는 하나의 메인 비트라인의 센싱전압만을 센싱 및 증폭하면 되도록 구성된다.
컬럼 선택부(310)는 컬럼선택신호 C/S에 따라 메인 비트라인 MBL<n>과 MBL 센싱부(220)을 선택적으로 연결시켜 대응되는 메인 비트라인 MBL<n>의 전압을 MBL 센싱부(220)로 인가한다. 이러한 컬럼 선택부(310)는 메인 비트라인 MBL<n>과 MBL 센싱부(220) 사이에 연결되며 게이트로 컬럼선택신호 C/S를 인가받는 NMOS 트랜지스터 N13를 구비한다.
이외, 다른 구성요소들의 구성 및 기능은 도 4와 동일하며, 이에 따라 도 4와 동일한 참조번호를 사용하고 그 설명은 생략한다.
도 7은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 라이트 동작을 설명하기 위한 타이밍도이다.
먼저, t1 구간에서 어드레스가 천이되고 라이트 인에이블 신호 /WE가 로오로 비활성화되면, 라이트 모드 액티브 상태가 된다.
먼저 워드라인 WL이 활성화되기 이전에 메인 비트라인 MBL과 서브 비트라인 SBL이 풀다운 된다. 프리차지 동안에 메인 비트라인 MBL을 로우 레벨로 유지시킴으로써 메인 비트라인 MBL 자체에 연결된 NMOS 트랜지스터들에 의한 전류누출을 막아 스탠바이(Standby) 전류를 줄일 수 있다.
t2, t3 구간은 센싱구간이다. t2 구간에서 워드라인 WL과 플레이트 라인 PL이 하이로 인에이블되면, 인에이블된 워드라인 WL에 의해 선택된 셀의 데이터가 서브 비트라인 SBL에 인가된다. 상술된 제 1 실시예의 경우에는 쌍을 이루는 두 서브 비트라인 SBL_0, SBL_1 중 어느 한 서브 비트라인에 셀 데이터가 인가된다.
메인 비트라인 풀다운 신호 MBPD가 활성화된 상태에서 서브 비트라인 SBL에 셀 데이터가 인가되면, NMOS 트랜지스터 N2가 온되어 메인 비트라인 MBL에 센싱전압이 유도된다. 이때, 셀 데이터에 따라 NMOS 트랜지스터 N2를 통해 누출되는 전류량이 달라지므로, 셀 데이터에 따라 서로 다른 레벨의 센싱전압이 메인 비트라인 MBL에 유도된다.
메인 비트라인 MBL에 유도된 전압은 컬럼선택신호 C/S(제 1 실시예에서는 C/S_0 또는 C/S_1)에 따라 컬럼 선택부(210, 310)를 통해 센스앰프로 인가되어 센싱 및 증폭된다. 이를 위해, MBL 센싱부(220)는 메인 비트라인 MBL의 전압을 반전증폭한 후 이를 NMOS 트랜지스터 N8에 인가하여 셀 데이터에 따라 NMOS 트랜지스터 N8를 통해 흐르는 전류량을 조절함으로써 메인 비트라인 MBL의 전압을 1차 증폭한다. 즉, MBL 센싱부(220)는 셀 데이터가 "0"인 경우에는 셀 데이터가 "1"인 경우보다 NMOS 트랜지스터 N8의 채널저항을 크게하여 NMOS 트랜지스터 N8를 통해 흐르는 전류량을 적게함으로써 노드 S1<n>의 전압 레벨을 높게 해준다. 반면에, 셀 데이터가 "1"인 경우에는 셀 데이터가 "0"인 경우보다 NMOS 트랜지스터 N8의 채널저항을 작게하여 NMOS 트랜지스터 N8를 통해 흐르는 전류량을 크게함으로써 노드 S1<n>의 전압 레벨을 낮게 해준다. 따라서, 노드 S1<n>에서 데이터 하이와 데이터 로우 간의 전압차는 메인 비트라인 MBL에서의 전압차보다 크게 증폭된다.
또한, 기준전압 발생부(240)는 센싱신호 SENB가 로우로 활성화되면 기준전류 조정부(242)에 의해 유도된 전압을 반전증폭하고 반전증폭된 전압으로 기준전압의 레벨을 조정하여 비교 증폭부(250)로 출력한다. 기준전류 조정부(242)에서는 기준전압 컬럼선택신호 REFC가 활성화시 기준전압 조정신호 VREF에 따라 NMOS 트랜지스터 N10의 채널 저항을 조정하여 기준전압 발생부(240)의 전류 누출을 조정함으로써 기준전압의 발생을 유도한다. 이때, NMOS 트랜지스터 N9 및 N10는 각각 셀 어레이에서 메인 비트라인 MBL의 센싱전압을 유도하는 NMOS 트랜지스터 N1 및 N2와 동일할 역할을 수행하여 기준전압의 발생을 유도한다. 그리고, 기준전압 센싱부(244) 및 센싱 로드부(246)은 각각 MBL 센싱부(220) 및 센싱 로드부(230)에서와 동일한 원리로 기준전압의 레벨을 조정한다.
MBL 센싱부(220)에서 1차 증폭된 전압은 비교 증폭부(250)에서 기준전압 발생부(240)의 기준전압과 비교되어 2차 증폭된 후 로컬 데이터버스(300)로 출력된다.
센싱이 완료되면, t4에서, 플레이트 라인 PL의 전압이 로우로 비활성화되고 서브 비트라인 풀다운 신호 SBPD가 하이로 활성화되면 서브 비트라인 SBL은 접지레벨로 조정된다.
다음에, t5에서 서브 비트라인 풀업 신호 SBPU가 활성화되면 구동된 워드라인 WL에 연결된 모든 셀에 외부 데이터와 상관없이 하이 데이터가 라이트된다(Hidden "1").
t6 구간에서 라이트 인에이블 신호 /WE가 하이로 활성화되면 데이터 라이트가 수행된다. 즉, 워드라인 WL과 플레이트 라인 PL의 전압이 펌핑 레벨로 변화되고, 로컬 데이터버스(300)에 인가된 라이트 데이터는 라이트/리스토어 조정부(260)에 의해 컬럼 선택부(210, 310)를 통해 대응되는 메인 비트라인 MBL(제 1 실시예에서는 MBL_0 또는 MBL_1)으로 인가된다.
메인 비트라인 MBL에 인가된 라이트 데이터는 서브 비트라인 선택신호 SBSW1의 활성화로 서브 비트라인 SBL으로 인가되어 셀에 라이트된다. 이때, 서브 비트라인 SBL의 데이터가 하이이면 t5 구간에 라이트 되었던 데이터가 그대로 유지되며, 서브 비트라인 SBL의 데이터가 로우이면 해당 셀에 로우 데이터가 라이트된다. 즉, t6 구간이 외부의 로우 데이터("0")가 셀에 라이트되는 구간이다.
데이터 라이트가 완료된 후, 워드라인 WL은 플레이트라인 PL 보다 일정시간 먼저 비활성화된다다.
도 8은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 리드 동작을 설명하기 위한 타이밍도이다.
리드 모드시에는 라이트 인에이블 신호 /WE가 전원전압 VCC 레벨을 유지한다.
t0 ∼ t5 까지, 셀 데이터를 센싱 및 증폭하여 출력하고, 해당 셀에 히든 데이터 "1" 을 기록하는 과정은 도 7에서와 동일하게 수행된다.
센싱 및 증폭이 완료된 후, 비교 증폭부(250)의 출력신호(리드 데이터)는 라이트/리스토어 조정부(260) 및 컬럼 선택부(210, 310)를 통해 다시 메인 비트라인 MBL으로 인가된다.
t6 구간에서 워드라인 WL과 플레이트 라인 PL의 전압이 펌핑 레벨로 변화되고 서브 비트라인 선택신호 SBSW1가 활성화되면, 메인 비트라인 MBL에 인가된 리드 데이터가 서브 비트라인 SBL으로 인가되어 셀에 리스토어된다. 이때, SBL의 데이터가 하이이면 t5 구간에 라이트 되었던 데이터가 그대로 유지되며, SBL의 데이터가 로우이면 해당 셀에 로우 데이터가 리스토어된다. 따라서, t6 구간이 내부에서 센싱 증폭된 데이터가 다시 셀에 라이트되는 리스토어 구간이 된다.
리스토어가 완료된 후에는, 워드라인 WL을 플레이트라인 PL 보다 일정시간 먼저 비활성화시킨다.
상술한 바와 같이, 본 발명의 강유전체 센스앰프는 메인 비트라인에 인가되는 작은 전압차를 갖는 셀 데이터를 효율적으로 센싱 및 증폭함으로써 저전압으로 구동되는 불휘발성 강유전체 메모리에서의 동작 특성을 향상시킬 수 있으며, 메인 비트라인에서의 센싱전압을 작게함으로써 메인 비트라인 사이의 크로스 토크 노이즈(Cross Talk Noise) 효과를 줄일 수 있다. 또한, 센싱 로드를 센스앰프 내에 구비함으로써 센싱 로드에 의한 센스앰프의 전류를 줄일 수 있다.
도 1은 본 발명의 불휘발성 강유전체 메모리 장치의 구성을 나타내는 구성도.
도 2는 셀 어레이 블럭의 서브 셀 어레이에서 어느 한 단위 셀 어레이의 구성을 보다 상세하게 나타낸 회로도.
도 3은 본 발명의 제 1 실시예에 따른 셀 어레이 구조를 나타내는 회로도.
도 4는 도 3의 셀 어레이 형태에서 메인 비트라인의 센싱전압을 센싱 및 증폭하기 위한 센스앰프의 구조를 나타내는 회로도.
도 5는 본 발명의 제 2 실시예에 따른 셀 어레이 구조를 나타내는 회로도.
도 6은 도 5의 셀 어레이 형태에서 각 메인 비트라인의 센싱전압을 센싱 및 증폭하기 위한 센스앰프의 구조를 나타내는 회로도.
도 7은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 라이트 동작을 설명하기 위한 타이밍도.
도 8은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 리드 동작을 설명하기 위한 타이밍도.

Claims (12)

  1. 서브 비트라인에 인가된 셀 데이터에 따라 대응되는 메인 비트라인의 전압 레벨을 가변시켜 해당 메인 비트라인에 센싱전압을 유도하는 계층적 비트라인 구조(hierarchy bit line architecture)의 셀 어레이를 구비하여 셀 데이터를 저장하는 셀 어레이 블럭;
    상기 메인 비트라인의 센싱전압을 센싱하고 센싱된 상기 메인 비트라인의 전압 레벨에 따라 센싱 로드의 크기를 가변적으로 조정하여 상기 센싱전압을 1차 증폭하고 상기 1차 증폭된 센싱전압을 기준전압과 비교하여 2차 증폭하는 복수개의 센스앰프를 구비하는 센스앰프부;
    상기 센스앰프부에서 센싱된 데이터를 증폭하여 데이터 버퍼로 출력하는 메인앰프부; 및
    상기 센스앰프부들과 상기 메인앰프부 사이를 연결시켜 리드 또는 라이트 되는 데이터를 전송하는 데이터버스부를 구비하는 불휘발성 강유전체 메모리 장치.
  2. 제 1항에 있어서, 상기 셀 어레이 블럭은
    이웃하는 서브 비트라인들에 연결된 단위 셀들이 워드라인을 공유하지 않는 폴디드(folded) 비트라인 형태의 셀 어레이 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  3. 제 2항에 있어서, 상기 센스앰프는
    상기 이웃하는 두 서브 비트라인에 각각 대응되는 두 메인 비트라인과 컬럼선택신호에 따라 선택적으로 연결되어 해당 메인 비트라인의 센싱전압을 센싱 및 증폭하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  4. 제 3항에 있어서, 상기 센스앰프는
    상기 두 메인 비트라인과 연결되며, 상기 컬럼선택신호에 따라 상기 두 메인 비트라인 중 어느 하나의 센싱전압만을 선택적으로 전송하는 컬럼 선택부;
    센싱신호가 활성화시, 상기 컬럼 선택부를 통해 전송된 상기 메인 비트라인의 센싱전압을 센싱하고 센싱된 전압 레벨에 따라 인가된 센싱 로드의 레벨을 가변적으로 조정하여 상기 센싱전압을 증폭하는 MBL 센싱부;
    상기 MBL 센싱부에 상기 센싱 로드를 인가하며, 기준전압에 따라 인가되는 로드의 크기를 조정하는 제 1 센싱 로드부;
    기준전압 컬럼선택신호가 활성화시 기준전압 조정신호에 따라 상기 기준전압을 발생시키는 기준전압 발생부;
    상기 MBL 센싱부 및 상기 기준전압 발생부의 출력전압의 크기를 비교하여 상기 MBL 센싱부의 출력전압을 증폭하여 상기 로컬 데이터버스를 출력하는 비교 증폭부; 및
    상기 로컬 데이터버스에 인가된 라이트/리드 데이터를 상기 컬럼 선택부로 전송하는 라이트/리스토어 조정부를 구비하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  5. 제 1항에 있어서, 상기 셀 어레이 블럭은
    이웃하는 상기 서브 비트라인들에 연결된 단위 셀들이 워드라인을 공유하는 오픈(open) 비트라인 형태의 셀 어레이 구조를 갖는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  6. 제 5항에 있어서, 상기 센스앰프는
    각 메인 비트라인과 일대일 대응되며, 컬럼선택신호에 따라 대응되는 메인 비트라인과 선택적으로 연결되어 해당 메인 비트라인의 센싱전압을 센싱 및 증폭하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  7. 제 6항에 있어서, 상기 상기 센스앰프는
    상기 메인 비트라인과 일대일 대응되며, 상기 컬럼선택신호에 따라 대응되는 메인 비트라인의 센싱전압을 선택적으로 전송하는 컬럼 선택부;
    센싱신호가 활성화시, 상기 컬럼 선택부를 통해 전송된 상기 메인 비트라인의 센싱전압을 센싱하고 센싱된 전압 레벨에 따라 인가된 센싱 로드의 레벨을 가변적으로 조정하여 상기 센싱전압을 증폭하는 MBL 센싱부;
    상기 MBL 센싱부에 상기 센싱 로드를 인가하며, 기준전압에 따라 인가되는 로드의 크기를 조정하는 제 1 센싱 로드부;
    기준전압 컬럼선택신호가 활성화시 기준전압 조정신호에 따라 상기 기준전압을 발생시키는 기준전압 발생부;
    상기 MBL 센싱부 및 상기 기준전압 발생부의 출력전압의 크기를 비교하여 상기 MBL 센싱부의 출력전압을 증폭하여 상기 로컬 데이터버스를 출력하는 비교 증폭부; 및
    상기 로컬 데이터버스에 인가된 라이트/리드 데이터를 상기 컬럼 선택부로 전송하는 라이트/리스토어 조정부를 구비하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  8. 제 4항 또는 제 7항에 있어서, 상기 MBL 센싱부는
    상기 센싱전압을 반전증폭하고, 반전증폭된 전압의 레벨에 따라 상기 컬럼 선택부의 출력 노드와 상기 제 1 센싱 로드의 출력 노드 사이에 연결된 스위칭수단의 채널 저항을 가변시켜 인가된 센싱 로드의 레벨을 조정하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  9. 제 8항에 있어서, 상기 제 1 센싱 로드부는
    상기 기준전압에 따라 전원전압단과 상기 MBL 센싱부의 출력 노드 사이에 연결된 스위칭수단의 채널 저항을 가변시켜 상기 MBL 센싱부로 인가되는 상기 센싱 로드의 크기를 조정하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  10. 제 9항에 있어서, 상기 기준전압 발생부는
    기준전압 조정신호에 따라 상기 기준전압 발생부의 전류 누출을 조정하여 가변적으로 상기 기준전압의 발생을 유도하는 기준전류 조정부;
    상기 센싱신호가 활성화시, 상기 기준전류 조정부의 출력전압을 센싱하고 센싱된 전압 레벨에 따라 인가된 센싱 로드의 레벨을 가변적으로 조정하여 상기 기준전압을 출력하는 기준전압 센싱부; 및
    상기 기준전압 센싱부에 상기 센싱 로드를 인가하며, 상기 기준전압에 따라 인가되는 로드의 크기를 조정하는 제 2 센싱 로드부를 구비하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  11. 제 10항에 있어서, 상기 기준전압 센싱부는
    상기 기준전류 조정부의 출력전압을 반전증폭하고, 반전증폭된 전압의 레벨에 따라 상기 기준전류 조정부의 출력 노드와 상기 제 2 센싱 로드부의 출력 노드 사이에 연결된 스위칭수단의 채널 저항을 가변시켜 인가된 센싱 로드의 레벨을 조정하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  12. 제 11항에 있어서, 상기 제 2 센싱 로드부는
    상기 기준전압에 따라 전원전압단과 상기 기준전압 센싱부의 출력 노드 사이에 연결된 스위칭수단의 채널 저항을 가변시켜 상기 기준전압 센싱부로 인가되는 센싱 로드의 크기를 조정하는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치.
KR10-2004-0027068A 2004-04-20 2004-04-20 불휘발성 강유전체 메모리 장치 KR100535047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2004-0027068A KR100535047B1 (ko) 2004-04-20 2004-04-20 불휘발성 강유전체 메모리 장치
US11/057,192 US7212429B2 (en) 2004-04-20 2005-02-15 Nonvolatile ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0027068A KR100535047B1 (ko) 2004-04-20 2004-04-20 불휘발성 강유전체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050101847A true KR20050101847A (ko) 2005-10-25
KR100535047B1 KR100535047B1 (ko) 2005-12-07

Family

ID=35096084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0027068A KR100535047B1 (ko) 2004-04-20 2004-04-20 불휘발성 강유전체 메모리 장치

Country Status (2)

Country Link
US (1) US7212429B2 (ko)
KR (1) KR100535047B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809963B1 (ko) * 2007-05-22 2008-03-07 삼성전자주식회사 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치
KR101247383B1 (ko) * 2005-12-28 2013-03-25 엘피다 메모리 가부시키가이샤 반도체장치
KR20180060930A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696775B1 (ko) * 2006-02-17 2007-03-19 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR102485405B1 (ko) * 2018-03-02 2023-01-06 에스케이하이닉스 주식회사 데이터 버퍼 및 이를 포함하는 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268910B1 (ko) 1998-04-22 2000-10-16 김영환 비휘발성 강유전체 메모리소자
US6272594B1 (en) * 1998-07-31 2001-08-07 Hewlett-Packard Company Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes
US6363439B1 (en) * 1998-12-07 2002-03-26 Compaq Computer Corporation System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system
JP2002269972A (ja) * 2000-12-27 2002-09-20 Seiko Epson Corp 強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
KR100596896B1 (ko) * 2004-03-22 2006-07-04 주식회사 하이닉스반도체 공통 메인 비트라인을 갖는 불휘발성 강유전체 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247383B1 (ko) * 2005-12-28 2013-03-25 엘피다 메모리 가부시키가이샤 반도체장치
KR100809963B1 (ko) * 2007-05-22 2008-03-07 삼성전자주식회사 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치
KR20180060930A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
US20050231995A1 (en) 2005-10-20
US7212429B2 (en) 2007-05-01
KR100535047B1 (ko) 2005-12-07

Similar Documents

Publication Publication Date Title
JP6374136B1 (ja) トリプルレベルセル・ダイナミック・ランダム・アクセス・メモリおよびその読み取り方法
US10332571B2 (en) Memory device including memory cell for generating reference voltage
US7139185B2 (en) FeRAM having common main bit line
KR100527539B1 (ko) 고속 센싱을 위한 불휘발성 강유전체 메모리 장치
KR100506458B1 (ko) 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7212429B2 (en) Nonvolatile ferroelectric memory device
KR100259577B1 (ko) 반도체 메모리
US20090067260A1 (en) Buffer control circuit of memory device
KR20110025487A (ko) 반도체 메모리 장치
KR100527538B1 (ko) 센싱전압 조정기능을 갖는 불휘발성 강유전체 메모리 장치
KR100546100B1 (ko) 계층 전달 센싱구조를 갖는 불휘발성 강유전체 셀 어레이회로
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR100891246B1 (ko) 반도체 메모리 장치
US7173868B2 (en) Sense amplifier of ferroelectric memory device
KR100492782B1 (ko) 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법
KR100620654B1 (ko) 계층적 비트 라인 구조를 갖는 메모리 장치
KR100669548B1 (ko) 불휘발성 강유전체 메모리
KR100620653B1 (ko) 계층적 비트 라인 구조를 갖는 메모리 장치
KR100642398B1 (ko) 센스엠프 제어장치
KR20050051081A (ko) 싱글엔디드 센싱 구조를 갖는 불휘발성 강유전체 메모리장치
GB2314951A (en) DRAM sense amplifier arrays
KR19990006104A (ko) 차아지 리싸이클 방식을 이용한 디램장치
KR20040100514A (ko) 타이밍 레퍼런스 센싱기능을 갖는 레지스터 어레이, 그어레이를 사용하는 불휘발성 강유전체 메모리 장치 및타이밍 레퍼런스를 이용한 데이터 센싱 방법
KR100516692B1 (ko) 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법
JP2005050492A (ja) 不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee