KR20050098624A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20050098624A
KR20050098624A KR1020040024062A KR20040024062A KR20050098624A KR 20050098624 A KR20050098624 A KR 20050098624A KR 1020040024062 A KR1020040024062 A KR 1020040024062A KR 20040024062 A KR20040024062 A KR 20040024062A KR 20050098624 A KR20050098624 A KR 20050098624A
Authority
KR
South Korea
Prior art keywords
electrode
light shielding
shielding pattern
substrate
width
Prior art date
Application number
KR1020040024062A
Other languages
English (en)
Other versions
KR100658711B1 (ko
Inventor
김정남
유민선
이태호
박연구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040024062A priority Critical patent/KR100658711B1/ko
Priority to US11/099,478 priority patent/US20050225243A1/en
Priority to JP2005111430A priority patent/JP2005302723A/ja
Priority to CNB200510071685XA priority patent/CN100418178C/zh
Publication of KR20050098624A publication Critical patent/KR20050098624A/ko
Application granted granted Critical
Publication of KR100658711B1 publication Critical patent/KR100658711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365—Pattern of the spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 선택되지 않은 방전셀에서 발생되는 리셋광을 차단하여 휘도 손실을 방지하면서도 콘트라스트를 개선하는 플라즈마 디스플레이 패널을 제공하는 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판; 상기 제2 기판에 형성되는 어드레스전극들; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀을 구획하는 격벽들; 상기 각 방전셀 내에 형성되는 형광체층; 및 상기 제1 기판에 형성되는 제1 전극과 제2 전극을 포함하고, 상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 돌출되어 한 쌍이 서로 마주 보도록 형성되는 투명전극으로 이루어지며, 상기 투명전극에는 리셋광을 차폐하는 광차폐(光遮蔽) 패턴이 형성된다.

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 선택되지 않은 방전셀에서 발생되는 리셋광을 차단하여, 휘도를 유지하면서 콘트라스트를 개선하는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 가스방전현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스방전이 발생하고, 여기에서 수반되는 자외선의 방사에 의하여 형광체를 여기시켜 발광하게 된다.
이 PDP는 R, G, B 색상의 각 부화소(subpixel)들의 배열 패턴에 따라, 격벽에 의해 구획되는 이들 부화소가 스트라이프 패턴으로 배열되는 스트라이프형과, 상기 부화소가 삼각형 패턴으로 형성되는 델타형으로 분류할 수 있다.
먼저, 스트라이프형 PDP는 미국특허 5,841,232호에 개시된 바와 같이, 휘도와 발광효율을 향상시키기 위하여 전면기판에 투명전극을 도입하지 않고 금속전극으로만 스캔전극과 유지전극을 형성하고, 이들 전극에 직각으로 배치되는 격벽과 데이터전극을 배면기판에 형성하는 구조로써 발광 효율을 개선하고 있으나, 개구율 확보를 위하여 불투명 전극인 스캔전극 및 유지전극의 면적을 충분히 확보할 수 없기 때문에 휘도 손실을 발생시키며, 또한 반사율이 높으면서 불투명한 데이터 전극을 배면기판에 형성하게 되면 방전에 의한 발광을 증가시킬 수 있으나 발광효율이 떨어지는 투과형 형광체를 사용해야 하므로 역시 휘도 손실을 발생시킨다.
델타형 PDP는 전면기판과 배면기판 사이에 델타형으로 배열되는 R, G, B 부화소들을 복수 개로 배치하는 것인데, 이 경우에도 상기와 같이 전면기판에 투명전극을 도입하지 않고 금속전극으로만 스캔전극과 유지전극을 형성하고, 배면기판에 어드레스전극을 형성함으로써, 외광 반사 및 휘도 저감을 통한 명실 콘트라스트 개선을 시도하고 있으나, 상기 스트라이프형 PDP에서와 같이 절대 휘도 손실을 발생시키므로 이를 보상하기 위한 부가 수단이 필요하다.
따라서, 상기 스프라이프형 또는 델타형 PDP는 휘도 손실을 발생시키지 않으면서 콘트라스트를 향상시킬 수 있는 구조가 요구되고 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로서, 그 목적은 선택되지 않은 방전셀에서 발생되는 리셋광을 차단하여 휘도 손실을 방지하면서도 콘트라스트를 개선하는 플라즈마 디스플레이 패널을 제공하는 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은,
서로 대향 배치되는 제1 기판 및 제2 기판;
상기 제2 기판에 형성되는 어드레스전극들;
상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀을 구획하는 격벽들;
상기 각 방전셀 내에 형성되는 형광체층; 및
상기 제1 기판에 형성되는 제1 전극과 제2 전극을 포함하고,
상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 돌출되어 한 쌍이 서로 마주 보도록 형성되는 투명전극으로 이루어지며,
상기 투명전극에는 리셋광을 차폐하는 광차폐(光遮蔽) 패턴이 형성된다.
상기 광차폐 패턴은 도전성을 가지는 것이 바람직하다.
상기 광차폐 패턴은 리셋광이 집중되는 부위에 형성된다. 따라서 이 광차폐 패턴은 각 방전셀 내에서 서로 마주보는 한 쌍의 투명전극의 갭(gap) 부근에 형성되는 것이 바람직하다.
상기 광차폐 패턴은 투명전극의 외주에 전 범위에 형성된다. 따라서 상기 광차폐 패턴은 투명전극의 선단 전 범위에 라인(line) 형태로 형성되는 것이 바람직하다.
상기 광차폐 패턴은 투명전극의 선단 일부에 도트(dot) 형태로 형성된다. 따라서 상기 광차폐 패턴은 투명전극의 선단에서 소정거리 후퇴한 일부에 형성되는 것이 바람직하다.
상기 광차폐 패턴은 상기 버스전극과 직접 연결된다.
상기 광차폐 패턴의 폭은 상기 버스전극의 폭과 일치되게 형성된다. 따라서 상기 버스전극과 광차폐 패턴의 폭은 40㎛인 것이 바람직하다.
상기 광차폐 패턴과 버스전극은 단선되어 있고, 광차폐 패턴의 폭은 상기 버스전극의 폭보다 작게 형성된다. 따라서 상기 버스전극의 폭이 80㎛이고, 상기 광차폐 패턴의 폭이 20 내지 40㎛의 범위에 속하는 것이 바람직하다.
또한, 상기 격벽은 하나의 화소(pixel)를 구성하는 복수의 부화소(subpixel)들이 삼각 형상을 이루며 배열되도록 방전공간을 구획한다.
상기 격벽은 상기 어드레스전극과 나란한 방향으로 인접한 부화소가 동일한 색상의 형광체층을 갖도록 방전공간을 구획한다.
상기 광차폐 패턴은 투명전극 상에 상기 버스전극과 동일 층에 형성될 수 있다. 상기 광차폐 패턴은 버스전극과 동일 재료로 형성될 수 있다. 또한 이 광차폐 패턴은 흑색 안료를 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 분해 사시도이고, 도 2는 도 1의 A-A선에 따른 플라즈마 디스플레이 패널의 결합 상태를 도시한 부분 단면도이며, 도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀의 배열을 설명하기 위해 개략적으로 도시한 평면도이다.
이 도면들을 참조하면, 본 실시예의 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 R, G, B 3개의 부화소(subpixel)들을 삼각형 패턴으로 배열하여 한 조의 화소를 구성하는 이른바 델타형 PDP로 이루어진다.
상기 구성을 구체적으로 살펴보면, PDP는 소정의 간격으로 상호 대향 배치되는 제1 기판(1)과 제2 기판(3)을 구비한다. 이 제1 기판(1)과 제2 기판(3) 사이에는 소정의 높이를 가지는 격벽(5)이 임의의 패턴으로 형성되어 각 화소(7)들을 구획하는 데, 여기서 한 조의 화소(7)는 전술한 바와 같이 삼각형으로 배열되는 3개의 부화소, 즉 방전셀(7R, 7G, 7B)들로 이루어진다.
본 실시예에서 방전셀(7R, 7G, 7B)은 각각 대략 육각형의 평면을 갖도록 이루어진다. 이로서 하나의 방전셀(7R, 7G, 7B)을 이루는 격벽(5) 또한 육각형의 평면을 갖도록 형성되며, 이에 대응하여 각 방전셀(7R, 7G, 78B)들이 형성하는 방전 공간도 전체적인 형상이 육각형의 평면을 갖도록 이루어진다.
상기 방전셀(7R, 7G, 7B)들의 내부 공간에는 PDP 작용에 필요한 방전 가스가 충전되며, R, G, B 방전셀(7R, 7G, 7B)들에는 각각의 R, G, B 형광층(9R, 9G, 9B)이 형성된다. 여기서, 형광층(9R, 9G, 9B)은 방전 공간의 바닥면과 격벽(5)의 측면 모두에 형성된다.
또한, 제2 기판(3)에는 어드레스전극(11)들이 제2 기판(3)의 일방향(도면의 y축 방향)을 따라 형성되며, 이 어드레스전극(11)들을 덮으면서 제2 기판(1)의 내면 전체에 유전층(13)이 형성된다. 이 어드레스전극(11)은 각각의 R, G, B 방전셀(7R, 7G, 7B)에 대응하여 마련되며, 서로간 임의의 간격을 두고 형성된다.
한편, 제2 기판(3)에 대향하는 제1 기판(1)의 일면에는 어드레스전극(11)과 교차하는 방향(도면의 x축 방향)을 따라 제1, 2 전극(13, 15)을 포함하는 면방전 전극들이 형성된다.
이 제1 전극(13)과 제2 전극(15)은 각 방전셀(7R, 7G, 7B)들에 한 쌍씩 대응되어 유지방전에 관여하므로 이들을 통칭하여 방전유지전극이라 하며, 어드레스전극(11)과 교차하는 방향을 따라 길게 연장된다.
이 제1 전극(13)과 제2 전극(15) 각각은 격벽(5)을 따라 형성되는 버스전극(13a, 15a)과, 이 버스전극(13a, 15a)으로부터 각 방전셀(7R, 7G, 7B)의 중심부를 향해 돌출되어 각 단위 화소(7R, 7G, 7B) 내부에서 한 쌍이 마주하는 투명전극(13b, 15b)으로 이루어진다.
상기 버스전극(13a, 15a)은 금속과 같은 불투명한 재질로 이루어지며, 격벽(5)의 형상을 따라 배치되므로 제1 기판(1)의 일 방향을 따라 지그재그 패턴으로 형성된다. 이러한 버스전극(13a, 15a)은 PDP 구동시 방전셀(7R, 7G, 7B)에서 방출되는 가시광을 차폐시키지 않기 위하여, 가능한 그 폭을 최소화하면서 격벽(6)의 상단에 대응하여 배치된다.
또한, 제1 기판(1) 상에는 제1, 제2 전극(13, 15)들을 덮으면서 제1 기판(1)의 전면에 도포되어 투명한 유전층(17)과 MgO 보호막(19)이 위치한다.
여기서 본 실시예에 의한 PDP는 투명전극(13b, 15b)을 개선하여 어드레스 방전구간을 거치면서 선택되지 않은 방전셀(7)에서 발생되는 원하지 않는 가시광을 차단하여, 휘도를 유지하면서 콘트라스트를 개선할 수 있도록 구성된다.
도 4 내지 도 7은 본 발명에 따른 투명전극에 광차폐(光遮蔽) 패턴이 형성된 서로 다른 실시예를 설명하기 위해 도시한 제1 기판의 부분 평면도이다.
이 도면들을 참고하면, 투명전극(13b, 15b)에는 선택되지 않은 방전셀에서 발생되는 리셋광을 차단하도록 광차폐 패턴(21)이 구비되는 바, 이러한 광차폐 패턴(21)은 리셋광이 집중되는 부위에 대응하는 투명전극(13b, 15b) 상에 형성되는 것이 바람직하다.
도 8 및 도 9는 각각 스트라이프형 패턴과 델타형 패턴의 배열을 갖는 방전셀의 리셋 발광 휘도 프로파일 도면이다.
이 도면을 참고하면, 부화소의 배열 패턴이 스트라이프형이든 델타형이든 관계없이 제1 전극(13) 및 제2 전극(15) 사이의 갭(gap)을 따라 리셋광이 집중(진한 적색으로 도시되어 있다)되는 것을 알 수 있다.
따라서, 상기 광차폐 패턴(21)은 리셋광이 집중되는 투명전극(13b, 15b)의 갭 부근에 형성되는 것이 바람직하다. 도 4는 광차폐 패턴(21)이 투명전극(13b, 15b)의 외주에 전 범위에 형성되고, 도 5는 광차폐 패턴(21)은 투명전극(13b, 15b)의 선단 전 범위에 형성되며, 도 6은 광차폐 패턴(21)은 투명전극(13b, 15b)의 선단 일부에 형성되고, 도 7은 광차폐 패턴(21)이 투명전극(13b, 15b)의 선단에서 소정거리 후퇴한 일부에 형성되는 것을 예시하고 있다. 이와 같이 투명전극(13b, 15b)에 형성된 광차폐 패턴(21)은 선택되지 않은 방전셀에서 발생되는 리셋광을 차단하여 비발광 화소를 어둡게 하고 발광 화소를 더욱 밝게 하여 명암비를 향상시킨다.
또한, 상기 광차폐 패턴(21)은 선택되지 않은 방전셀(7)에서 발광되는 리셋광을 차폐할 수 있도록 불투명재로 형성되며, 버스전극(13b, 15b)에 연결되므로 도전성을 가지는 것이 바람직하고, 또한 버스전극(13b, 15b)과 동일 재료로 형성되는 것이 더 좋다. 도 10 내지 도 12는 상기 도 5 내지 도 7에 대응되는 실시예로서, 쇼트 바(23)에 의하여 광차폐 패턴(21)과 버스전극(13b, 115b)이 연결된 것을 도시하고 있다.
또한, 이 광차폐 패턴(21)은 흑색 안료를 투명전극(13a, 15a)에 도포하여 형성되는 것이 바람직하다. 이 광차폐 패턴(21)을 형성하는 흑색 안료는 PDP가 외광에 의하여 큰 영향을 받지 않게 하여 명실 콘트라스트를 개선할 수도 있다.
한편, 고정세(高精細)의 PDP에서는 차폐 패턴(21)의 수치를 한정할 수 있다.
먼저, 광차폐 패턴(21)과 버스전극(13b, 15b)이 연결되는 경우, 즉 도 4, 광차폐 패턴(21)과 버스전극(13b, 15b)이 쇼트 바(23)에 의하여 연결되는 경우, 즉 도 10 내지 도 12에 도시된 바와 같이, 이 광차폐 패턴(21)과 버스전극(13b, 15b)은 버스전극(13b, 15b)의 기능을 수행하기 때문에 버스전극(13b, 15b)의 폭을 저감시킬 수 있다. 이때 상기 광차폐 패턴(21)의 폭은 저감된 버스전극(13b, 15b)의 폭과 동일하게 형성되는 것이 바람직하다.
예를 들어, 광차폐 패턴(21)의 폭이 40㎛일 때 버스전극(13b, 15b)을 40㎛로 형성하면, 이 광차폐 패턴(21)을 구비한 40㎛ 폭의 버스전극(13b, 15b)은 기존의 폭이 80㎛인 버스전극(13b, 15b)의 도전성을 유지할 수 있다. 또한 차폐 패턴(21)과 버스전극(13b, 15b)의 폭을 일치시키면 열응력 균형(thermal stress balance)을 통해 전극 패턴 단선 등과 같은 불량을 방지할 수 있다.
또한, 광차폐 패턴(21)과 버스전극(13b, 15b)이 단선되는 경우(투명전극으로 연결된다), 즉, 도 5 내지 도 7에 도시된 바와 같은 경우, 버스전극(13b, 15b)만이 기존의 버스전극(13b, 15b)의 기능을 수행하기 때문에 버스전극(13b, 15b)의 폭은 단독으로 적용되는 버스전극(13b, 15b)의 폭에 상응하게 형성되는 것이 바람직하다. 이때 광차폐 패턴(21)의 폭은 단독으로 적용되는 버스전극(13b, 15b)의 폭보다 작게 형성되는 것이 바람직하다.
예를 들어, 버스전극(13b, 15b)의 폭을 80㎛로 하면, 광차폐 패턴(21)의 폭을 20㎛로 형성할 수 있으며, 40㎛가 바람직하다.
본 실시예에서는 하나의 화소(pixel)를 구성하는 복수의 부화소(subpixel)들이 삼각 형상을 이루며 배열되도록 격벽(5)이 방전공간을 구획하는 델타형 PDP를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기 어드레스전극(11)과 나란한 방향으로 인접한 부화소가 동일한 색상의 형광체층을 갖도록 격벽이 방전공간을 구획하는 스트라이프형 PDP에도 적용될 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 투명전극에 광차폐 패턴을 구비하여 선택되지 않은 방전셀에서 발광되는 리셋광을 차폐함으로서 휘도 저하를 방지하면서 콘트라스트를 향상시키는 효과가 있다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 분해 사시도이다.
도 2는 도 1의 A-A선에 따른 플라즈마 디스플레이 패널의 결합 상태를 도시한 부분 단면도이다.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀의 배열을 설명하기 위해 개략적으로 도시한 평면도이다.
도 4 내지 도 7은 본 발명에 따른 투명전극에 광차폐(光遮蔽) 패턴이 형성된 서로 다른 실시예를 설명하기 위해 도시한 제1 기판의 부분 평면도이다.
도 8 및 도 9는 각각 스트라이프형 패턴과 델타형 패턴의 배열을 갖는 방전셀의 리셋 발광 휘도 프로파일 도면이다.
도 10 내지 도 12은 본 발명에 따른 투명전극에 광차폐(光遮蔽) 패턴이 형성된 또 다른 실시예를 설명하기 위해 도시한 제1 기판의 부분 평면도이다.

Claims (18)

  1. 서로 대향 배치되는 제1 기판 및 제2 기판;
    상기 제2 기판에 형성되는 어드레스전극들;
    상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀을 구획하는 격벽들;
    상기 각 방전셀 내에 형성되는 형광체층; 및
    상기 제1 기판에 형성되는 제1 전극과 제2 전극을 포함하고,
    상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 돌출되어 한 쌍이 서로 마주 보도록 형성되는 투명전극으로 이루어지며,
    상기 투명전극에는 리셋광을 차폐하는 광차폐(光遮蔽) 패턴이 형성되는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 광차폐 패턴은 도전성을 가지는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 광차폐 패턴은 리셋광이 집중되는 부위에 형성되는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 광차폐 패턴은 각 방전셀 내에서 서로 마주보는 한 쌍의 투명전극의 갭(gap) 부근에 형성되는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 광차폐 패턴은 투명전극의 외주에 전 범위에 형성되는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 광차폐 패턴은 투명전극의 선단 전 범위에 라인(line) 형태로 형성되는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 광차폐 패턴은 투명전극의 선단 일부에 도트(dot) 형태로 형성되는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 광차폐 패턴은 투명전극의 선단에서 소정거리 후퇴한 일부에 형성되는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 광차폐 패턴은 상기 버스전극과 직접 연결되는 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 광차폐 패턴의 폭은 상기 버스전극의 폭과 일치되게 형성되는 플라즈마 디스플레 패널.
  11. 제 10 항에 있어서,
    상기 버스전극과 광차폐 패턴의 폭은 40㎛인 플라즈마 디스플레이 패널.
  12. 제 1 항에 있어서,
    상기 광차폐 패턴과 버스전극은 단선되어 있고, 광차폐 패턴의 폭은 상기 버스전극의 폭보다 작게 형성되는 플라즈마 디스플레이 패널.
  13. 제 12 항에 있어서,
    상기 버스전극의 폭이 80㎛이고, 상기 광차폐 패턴의 폭이 20 내지 40㎛의 범위에 속하는 플라즈마 디스플레이 패널.
  14. 제 1 항에 있어서,
    상기 격벽은 하나의 화소(pixel)를 구성하는 복수의 부화소(subpixel)들이 삼각 형상을 이루며 배열되도록 방전공간을 구획하는 플라즈마 디스플레이 패널.
  15. 제 1 항에 있어서,
    상기 격벽은 상기 어드레스전극과 나란한 방향으로 인접한 부화소가 동일한 색상의 형광체층을 갖도록 방전공간을 구획하는 플라즈마 디스플레이 패널.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 광차폐 패턴은 투명전극 상에 상기 버스전극과 동일 층에 형성되는 플라즈마 디스플레이 패널.
  17. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 광차폐 패턴은 버스전극과 동일 재료로 형성되는 플라즈마 디스플레이 패널.
  18. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 광차폐 패턴은 흑색 안료를 포함하는 플라즈마 디스플레이 패널.
KR1020040024062A 2004-04-08 2004-04-08 플라즈마 디스플레이 패널 KR100658711B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040024062A KR100658711B1 (ko) 2004-04-08 2004-04-08 플라즈마 디스플레이 패널
US11/099,478 US20050225243A1 (en) 2004-04-08 2005-04-06 Plasma display panel
JP2005111430A JP2005302723A (ja) 2004-04-08 2005-04-07 プラズマディスプレイパネル
CNB200510071685XA CN100418178C (zh) 2004-04-08 2005-04-08 等离子体显示板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024062A KR100658711B1 (ko) 2004-04-08 2004-04-08 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050098624A true KR20050098624A (ko) 2005-10-12
KR100658711B1 KR100658711B1 (ko) 2006-12-15

Family

ID=35059919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024062A KR100658711B1 (ko) 2004-04-08 2004-04-08 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US20050225243A1 (ko)
JP (1) JP2005302723A (ko)
KR (1) KR100658711B1 (ko)
CN (1) CN100418178C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578924B1 (ko) * 2004-05-28 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100658753B1 (ko) 2004-11-23 2006-12-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100635765B1 (ko) * 2005-09-06 2006-10-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
WO2007132517A1 (ja) * 2006-05-15 2007-11-22 Hitachi Plasma Display Limited プラズマディスプレイパネル
JPWO2008001428A1 (ja) * 2006-06-27 2009-11-19 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163563B2 (ja) * 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
JPH09283028A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp Ａｃ型プラズマディスプレイパネル
JP3470629B2 (ja) * 1999-02-24 2003-11-25 富士通株式会社 面放電型プラズマディスプレイパネル
JP3865029B2 (ja) * 1999-05-11 2007-01-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル
CN1118081C (zh) * 1999-08-12 2003-08-13 友达光电股份有限公司 等离子体显示面板的前板的制造方法
KR100408213B1 (ko) * 2000-06-26 2003-12-01 황기웅 폐쇄형 화소로 된 델타 칼라 화소들을 가지는 교류형플라즈마 방전표시기
JP4527862B2 (ja) * 2000-09-04 2010-08-18 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル
JP2002110049A (ja) * 2000-10-03 2002-04-12 Sony Corp プラズマ表示装置
JP2002298742A (ja) * 2001-04-03 2002-10-11 Nec Corp プラズマディスプレイパネル、その製造方法及びプラズマ表示装置
JP2003068195A (ja) * 2001-06-15 2003-03-07 Sony Corp プラズマ表示装置用パネルの製造方法およびプラズマ表示装置の製造方法
KR100447125B1 (ko) * 2002-03-08 2004-09-04 엘지전자 주식회사 플라즈마 디스플레이 패널
US6791265B2 (en) * 2002-07-09 2004-09-14 Chunghwa Picture Tubes, Ltd. Driving electrode structure of plasma display panel
US7135819B2 (en) * 2003-03-25 2006-11-14 Lg Electronics Inc. Plasma display panel

Also Published As

Publication number Publication date
CN1681068A (zh) 2005-10-12
JP2005302723A (ja) 2005-10-27
US20050225243A1 (en) 2005-10-13
KR100658711B1 (ko) 2006-12-15
CN100418178C (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
US6157128A (en) Plasma display panel having comb shaped electrode with teeth of specific pitch
US7012370B2 (en) Plasma display device with shielding parts on transparent electrodes
KR20030060764A (ko) 플라즈마 디스플레이 패널
KR100578972B1 (ko) 플라즈마 디스플레이 패널
JP2005302723A (ja) プラズマディスプレイパネル
KR20070097701A (ko) 플라즈마 디스플레이 패널
KR100852112B1 (ko) 플라즈마 디스플레이 패널
US20080238312A1 (en) Plasma display panel
US20050253514A1 (en) Plasma display panel
KR100581922B1 (ko) 투과형 플라즈마 디스플레이 패널
KR20070090561A (ko) 플라즈마 디스플레이 패널
KR100502921B1 (ko) 플라즈마 디스플레이 패널
KR200358148Y1 (ko) 플라즈마표시소자
KR100581963B1 (ko) 플라즈마 디스플레이 패널
KR100578980B1 (ko) 플라즈마 디스플레이 패널
KR100739628B1 (ko) 플라즈마 디스플레이 패널
KR100669399B1 (ko) 플라즈마 디스플레이 패널
KR100590031B1 (ko) 플라즈마 디스플레이 패널
KR100730203B1 (ko) 플라즈마 디스플레이 패널
KR100649231B1 (ko) 플라즈마 디스플레이 패널
KR100615178B1 (ko) 플라즈마 디스플레이 패널
US7719190B2 (en) Plasma display panel
KR20060130367A (ko) 플라즈마 디스플레이 패널
KR20050040076A (ko) 플라즈마 디스플레이 패널
US20060273735A1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee