KR20050091869A - A alignment mark of a semiconductor device and a method for forming the same - Google Patents
A alignment mark of a semiconductor device and a method for forming the same Download PDFInfo
- Publication number
- KR20050091869A KR20050091869A KR1020040016536A KR20040016536A KR20050091869A KR 20050091869 A KR20050091869 A KR 20050091869A KR 1020040016536 A KR1020040016536 A KR 1020040016536A KR 20040016536 A KR20040016536 A KR 20040016536A KR 20050091869 A KR20050091869 A KR 20050091869A
- Authority
- KR
- South Korea
- Prior art keywords
- alignment mark
- forming
- axis
- axis direction
- box
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Abstract
본 발명은 반도체소자의 정렬마크 및 그 형성방법에 관한 것으로, 반도체기판 상에 형성된 정렬마크가 후속 풀 딥-아웃 ( full dip-out ) 공정시 손상되는 현상을 방지하기 위하여, 상기 정렬마크와 동일레벨의 물질층이 연결된 형태로 정렬마크를 형성함으로써 후속 공정에서 정렬마크의 위치가 이동되거나 리프팅 ( lifting ) 되는 현상을 방지할 수 있어 상기 정렬마크를 이용한 후속 공정을 용이하게 실시할 수 있도록 하여 반도체소자의 특성, 생산성, 신뢰성 및 수율을 향상시킬 수 있도록 하는 기술이다. The present invention relates to an alignment mark of a semiconductor device and a method of forming the same, in order to prevent the alignment mark formed on the semiconductor substrate from being damaged during a subsequent full dip-out process, the same as the alignment mark. By forming the alignment mark in a form in which the material layers of the level are connected, the position of the alignment mark can be prevented from being moved or lifted in a subsequent process so that the subsequent process using the alignment mark can be easily performed. It is a technology to improve the characteristics, productivity, reliability and yield of the device.
Description
본 발명은 반도체소자의 정렬마크 및 그 형성방법에 관한 것으로, 특히 소자의 제조 공정을 진행하기 위한 정렬 ( alignment )을 용이하게 실시할 수 있도록 정렬도 측정에 필요한 정렬마크를 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment mark of a semiconductor device and a method of forming the same, and more particularly, to a technique for forming an alignment mark for measuring alignment, so that alignment can be easily performed to advance a device manufacturing process. .
일반적으로, 정렬마크 ( alignment mark ) 는 반도체소자의 셀부와 같은 형태로 여유면적이 있는 스크라이브 라인 ( scribe line ) 과 주변회로부에 형성하되, 셀부와 같은 공정으로 형성한다.In general, an alignment mark is formed on a scribe line and a peripheral circuit part having a marginal area in the same shape as a cell part of a semiconductor device, and is formed by the same process as the cell part.
도 1 및 도 2 는 종래기술에 따라 스크라이브 라인에 형성된 정렬마크를 도시한 것이다. 1 and 2 illustrate alignment marks formed on scribe lines according to the prior art.
상기 도 1 은 스크라이브 라인의 일부분에 형성된 하나의 정렬마크만을 도시한 평면도로서, 상기 정렬마크를 박스인박스 ( box in box ) 형태로 도시한 것이다. FIG. 1 is a plan view showing only one alignment mark formed on a portion of a scribe line, and shows the alignment mark in the form of a box in a box.
상기 도 2 는 상기 도 1 의 ⓐ-ⓐ 절단면을 따라 도시한 단면도이다. FIG. 2 is a cross-sectional view taken along the line ⓐ-ⓐ of FIG. 1.
도 1 및 도 2 를 참조하면, 하부구조물이 형성된 반도체기판(21) 상에 산화막(23)을 형성한다. 1 and 2, an oxide film 23 is formed on a semiconductor substrate 21 on which a lower structure is formed.
상기 산화막(23) 상부에 질화막(25)을 소정두께 형성하고 정렬마크 마스크(도시안됨)를 이용한 사진식각공정으로 상기 질화막(25)을 식각하여 상기 스크라이브 라인(11) 상의 정렬마크(13)를 형성한다. The nitride film 25 is formed on the oxide film 23 by a predetermined thickness, and the nitride film 25 is etched by a photolithography process using an alignment mark mask (not shown) to align the alignment mark 13 on the scribe line 11. Form.
이때, 상기 정렬마크(13)는 박스인박스 형태의 안박스 또는 바깥박스를 도시한 것이다. At this time, the alignment mark 13 shows an inner box or an outer box of a box-in-box type.
후속 공정으로, 화학용액을 이용한 풀 딥 아웃 ( full dip-out ) 공정을 실시하는 경우 상기 질화막(25) 하부의 산화막(23)이 습식식각되어 상기 정렬마크(13)를 형성하는 질화막(25)이 손상될 수 있다. Subsequently, in the case of performing a full dip-out process using a chemical solution, the oxide film 23 under the nitride film 25 is wet etched to form the alignment mark 13. This can be damaged.
이때, 상기 습식식각공정은 상기 정렬마크(13)의 하측으로 등방성식각되어 언더컷 ( under cut ) 이 형성되기 때문에 상기 정렬마크(13)가 일측으로 기울어지게 되고 심할 경우 리프팅 ( lifting ) 현상이 유발될 수 있다. At this time, the wet etching process isotropically etched to the lower side of the alignment mark 13 to form an undercut, so that the alignment mark 13 is inclined to one side and a lifting phenomenon may be caused when severe. Can be.
상기한 바와 같이 종래기술에 따라 형성된 반도체소자의 정렬마크가 후속 풀 딥 아웃 공정시 하부절연층인 산화막이 언더컷 현상으로 인한 상기 정렬마크의 기울어짐이나 리프팅이 유발되어 상기 정렬마크를 이용한 후속 공정을 어렵게 하는 문제점이 있다. As described above, when the alignment mark of the semiconductor device formed according to the prior art is followed by the pull-out process, the oxide film, which is a lower insulating layer, is inclined or lifted due to the undercut phenomenon, thereby causing a subsequent process using the alignment mark. There is a problem that makes it difficult.
본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 박스인박스의 모서리 부분에 사각형 연결패드를 형성하여 후속 공정인 풀 딥 아웃 ( full dip-out) 공정시 정렬마크의 유동 및 리프팅을 방지할 수 있도록 하는 반도체소자의 정렬마크 및 그 형성방법을 제공하는데 그 목적이 있다. In order to solve the problems of the prior art of the present invention, by forming a rectangular connection pad on the corner of the box in the box to prevent the flow and lifting of the alignment mark during the full dip-out process that is a subsequent process An object of the present invention is to provide an alignment mark and a method of forming the semiconductor device.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬마크는, In order to achieve the above object, the alignment mark of the semiconductor device according to the present invention,
박스인박스 정렬마크와 인접된 부분의 정렬마크 레벨 물질층을 연결하는 연결패드가 상기 정렬마크의 모서리 부분에 구비되는 것과, A connection pad connecting the box-in-box alignment mark and the alignment mark level material layer of the adjacent portion is provided at an edge of the alignment mark;
상기 정렬마크는 바아타입, 원형 또는 사각형 구조로 형성된 것을 제1특징으로 한다. The alignment mark may be formed in a bar type, circular or rectangular structure as a first feature.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬마크는, In addition, the alignment mark of the semiconductor device according to the present invention to achieve the above object,
박스인박스 타입의 정렬마크 하나를 두 개의 정렬마크로 형성하되, X 축 중첩도 측정용 제1정렬마크와 Y 축 중첩도 측정용 제2정렬마크로 구비되는 것과,One alignment mark of the box-in-box type is formed by two alignment marks, the first alignment mark for measuring the X-axis overlapping degree and the second alignment mark for measuring the Y-axis overlapping degree,
상기 제1정렬마크는 X 축 방향 중첩도 측정용 Y 축 방향 스페이스 패턴이 구비되는 것과,The first alignment mark is provided with a Y-axis direction space pattern for measuring the X-axis overlapping degree,
상기 제1정렬마크는 Y 축 방향 중첩도 측정용 X 축 방향 스페이스 패턴 사이에 X 축 방향 중첩도 측정용 바아패턴이 상기 X 축 방향 스페이스 패턴과 일정거리 이격되어 수직하게 구비되는 것과,The first alignment mark is a bar pattern for measuring the X-axis overlapping degree between the X-axis direction space pattern for measuring the Y-axis overlapping degree is provided vertically spaced apart from the X-axis direction space pattern a certain distance,
상기 제2정렬마크는 Y 축 방향 중첩도 측정용 X 축 방향 스페이스 패턴이 구비되는 것과,Wherein the second alignment mark is provided with an X-axis direction space pattern for measuring the Y-axis overlapping degree,
상기 제2정렬마크는 X 축 방향 중첩도 측정용 Y 축 방향 스페이스 패턴 사이에 Y 축 방향 중첩도 측정용 바아패턴이 상기 Y 축 방향 스페이스 패턴과 일정거리 이격되어 수직하게 구비되는 것을 제2특징으로 한다. The second alignment mark is a second feature that the bar pattern for measuring the Y-direction overlapping degree is vertically spaced apart from the Y-axis direction space pattern between the Y-axis space pattern for measuring the X-axis overlap. do.
한편, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬마크 형성방법은, On the other hand, the alignment mark forming method of a semiconductor device according to the present invention in order to achieve the above object,
하부구조물이 구비되는 반도체기판 상에 하부절연층을 형성하는 공정과,Forming a lower insulating layer on a semiconductor substrate having a lower structure;
상기 하부절연층 상에 제1질화막을 형성하는 공정과,Forming a first nitride film on the lower insulating layer;
정렬마크 마스크를 이용한 사진식각공정으로 상기 제1질화막을 식각하여 박스인박스 형태의 정렬마크를 형성하는 공정과,Forming a box-in-box alignment mark by etching the first nitride layer by a photolithography process using an alignment mark mask;
전체표면상부에 감광막을 도포하고 이를 평탄화식각하여 상기 제1질화막을 노출시키는 공정과,Applying a photoresist film over the entire surface and flattening the etch to expose the first nitride film;
상기 전체표면상부에 제2질화막을 도포하고 상기 정렬마크의 모서리 부분에 상기 정렬마크와 제1질화막을 연결시키는 연결패드를 형성하는 공정을 포함하는 것과,Coating a second nitride film on the entire surface and forming a connection pad connecting the alignment mark and the first nitride film to an edge portion of the alignment mark;
상기 하부절연층은 산화막으로 형성하는 것과,The lower insulating layer is formed of an oxide film,
상기 연결패드 형성 공정 후 상기 감광막을 제거하는 공정을 더 포함하는 것을 제1특징으로 한다. According to a first aspect, the method may further include removing the photosensitive film after the connection pad forming process.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬마크는, In addition, the alignment mark of the semiconductor device according to the present invention to achieve the above object,
하부구조물이 형성된 반도체기판 상에 하부절연층을 형성하는 공정과,Forming a lower insulating layer on the semiconductor substrate on which the lower structure is formed;
상기 하부절연층 상부에 질화막을 형성하는 공정과,Forming a nitride film on the lower insulating layer;
정렬마크 마스크를 이용한 사진식각공정으로 상기 질화막을 식각하여 정렬마크를 형성하되, X 축 중첩도 측정용의 제1정렬마크와 Y 축 중첩도 측정용의 제2정렬마크를 서로 인접시켜 형성하는 공정을 포함하는 것과,Forming an alignment mark by etching the nitride film by a photolithography process using an alignment mark mask, and forming a first alignment mark for measuring the X-axis overlap and a second alignment mark for measuring the Y-axis overlap. To include,
상기 X 축 중첩도 측정용의 제1정렬마크는 박스인박스 정렬마크 영역의 Y 축 방향 스페이스 패턴만을 형성하고 X 축 방향은 인접된 동일 레벨 물질층과 연결시켜 형성하는 것과,The first alignment mark for measuring the X-axis overlapping degree is formed by forming only the Y-axis direction space pattern of the box-in-box alignment mark region and the X-axis direction is connected to the adjacent same level material layer,
상기 Y 축 중첩도 측정용의 제2정렬마크는 박스인박스 정렬마크 영역의 X 축 방향 스페이스 패턴만을 형성하고 Y 축 방향은 인접된 동일 레벨 물질층과 연결시켜 형성하는 것과,The second alignment mark for measuring the degree of Y-axis overlap is formed by forming only the X-axis direction space pattern of the box-in-box alignment mark region and the Y-axis direction is connected to the adjacent same level material layer,
상기 제1정렬마크 및 제2정렬마크의 형성 공정 후 상기 제1정렬마크와 제2정렬마크 상에 형성된 각각의 스페이스 패턴 사이에 상기 스페이스 패턴과 수직한 바아패턴을 형성하는 공정을 더 포함하는 것을 제2특징으로 한다. And forming a bar pattern perpendicular to the space pattern between each space pattern formed on the first alignment mark and the second alignment mark after forming the first alignment mark and the second alignment mark. It is set as a 2nd characteristic.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3 및 도 4 는 본 발명의 제1실시예에 따라 형성된 정렬마크용 마스크를 도시한 것이다. 3 and 4 illustrate a mask for alignment marks formed according to the first embodiment of the present invention.
상기 도 3 은 스크라이브 라인 일측에 형성된 정렬마크를 도시한 평면도이고, 상기 도 4 는 상기 도 3 의 ⓑ-ⓑ 절단면을 따라 도시한 단면도이다. 3 is a plan view illustrating an alignment mark formed on one side of a scribe line, and FIG. 4 is a cross-sectional view taken along the line ⓑ-ⓑ of FIG.
도 3 및 도 4를 참조하면, 하부구조물이 형성된 반도체기판(31) 상부에 하부절연층인 산화막(33)을 형성하고 그 상부에 제1질화막(35)을 형성한다. 3 and 4, an oxide layer 33, which is a lower insulating layer, is formed on the semiconductor substrate 31 on which the lower structure is formed, and the first nitride layer 35 is formed on the oxide substrate 33.
그 다음, 정렬마크 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제1질화막(35)을 식각하여 상기 스크라이브 라인(31) 상의 정렬마크(37)를 형성한다.Next, the first nitride film 35 is etched by a photolithography process using an alignment mark mask (not shown) to form an alignment mark 37 on the scribe line 31.
이때, 상기 정렬마크(13)는 박스인박스 형태의 안박스 또는 바깥박스를 형성한 것이다. 후속 공정으로 바깥박스 또는 안박스를 형성할 수 있다. At this time, the alignment mark 13 is to form an inner box or an outer box of the box-in-box type. Subsequent processes can form the outer or inner box.
그 다음, 상기 제1질화막(35)의 식각부분을 매립하는 감광막(38)을 형성한다. 이때, 상기 감광막(38)은 전체표면상부에 감광막(38)을 도포하고 이를 에치백 ( etch back ) 하거나 화학기계연마 ( CMP ) 하여 형성한 것이다. Next, a photosensitive film 38 filling the etching portion of the first nitride film 35 is formed. At this time, the photosensitive film 38 is formed by applying the photosensitive film 38 on the entire surface and etched it back or chemical mechanical polishing (CMP).
전체표면상부에 제2질화막(39)을 전체표면상부에 형성한다. A second nitride film 39 is formed on the entire surface above the entire surface.
그 다음, 정렬마크 영역의 모서리 부분에 연결패드를 형성할 수 있는 노광마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2질화막(39)을 식각하여 연결패드(39)를 형성한다. Next, the second nitride layer 39 is etched to form a connection pad 39 by a photolithography process using an exposure mask (not shown) for forming a connection pad at an edge portion of the alignment mark region.
이때, 상기 연결패드(39)는 상기 정렬마크(37)의 모서리 부분에서 최초 증착된 질화막(35)과 패터닝된 정렬마크(37)에 연결되어 형성된 것이다. In this case, the connection pad 39 is connected to the nitride film 35 first deposited at the corner of the alignment mark 37 and the alignment mark 37 patterned.
상기 연결패드(39)는 바아타입, 사각형 또는 원형으로 형성할 수 있다. The connection pad 39 may be formed in a bar type, a square, or a circle.
도 5 은 본 발명의 제2실시예에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도로서, 종래의 박스인박스 형태 정렬마크 대신에 X 축 중첩도 측정용 제1정렬마크(43)와 Y 축 중첩도 측정용 제2정렬마크(49)를 스크라이브 라인에 형성한 것이다.5 is a cross-sectional view illustrating a method of forming an alignment mark of a semiconductor device according to a second exemplary embodiment of the present invention. Instead of a box-type alignment mark, which is a conventional box, a first alignment mark 43 and Y for measuring X-axis overlapping degree are shown. The second alignment mark 49 for measuring the degree of axial overlap is formed on the scribe line.
도 5를 참조하면, 상기 X 축 중첩도 측정용 제1정렬마크(43) 및 Y 축 중첩도 측정용 제2정렬마크(49)는 다음과 같은 공정으로 형성한 것으로, 상기 제1정렬마크(43)와 제2정렬마크(49)는 동일한 공정으로 형성한 것이다. Referring to FIG. 5, the first alignment mark 43 for measuring the X-axis overlapping degree and the second alignment mark 49 for measuring the Y-axis overlapping degree are formed by the following process, and the first alignment mark ( 43 and the second alignment mark 49 are formed by the same process.
먼저, 하부구조물이 형성된 반도체기판(미도시) 상에 하부절연층인 산화막(미도시)을 형성하고 그 상부에 질화막(41)을 증착한다. First, an oxide film (not shown), which is a lower insulating layer, is formed on a semiconductor substrate (not shown) on which a lower structure is formed, and a nitride film 41 is deposited thereon.
그 다음, 사각구조인 정렬마크 영역의 Y 축 방향 질화막(41)을 식각하여 Y 축 방향 스페이스 패턴(45)을 형성하고 이를 이용하여 X 축 방향 중첩도를 측정할 수 있도록 형성함으로써 X 축 중첩도 측정용 제1정렬마크(43)를 형성한다. Next, the Y-axis nitride film 41 of the alignment mark region having a rectangular structure is etched to form the Y-axis space pattern 45 and formed to measure the X-axis overlapping degree by using the same. The first alignment mark 43 for measurement is formed.
동시에, 상기 제1정렬마크(43)와 이웃한 부분에 제2정렬마크(49)를 형성하되, 사각구조인 정렬마크 영역의 X 축 방향 질화막(41)을 식각하여 X 축 방향 스페이스 패턴(47)을 형성하고 이를 이용하여 Y 축 방향 중첩도를 측정할 수 있도록 형성함으로써 Y 축 중첩도 측정용 제2정렬마크(49)를 형성한다. At the same time, a second alignment mark 49 is formed on a portion adjacent to the first alignment mark 43, and the X-axis direction nitride film 41 of the alignment mark region having a rectangular structure is etched to form an X-axis space pattern 47. ) And forming the second alignment mark 49 for measuring the Y-axis overlap by measuring the overlap of the Y-axis direction using the same.
도 6 은 본 발명의 제3실시예에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도이다. 6 is a cross-sectional view illustrating a method of forming an alignment mark of a semiconductor device in accordance with a third embodiment of the present invention.
상기 도 6 은 상기 도 5 의 X 축 중첩도 측정용 제1정렬마크(43)를 구성하는 스페이스 패턴(45) 사이의 제1정렬마크 상에 상기 스페이스 패턴(45)과 수직한 Y 축 중첩도 측정용 바아패턴(51)을 서로 마주보는 형태로 형성한 것이다. FIG. 6 is a Y-axis overlapping view perpendicular to the space pattern 45 on the first alignment mark between the space patterns 45 constituting the first alignment mark 43 for measuring the X-axis overlapping degree of FIG. 5. The measurement bar pattern 51 is formed to face each other.
동시에, 상기 제2정렬마크(49) 상에도 같은 원리를 이용하여, Y 축 중첩도 측정용 제2정렬마크(49)를 구성하는 스페이스 패턴(47) 사이의 제2정렬마크 상에 상기 스페이스 패턴(47)과 수직한 X 축 중첩도 측정용 바아패턴(53)을 서로 마주보는 형태로 형성한 것이다. At the same time, using the same principle on the second alignment mark 49, the space pattern on the second alignment mark between the space pattern 47 constituting the second alignment mark 49 for measuring the Y-axis overlapping degree. A bar pattern 53 for measuring the X-axis superimposition degree perpendicular to 47 is formed to face each other.
여기서, 상기 바아패턴(51,53)은 상기 질화막(도 5 의 '41')으로 형성된 제1,2정렬마크(43,49) 상에 형성된 것이다. In this case, the bar patterns 51 and 53 are formed on the first and second alignment marks 43 and 49 formed of the nitride film (41 in FIG. 5).
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 정렬마크 형성방법은, 정렬마크의 하부층 식각에 의한 정렬마크의 위치 변화 및 리프팅을 방지할 수 있도록 하여 후속 공정을 용이하게 할 수 있도록 하고 반도체소자의 특성, 신뢰성, 생산성 및 수율을 향상시킬 수 있는 효과를 제공한다. As described above, the method of forming an alignment mark of a semiconductor device according to the present invention can prevent the change and the position of the alignment mark due to the etching of the lower layer of the alignment mark, thereby facilitating subsequent processes, and Provides the effect of improving the properties, reliability, productivity and yield.
도 1 은 종래기술에 따라 스크라이브 라인에 형성된 정렬마크를 도시한 평면도.1 is a plan view showing an alignment mark formed in the scribe line according to the prior art.
도 2 는 상기 도 1 의 ⓐ-ⓐ 절단면을 따라 도시한 단면도.FIG. 2 is a cross-sectional view taken along the line ⓐ-ⓐ of FIG. 1.
도 3 은 본 발명의 제1실시예에 따라 스크라이브 라인에 형성된 정렬마크를 도시한 평면도.Figure 3 is a plan view showing an alignment mark formed on the scribe line according to the first embodiment of the present invention.
도 4 는 상기 도 3 의 ⓑ-ⓑ 절단면을 따라 도시한 단면도.4 is a cross-sectional view taken along the line ⓑ-ⓑ of FIG. 3;
도 5 는 본 발명의 제2실시예에 따라 스크라이브 라인에 형성된 정렬마크를 도시한 평면도.5 is a plan view showing an alignment mark formed on the scribe line according to the second embodiment of the present invention.
도 6 은 본 발명의 제3실시예에 따라 스크라이브 라인에 형성된 정렬마크를 도시한 평면도.Figure 6 is a plan view showing an alignment mark formed on the scribe line in accordance with a third embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
11 : 스크라이브 라인 13,37 : 정렬마크11: scribe line 13,37: alignment mark
21,31,41 : 반도체기판 23,33 : 산화막, 하부절연층21,31,41: semiconductor substrate 23,33: oxide film, lower insulating layer
25 : 질화막 35 : 제1질화막25 nitride film 35 first nitride film
38 : 감광막 39 : 연결패드 38: photosensitive film 39: connection pad
43 : 제1정렬마크 45 : Y 축 방향 스페이스 패턴43: first alignment mark 45: Y-axis space pattern
47 : X 축 방향 스페이스 패턴 49 : 제2정렬마크47: X-axis space pattern 49: Second alignment mark
51 : X 축 방향 바아패턴 53 : Y 축 방향 바아패턴51: Y-axis bar pattern 53: Y-axis bar pattern
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016536A KR20050091869A (en) | 2004-03-11 | 2004-03-11 | A alignment mark of a semiconductor device and a method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016536A KR20050091869A (en) | 2004-03-11 | 2004-03-11 | A alignment mark of a semiconductor device and a method for forming the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050091869A true KR20050091869A (en) | 2005-09-15 |
Family
ID=37273405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040016536A KR20050091869A (en) | 2004-03-11 | 2004-03-11 | A alignment mark of a semiconductor device and a method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050091869A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022057214A1 (en) * | 2020-09-18 | 2022-03-24 | 武汉新芯集成电路制造有限公司 | Overlay mark, overlay error measurement method for wafer, and wafer stacking method |
-
2004
- 2004-03-11 KR KR1020040016536A patent/KR20050091869A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022057214A1 (en) * | 2020-09-18 | 2022-03-24 | 武汉新芯集成电路制造有限公司 | Overlay mark, overlay error measurement method for wafer, and wafer stacking method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| KR100505690B1 (en) | Integrated circuit semiconductor device having overlay key and align key, and fabrication method thereof | |
| US8022560B2 (en) | Overlay mark | |
| TWI509657B (en) | Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof | |
| US7999399B2 (en) | Overlay vernier key and method for fabricating the same | |
| JP3287321B2 (en) | Method for manufacturing semiconductor device | |
| KR100849358B1 (en) | Method for Menufaturing Align Key of Semiconductor Divice | |
| CN114236983B (en) | Manufacturing method of alignment mark of photoetching machine and wafer | |
| JP2000077312A (en) | Semiconductor device | |
| KR20050091869A (en) | A alignment mark of a semiconductor device and a method for forming the same | |
| CN103107178B (en) | A kind of negative photoresist makes the method for backside illuminated image sensor deep groove | |
| KR20060107653A (en) | Semiconductor device having overlay mark of multi-layer | |
| KR20090044409A (en) | Method of fabricating a pattern using spacer patterning | |
| KR100881813B1 (en) | A method for forming a overlay vernier of a semiconductor device | |
| TWI424466B (en) | Overlay mark and manufacturing method thereof | |
| KR20050096633A (en) | A method for forming a alignment mark of a semiconductor device | |
| KR100469910B1 (en) | A exposure mask and A method for forming a semiconductor device | |
| KR20070071657A (en) | Method for forming overlay vernier of semiconductor device | |
| KR100356474B1 (en) | Method of forming overlay vernier in semiconductor device | |
| KR20040086857A (en) | A method for forming a overlay vernier of a semiconductor device | |
| KR100668730B1 (en) | Overlay Key of Semiconductor Device | |
| KR101031396B1 (en) | A method for forming overlay vernier of a semiconductor device | |
| KR100843889B1 (en) | Measurement marks of Semiconductor devices and Method for forming the same | |
| KR100527558B1 (en) | A method for forming a overlay vernier of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |