KR20050087417A - 기판 측정 장치 및 기판 측정 방법 - Google Patents

기판 측정 장치 및 기판 측정 방법 Download PDF

Info

Publication number
KR20050087417A
KR20050087417A KR1020040013197A KR20040013197A KR20050087417A KR 20050087417 A KR20050087417 A KR 20050087417A KR 1020040013197 A KR1020040013197 A KR 1020040013197A KR 20040013197 A KR20040013197 A KR 20040013197A KR 20050087417 A KR20050087417 A KR 20050087417A
Authority
KR
South Korea
Prior art keywords
contact hole
substrate
value
test substrate
current
Prior art date
Application number
KR1020040013197A
Other languages
English (en)
Other versions
KR100614238B1 (ko
Inventor
윤영지
전충삼
송철기
전상문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040013197A priority Critical patent/KR100614238B1/ko
Priority to US11/054,752 priority patent/US20050191768A1/en
Priority to JP2005039139A priority patent/JP2005244218A/ja
Publication of KR20050087417A publication Critical patent/KR20050087417A/ko
Application granted granted Critical
Publication of KR100614238B1 publication Critical patent/KR100614238B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/10—Measuring tapes
    • G01B3/1005—Means for controlling winding or unwinding of tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/10—Measuring tapes
    • G01B3/1005—Means for controlling winding or unwinding of tapes
    • G01B2003/1033—Means for activating the locking, braking or releasing of the tape, e.g. buttons
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/10—Measuring tapes
    • G01B3/1071—Separate means for supporting or affixing measuring tapes
    • G01B2003/1076—Separate means for supporting or affixing measuring tapes associated with the end-hooks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판 측정 장치에 관한 것으로, 상기 장치는 참조값 저장부와 전류측정부, 그리고 특성치 산출부를 가진다. 참조값 저장부는 기판 상의 유전막에 형성된 콘택홀의 특성치와 기판에 전자가 조사될 때 기판에 흐르는 전류간의 상관관계에 대한 데이터를 저장하고, 전류 측정부는 검사기판에 전자가 조사될 때 검사기판에 흐르는 전류값을 측정한다. 특성치 산출부는 검사기판에서 측정된 전류값과 참조값 저장부에 저장된 데이터를 이용하여 검사기판에서 콘택홀의 특성치를 산출한다. 콘택홀의 특성치는 콘택홀로 인해 노출되는 기판의 면적이거나 콘택홀 내에 잔류하는 막질의 두께일 수 있다.

Description

기판 측정 장치 및 기판 측정 방법{APPARATUS AND METHOD FOR MEASURING SUBSTRATES}
본 발명은 반도체 기판을 측정하는 장치 및 방법에 관한 것으로, 더 상세하게는 기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하는 장치 및 방법에 관한 것이다.
일반적으로 반도체 소자는 증착, 노광, 그리고 식각 등의 공정을 반복함으로써 실리콘 웨이퍼(si wafer)와 같은 반도체 기판 상에 반도체 소자의 특성에 따른 패턴(pattern)을 형성함으로써 제조된다. 이러한 반도체 소자에 있어서, 층간유전막을 사이에 둔 상하부 도전체들간의 전기적 접속이 요구된다. 이러한 경우, 상하부 도전체들은 층간유전막을 관통하여 하부 도전체의 소정영역을 노출시키는 콘택홀을 통하여 접속된다. 상부 도전체의 일부 또는 제3의 도전체가 콘택홀을 채움으로써 상하부 도전체들은 서로 전기적으로 접속될 수 있다. 콘택홀은 실리콘 기판 상에 형성된 실리콘 산화막에서 일정영역을 식각가스를 사용하여 제거함으로써 형성된다.
콘택홀이 정해진 폭(또는 넓이)으로 형성되는 것은 매우 중요하다. 식각 후 콘택홀에 의해 노출되는 면적이 설정된 값보다 적거나 식각이 완전히 이루어지지 않아 잔류물질이 콘택홀 내에 남으면, 저항값이 크게 증가되고 이로 인해 상하부 도전체들간의 전기적 접속에 불량이 발생된다.
따라서 콘택홀의 형성 이후 콘택홀이 정확하게 형성되었는지에 대해 검사하는 공정이 수행된다. 일반적으로 콘택홀의 검사는 웨이퍼를 절단하여 이의 수직면 프로파일을 확인함으로써 이루어지거나 주사 전자 현미경(SEM) 등을 이용하여 작업자가 육안으로 판단함으로써 이루어지고 있다. 이들 방법 중 웨이퍼의 수직면 프로파일을 확인하는 방법은 비교적 정확하나 웨이퍼의 낭비가 많고, 검사에 많은 시간이 소요된다. 또한, 작업자가 육안으로 판단하는 방법은 검사에 많은 시간이 소요될 뿐 아니라 검사 신뢰도가 크게 저하된다. 웨이퍼가 대구경화되고, 패턴이 점진적으로 미세화됨에 따라 상술한 문제는 더욱 커진다.
본 발명은 반도체 기판 상의 유전막에 형성된 콘택홀의 특성치를 효과적으로 측정할 수 있는 장치 및 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명인 기판 측정 장치는 참조값 저장부, 전자 조사부, 전류 측정부, 그리고 특성치 산출부를 가진다. 상기 참조값 저장부는 샘플기판에 전자빔 조사시 상기 샘플기판에 흐르는 전류값과 상기 샘플기판 상의 물질막에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들을 저장한다. 상기 전자 조사부는 검사기판으로 전자를 조사하고, 상기 전류 측정부는 상기 검사기판에 흐르는 전류값을 측정한다. 상기 특성치 산출부는 상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 검사기판 상의 물질막에 형성된 콘택홀의 특성치들을 산출한다.
상기 참조값 저장부에 저장된 상기 전류값은 시간의 추이(推移)에 따라 계속적으로 측정된다. 상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되거나 상기 전류값 함수에서 수렴값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응된다. 상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 상기 검사기판의 노출면적이나, 상기 검사기판의 콘택홀 내에 잔류하는 물질의 두께를 포함한다. 상기 검사기판에서 상기 콘택홀이 원형으로 형성된 경우 상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 노출면의 직경을 포함할 수 있다.
일 예에 의하면, 설정값 저장부와 비교부가 상기 장치에 더 제공될 수 있다. 상기 설정값 저장부는 상기 검사기판에서 상기 콘택홀에 의해 노출시키고자 하는 노출면적의 설정값을 저장하고, 상기 비교부는 상기 설정값 저장부에 저장된 노출면적의 설정값과 상기 특성치 산출부로부터 산출된 상기 검사기판의 노출면적을 비교한다.
일 예에 의하면, 주사 전자 현미경과 비교부가 상기 장치에 더 제공될 수 있다. 상기 주사 전자 현미경은 상기 검사기판에 조사된 전자빔으로 인해 상기 검사기판에 형성된 물질막이나 상기 검사기판의 표면으로부터 방출되는 이차전자로부터 상기 검사기판 상 물질막에 형성된 콘택홀의 입구면적을 측정하고, 상기 비교부는 상기 콘택홀의 입구면적과 상기 검사기판의 노출면적을 비교한다.
상기 전자 조사부는 상기 콘택홀들이 복수개 형성된 검사 영역에 전자를 조사하고, 산출된 상기 콘택홀들의 면적의 총합을 상기 주사 전자 현미경으로 검출된 상기 검사 영역 내에 형성된 상기 콘택홀들의 수로 나누어 하나의 콘택홀에 대한 평균 면적을 산출하며, 상기 참조값 저장부에 저장된 상기 참조기판의 노출면적은 상기 참조기판에서 하나의 콘택홀로 인해 노출되는 면적의 평균값인 것이 바람직하다.
또한, 상기 물질막은 유전막이며, 상기 물질막은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘질산화막(SiON), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfO2) 중 어느 하나로 이루어진 막이거나, 이들이 적층된 복합막일 수 있다.
또한, 본 발명인 기판 측정 방법은 샘플기판에 전자를 조사하여 상기 샘플기판에 흐르는 전류값과 상기 샘플기판에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들을 참조값 저장부에 저장하는 단계, 검사기판이 스테이지에 놓여되는 단계, 상기 검사기판 상으로 전자가 조사되는 단계, 상기 기판에 흐르는 전류를 측정하는 단계, 그리고 상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 검사기판에 형성된 콘택홀의 특성치들을 산출하는 단계를 포함한다.
상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되거나, 상기 전류값 함수에서 수렴값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응될 수 있다.
상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 상기 검사기판의 노출면적과 상기 콘택홀 내에 잔류하는 물질의 두께를 포함한다. 상기 검사기판에서 상기 콘택홀이 원형으로 형성된 경우 상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 노출면의 직경을 포함할 수 있다.
일 예에 의하면, 상기 방법은 주사 전자 현미경으로 상기 검사기판에 전자빔 조사시 상기 기판의 표면으로부터 방출되는 이차전자로부터 상기 검사기판 상의 물질막에 형성된 콘택홀의 입구면적을 측정하는 단계와 상기 검사기판에서 상기 콘택홀의 입구면적과 상기 검사기판의 노출면적을 비교하는 단계를 포함할 수 있다.
상기 주사 전자 현미경은 상기 전자빔을 상기 콘택홀들이 복수개 형성된 검사 영역에 주사하고, 상기 검사 영역에서 상기 콘택홀들의 면적의 총합을 상기 검사 영역 내에 형성된 상기 콘택홀들의 수로 나누어 평균 콘택홀의 면적을 측정한다. 상기 참조값 저장부에 저장된 상기 참조기판의 노출면적은 상기 참조기판에서 하나의 콘택홀로 인해 노출되는 면적의 평균값인 것이 바람직하다.
다른 예에 의하면, 상기 방법은 상기 검사기판에서 상기 콘택홀에 의해 노출시키고자 하는 노출면적의 설정값과 상기 검사기판의 노출면적을 비교하는 단계를 더 포함할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 12를 참조하면서 보다 상세히 설명한다. 상기 도면들에 있어서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호가 병기되어 있다. 본 발명의 실시예는 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
또한, 본 실시예에서 기판은 실리콘 기판이거나 상부에 소정의 막들이 증착된 상태의 기판일 수 있다. 또한, 본 실시예에서 기판 상에 증착된 물질막은 유전막으로, 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘질산화막(SiON), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfO2) 중 어느 하나로 이루어진 막이거나, 이들이 적층된 복합막일 수 있다. 본 실시예에서 기판 측정 장치는 반도체 기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하고, 이를 이용하여 콘택홀 형성을 위한 식각 공정이 정상적으로 수행되었는지 여부를 검사하는 장치이다. 콘택홀의 특성치란 콘택홀 내에 도전체가 채워져 콘택홀이 형성된 물질막의 상하부 도전체들을 전기적으로 연결할 때 저항값에 영향을 미칠 수 있는 값들이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 기판 측정 장치를 개략적으로 보여주는 도면이다. 도 1을 참조하면, 기판 측정 장치는 스테이지(stage)(100), 전자 조사부(electron radiator)(140), 전류 측정부(current measuring part)(200), 참조값 저장부(reference value storage)(300), 그리고 특성치 산출부(property value calculator)(400)를 가진다. 스테이지(100)는 측정이 진행되는 기판(10)이 놓여지는 부분이며, 스테이지(100)와 기판(10) 사이에는 전극(120)이 놓여질 수 있다. 전자 조사부(140)는 기판(10) 상의 일정 영역으로 전자를 조사한다. 전자 조사부(140)는 내부에서 전자빔을 생성하고, 생성된 전자빔을 가속시켜 기판에 조사하는 전자빔 조사 장치가 사용된다. 본 실시예에서는 패턴이 형성된 셀 영역에서 직접 측정이 이루어지도록 전자는 셀 영역에 조사된다. 이하, 전자가 조사되는 기판 상의 영역을 검사 영역이라 한다. 전자빔 제어부(160)는 전자가 기판 상의 검사 영역에 전체적으로 조사되도록 전자 조사부(140)를 이동시킨다. 전자빔을 생성하여 전자를 조사하는 전자빔 조사 장치는 널리 사용되고 있으므로 전자빔 조사 장치에 대한 상세한 설명은 생략한다. 전자 조사부(140)는 MTM 캐소드, 다발형 나노튜브 같은 다양한 방법을 사용하여 전자를 생성하고, 생성된 전자를 기판으로 조사할 수 있다.
도 2는 기판(10)으로 전자가 조사될 때 기판(10)에서 전자의 흐름을 보여주는 도면이다. 기판(10)에 전자가 조사되면, 기판(10) 상에 증착된 유전막(12)으로부터 이차전자(24)가 방출된다. 유전막(12)으로부터 방출된 2차 전자들(24)을 보상하기 위해 기판(10)으로부터 유전막(12)으로 전자(26)가 흐른다. 또한, 전자 조사부(140)로부터 조사된 전자의 일부(28)는 기판(10)으로 흐른다. 기판 내 전자들(26, 28)의 이동으로 인해 기판에는 전류가 흐른다. 전류 측정부(200)는 기판(10)에 흐르는 전류를 측정하는 부분으로, 전자가 조사되는 시점부터 계속적으로 기판(10)에 흐르는 전류를 측정한다.
기판(10)에 흐르는 전류는 다양한 요소들에 의해 영향을 받는다. 예컨대, 기판(10) 상에 형성된 유전막(12)의 종류, 유전막(12)의 두께, 유전막(12) 내에 함유된 이온의 성분, 유전막(12)이 복합막으로 이루어진 경우 복합막을 구성하는 각각의 막의 두께, 유전막(12)에 형성된 콘택홀(도 10a의 14)에 의해 노출되는 기판의 면적(도 10a의 14a, 이하 노출면적이라 한다), 콘택홀(14) 내에 물질이 잔류여부 및 잔류 물질의 두께, 그리고 전자 조사부(140)에서 전자를 가속하는 가속전압 등에 따라 기판(10)에 흐르는 전류값은 상이하다.
도 3 내지 도 5는 다양한 조건에서 기판에 흐르는 전류를 시간의 경과에 따라 보여주는 그래프들이다. 도 3은 가속전압과 유전막의 두께가 변화될 때 기판에 흐르는 전류값을 보여주는 도면이다. 기판은 실리콘 기판이고, 유전막은 실리콘 산화막이다. 도 3의 그래프는 유전막의 두께가 33옴스트롱(Å)(그래프 'a') 및 75옴스트롱(Å)(그래프 'b')인 경우와 가속전압이 400볼트(V) 및 3킬로볼트(KV)인 경우에 대해 각각 측정된 기판(10)의 전류값이다. 도면에 도시된 바와 같이 가속전압의 크기에 따라 기판(10)에 흐르는 전류의 크기 및 방향이 상이하고, 유전막(12)의 두께에 따라 전류의 크기가 달라진다.
도 4a와 도 4b는 가속전압과 유전막(12)의 종류가 변화될 때 기판(10)에 흐르는 전류값을 보여주는 도면이다. 그래프는 실리콘 기판 상에 증착된 유전막이 알루미늄 산화막(Al2O3)(그래프 'a'), 실리콘 산화막(SiO2)(그래프 'b'), 그리고 하프늄 산화막(HfO2)(그래프 'c')인 경우에 대해 각각 측정된 기판(10)의 전류값이다. 도 4a에서 가속전압은 600볼트(V)이고, 도 4b에서 가속전압은 3킬로볼트(KV)이다. 도 4a와 도 4b에 도시된 바와 같이 유전막의 종류에 따라 기판에 흐르는 전류의 크기가 상이하고, 각각의 유전막에 대해 가속전압이 변함에 따라 전류값이 상이하다.
도 5a와 도 5b는 가속전압이 변화될 때와 유전막(12)이 상하로 적층된 복합막인 경우 복합막을 이루는 각각의 막의 두께가 변화될 때 기판(10)에 흐르는 전류값을 보여주는 도면이다. 그래프는 실리콘 기판(10) 상에 유전막(12)이 40옴스트롱(Å) 두께의 알루미늄 산화막(Al2O3)과 25옴스트롱(Å) 두께의 하프늄 산화막(HfO2)으로 이루어진 경우(그래프 'a')와 유전막(12)이 28옴스트롱(Å) 두께의 알루미늄 산화막(Al2O3)과 25옴스트롱(Å) 두께의 하프늄 산화막(HfO2)으로 이루어진 경우(그래프 'b')에 대해 각각 측정된 기판(10)의 전류값이다. 도 5a에서 가속전압은 400볼트(V)이고, 도 4b는 가속전압은 5킬로볼트(KV)이다. 도 5a와 도 5b에 도시된 바와 같이 비록 유전막(12)이 동일종류의 복합막으로 이루어진 경우에도 복합막을 구성하는 막의 두께에 따라 기판(10)을 흐르는 전류값이 상이하고, 복합막을 구성하는 막의 두께가 동일한 경우에도 가속전압에 따라 기판(10)을 흐르는 전류값이 상이하다.
도 3내지 도 5를 참조하면 기판(10)을 흐르는 전류값은 시간이 경과됨에 따라 특정값(이하, 수렴값이라 한다)에 가까워지며, 수렴 전에 기판(10)을 흐르는 전류값은 크게 변동된다. 전류값이 수렴되기 전까지 시간에 따른 전류값의 곡선 형상을 변동곡선이라 한다. 도면에서 보는 바와 같이 가속전압의 크기, 콘택홀(14)의 특성치, 그리고 유전막(12)의 종류에 따라 변동률이 상이하며, 많은 경우 전류값의 그래프는 수렴 전에 극값(최저값)을 가진다.
다시 도 1을 참조하면, 전류 측정부(200)는 전류 측정기(210), 전류 증폭기(220), 차동 증폭기(230), 아날로그/디지털 변환기(240), 그리고 측정전류 저장부(250)를 가진다. 전류 측정기(210)는 기판에 흐르는 전류값을 측정하고, 측정된 전류값은 전류 증폭기(220)에 의해 증폭된다. 전류 증폭기(220)에 의해 전류값이 증폭되는 동안 유전막으로부터 누설되는 전류에 의해 야기된 오프셋을 제거하기 위해 차동 증폭기(230)가 사용될 수 있다. 증폭된 전류는 아날로그/디지털 변환기(240)에서 디지털 신호로 변환된 후 측정전류 저장부(250)에 저장된다.
참조값 저장부(300)는 기판 상의 물질막에 형성된 콘택홀의 특성치와 각각의 경우 기판을 흐르는 전류값의 상관관계에 대한 데이터가 저장된다. 데이터를 얻기 위해 콘택홀이 형성된 유전막이 증착된 기판들을 샘플로 추출한다. 샘플로서 추출되는 기판과 검사를 위한 기판의 구별을 위해, 샘플로서 추출되는 기판을 샘플기판이라 칭하고, 검사를 위한 기판을 검사기판이라 칭한다. 또한, 샘플기판에 증착된 유전막에 형성된 콘택홀을 샘플기판의 콘택홀이라 칭하고, 검사기판(10)에 증착된 유전막(12)에 형성된 콘택홀(도 10의 14)을 검사기판의 콘택홀(도 10의 14)이라 칭한다. 참조값 저장부(300)에 저장되는 데이터를 얻기 위해 전자 조사부(140)로부터 전자를 샘플기판에 조사하고, 샘플기판에 흐르는 전류값을 측정한다. 이후 샘플기판의 콘택홀 특성치를 다양한 방법에 의해 측정한다. 샘플기판의 콘택홀 특성치와 전자빔 조사시 샘플기판에 흐르는 전류값이 참조값 저장부(300)에 저장된다. 이들 데이터는 계속적으로 누적된다. 참조값 저장부(300)에 저장된 전류값 들 중 다른 전류값들과 가장 뚜렷하게 구별되는 가속전압이 추출하여, 검사기판에 전자빔 조사시 가속전압으로 설정되는 것이 바람직하다.
상술한 바와 같이 콘택홀의 특성치는 콘택홀이 형성된 물질막의 상부에 형성된 막과 하부에 형성된 막을 전기적으로 연결할 때 저항값에 영향을 미칠 수 있는 값들로, 콘택홀의 특성치는 콘택홀로 인해 노출되는 기판의 면적이거나 콘택홀 내에 잔류하는 물질의 두께일 수 있다. 콘택홀의 특성치 각각은 시간에 따른 전류값의 함수에서 그래프 형상과 대응된다. 도 6은 기판에서 측정된 전류의 그래프에서 콘택홀의 특성치와 대응되는 값들을 보여주기 위한 그래프이다. 콘택홀의 특성치와 대응되는 값은 시간의 추이에 따라 측정되는 전류값들일 수 있다. 일 예에 의하면, 콘택홀의 특성치는 시간에 따른 전류값을 보여주는 그래프에서 수렴값, 극값, 그리고 변동형상의 조합과 대응된다. 예컨대, 기판에서 측정된 전류값이 도 6과 같은 경우, 전류의 수렴값을 x, 극값을 y, 변동형상을 z라 하고, 콘택홀의 특성치 중 기판의 노출면적을 fa, 잔류물질의 두께를 ft 라 할 때, 이들간의 관계는 수학식 1 및 수학식 2와 같다.
참조값 저장부(300)에 저장된 전류값은 샘플기판의 검사 영역에 전자가 조사될 때 참조기판에서 측정된 전류의 크기를 검사 영역 내에 형성된 콘택홀의 수로 나눈 평균전류값인 것이 바람직하다. 평균전류값을 사용하는 경우, 샘플기판에서의 검사 영역과 검사기판(10)에서의 검사 영역이 서로 상이한 경우에도 참조값 저장부(300)에 저장된 데이터를 이용할 수 있다. 평균전류값에서 수렴되는 값을 xav, 극값을 yav, 변동형상을 zav라 하고, 콘택홀의 특성치 중 기판의 노출면적을 fa, 잔류막의 두께를 ft 라 할 때, 이들간의 관계는 수학식 ３ 및 수학식 ４와 같다.
특성치 산출부(400)는 참조값 저장부(300)에 저장된 데이터와 검사기판에서 측정된 전류값으로부터 검사기판(10)의 콘택홀 특성치를 구한다. 특성치 산출부(400)는 측정전류 저장부(250)로부터 검사기판(10)의 전류값을 전송받고, 검사기판(10)의 전류값에서 수렴값, 극값, 그리고 변동곡선을 조합하여 이와 일치하거나 유사한 전류값을 참조값 저장부(300)로부터 추출한다. 이후 참조값 저장부(300)에 저장된 콘택홀 특성치들 중 추출된 전류값과 대응되는 콘택홀 특성치를 찾아서 검사기판(10)의 콘택홀 특성치로 결정한다. 검사기판(10)의 전류값과 일치하거나 유사한 전류값이 참조값 저장부(300)에 없는 경우 검사기판의 전류값과 인접하고 변동곡선이 가장 유사한 전류값을 참조값 저장부(300)로부터 추출하고, 이들에 각각 대응되는 콘택홀 특성치를 추출한다. 이후 검사기판(10)의 전류값과 참조값 저장부(300)에서 추출된 전류값을 비교하여, 참조값 저장부(300)로부터 추출된 콘택홀 특성치들로부터 검사기판(10)의 콘택홀 특성치를 유추한다.
도 7은 검사기판(10)의 전류값과 일치하는 데이터가 참조값 저장부(300)에 없는 경우 검사기판(10)의 콘택홀 특성치를 구하는 방법을 개략적으로 보여주는 도면이다. 도 7에서 It는 검사기판의 전류값이고 I1, I2, I3, …, In, …은 참조값 저장부(300)에 저장된 전류값이다. 또한, A1, A2, A3, …, An, …은 각각의 전류값에 대응되는 노출면적이다. 검사기판(10)의 전류값과 가장 인접하고 변동곡선이 유사한 전류값(I2와 I3)를 추출하고, 추출된 전류값에 대응되는 노출면적(A2와 A3)을 구한다. I2 및 I3와 It의 거리비등을 고려하여 노출면적 A2 및 A3로부터 검사기판의 노출면적 At를 유추한다. 검사기판(10)의 전류값, 검사기판(10)의 콘택홀 특성치 등은 디스플레이(420)에 표시될 수 있다.
검사기판(10)의 콘택홀 특성치는 콘택홀 형성을 위한 식각이 정상적으로 이루어졌는지를 판별하는 데 사용될 수 있다. 도 8은 식각이 정상적으로 이루어졌는지 여부를 판별하기 위한 기판 측정 장치의 일 예를 보여주는 도면이다. 도 8을 참조하면, 측정 장치는 도 1에 도시된 스테이지(100), 전자 조사부(140), 전류 측정부(200), 측정전류 저장부(250), 참조값 저장부(300), 특성치 산출부(400) 이외에 설정값 저장부(500)와 비교부(700)를 더 포함한다. 설정값 저장부(500)는 식각에 의해 형성하고자 하는 검사기판(10)의 콘택홀 특성치의 설정값들이 저장된다. 설정값 저장부(500)에 저장된 콘택홀의 특성치는 하나의 콘택홀에 의해 노출하고자 하는 기판의 노출면적일 수 있다. 비교부(700)는 노출면적의 설정값과 특성치 산출부(400)로부터 검사기판(10)의 노출면적을 비교한다. 노출면적의 설정값과 검사기판(10)의 노출면적은 디스플레이(720)에 표시될 수 있다. 비교부(700)는 노출면적의 설정값과 검사기판(10)의 노출면적의 차이가 유효범위 이내이면 콘택홀 형성을 위한 식각 공정이 정상적으로 수행된 것으로 판단하고, 유효범위를 벗어나면 식각공정이 비정상적으로 수행된 것으로 판단한다. 판단 결과는 디스플레이(720)에 표시될 수 있으며, 식각공정이 비정상적으로 수행된 것으로 판단된 경우에는 경고음을 보내거나 디스플레이(720)에 에러메시지를 표시한다.
또한, 검사기판(10)의 콘택홀 특성치는 콘택홀의 형상에 대한 프로파일을 획득하는 데 사용될 수 있다. 일반적으로 콘택홀의 측면은 수직으로 형성되는 것이 바람직하다. 콘택홀의 형상에 대한 프로파일은 콘택홀의 입구면적(도 10의 14b) 및 노출면적(도 10의 14a)의 비 또는 콘택홀의 측면(도 10의 14c)의 경사도를 포함할 수 있다.
도 9는 콘택홀의 형상에 대한 프로파일을 얻기 위한 본 발명의 측정 장치를 개략적으로 보여주는 도면이고, 도 10a와 도 10b는 각각 콘택홀 형성을 위한 식각공정이 정상적으로 수행된 경우와 비정상적으로 수행된 경우를 각각 보여주는 도면이다. 도 9를 참조하면, 측정 장치는 도 1에 도시된 스테이지(100), 전자 조사부(140), 전류 측정부(200), 측정전류 저장부(250), 참조값 저장부(300), 특성치 산출부(400), 이외에 주사 전자 현미경(600)과 비교부(700)를 더 포함한다. 주사 전자 현미경(600)은 콘택홀의 입구면적(14b)을 측정한다. 주사 전자 현미경(600)은 이차 전자 검출기(610), 신호처리부(620), 분석부(630), 그리고 측정 데이터부(640)를 가진다. 이차 전자 검출기(610)는 전자빔의 조사에 의해 검사기판(10) 상에 형성된 유전막(12)의 표면으로부터 방출된 이차 전자(24)를 검출한다. 신호처리부(620)는 이차 전자 검출기(610)에 의해 검출된 전자로 구성되는 아날로그 화상 신호를 디지털 신호로 변환하여 증폭하고, 이를 분석부(630)로 전송한다.
분석부(630)는 검사 영역에서 콘택홀들의 입구면적(14b)을 구한다. 도 11은 주사 전자 현미경(600)에 의해 얻어진 검사기판(10)의 평면영상이다. 검사 영역이 균등한 크기의 복수의 픽셀들로 나누어지고, 분석부(630)는 콘택홀들(14)의 입구가 차지하는 픽셀 수를 검출한다. 전체 픽셀의 수에 대한 검출된 픽셀의 수로 콘택홀들(14)의 입구가 차지한 총면적을 산출할 수 있다. 이후 콘택홀들의 입구면적들(14b)의 총합을 검사 영역에 형성된 콘택홀들(14)의 수로 나누어 하나의 콘택홀에 대한 평균 입구면적을 산출한다. 산출된 평균 입구면적은 측정 데이터부(640)에 저장된다.
비교부(700)는 측정 데이터부(640)에 저장된 콘택홀의 입구면적(14b)과 검사기판(10)의 노출면적(14a)을 비교한다. 도 10a에 도시된 바와 같이 콘택홀의 입구면적(14b)과 검사기판의 노출면적(14a)이 동일한 것이 바람직하다. 그러나 일반적으로 도 10b에 도시된 바와 같이 콘택홀의 입구면적(14b)은 검사기판의 노출면적(14a)보다 크다. 비교부(700)는 콘택홀의 입구면적(14b)과 검사기판의 노출면적(14a)의 차이가 유효범위 이내이면 콘택홀 형성을 위한 식각이 정상적으로 수행된 것으로 판단하고, 유효범위를 벗어나면 식각 공정이 비정상적으로 수행된 것으로 판단한다. 콘택홀의 입구면적(14b)과 검사기판의 노출면적(14a), 그리고 비교부(700)에 의한 판단결과는 디스플레이(720)에 표시될 수 있으며, 식각공정이 비정상적으로 수행된 것으로 판단된 경우에는 경고음을 보내거나 디스플레이(720)에 에러메시지를 표시한다.
또한, 주사 전자 현미경(600)은 콘택홀 내 특정 높이(예컨대 콘택홀 측면의 중간지점)에서 콘택홀의 면적을 측정할 수 있다. 입구면적, 노출면적, 그리고 특정 높이에서 측정된 콘택홀의 면적들로부터 콘택홀의 측면(14c)의 형상을 유추할 수 있다.
본 실시예에서 검사기판(10)에 흐르는 전류값을 측정하여 노출면적(14a)이 산출되고, 주사 전자 현미경(600)에 의해 콘택홀의 입구면적(14b)이 측정하므로, 원형의 콘택홀 뿐 만 아니라 다양한 형상의 콘택홀이 형성된 기판에 적용 가능하다. 본 실시예에서는 콘택홀의 특성치 중의 하나로 노출면적을 예로 들었다. 그러나 콘택홀의 형상이 원형인 경우에는 노출면적은 직경(선폭)으로 표시될 수 있다.
도 12는 본 발명의 측정 장치를 사용하여 기판의 콘택홀 특성치를 측정하는 방법을 순차적으로 보여주는 플로우차트이다. 도 12를 참조하면, 처음에 샘플기판에 전자빔을 조사하여 샘플기판을 흐르는 전류값과 샘플기판 상의 유전막에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들을 측정하고, 이들을 참조값 저장부(300)에 저장한다(스텝 S10). 이후, 검사기판(10)이 스테이지(100)에 놓여지고, 전자 조사부(140)로부터 전자가 검사기판(10)으로 조사된다(스텝 S20, S30). 전류 측정부(200)에 의해 검사기판(10)에 흐르는 전류가 측정된다(스텝 S40). 특성치 산출부(400)는 검사기판(10)의 전류값과 유사한 전류값을 참조값 저장부(300)에 저장된 데이터들로부터 추출하고, 추출된 전류값과 대응되는 콘택홀의 특성치를 추출하며, 이를 검사기판(10)의 콘택홀 특성치로 인식한다(스텝 S50).
검사기판(10)의 콘택홀 특성치로부터 콘택홀을 형성하는 식각공정이 정상적으로 수행되었는지 여부를 판별한다(스텝 S60). 일 예에 의하면, 주사 전자 현미경(600)은 검사기판(10)에 전자빔 조사시 검사 기판(10) 상에 형성된 유전막(12)의 표면으로부터 방출되는 이차전자로부터 검사기판(10)의 콘택홀 입구면적(14b)을 측정하고(스텝 S62), 비교부(700)는 특성치 산출부(400)에 의해 산출된 검사기판(10)의 콘택홀 특성치들 중 노출면적(14a)과 콘택홀의 입구면적(14b)을 비교한다(스텝 S64).
다른 예에 의하면, 검사기판(10)에서 콘택홀에 의해 노출시키고자 하는 노출면적(14a)의 설정값이 설정값 저장부(500)에 저장되고, 비교부(700)는 노출면적(14a)의 설정값과 검사기판(10)의 콘택홀 노출면적을 비교한다(스텝 S66).
본 발명에 의하면 콘택홀에 의해 노출되는 기판의 노출면적이나 콘택홀 내에 증착된 잔류물질의 두께와 같은 콘택홀의 특성치를 용이하게 측정할 수 있다.
또한, 본 발명에 의하면, 콘택홀의 형성을 위한 식각 공정이 정상적으로 수행되었는지 여부를 용이하게 측정할 수 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 기판 측정 장치를 개략적으로 보여주는 도면;
도 2는 기판으로 전자를 조사될 때 기판에서 전자의 흐름을 개략적으로 보여주는 도면;
도 3은 가속전압과 유전막의 두께가 변화될 때 기판에 흐르는 전류를 보여주는 도면;
도 4a와 도 4b는 가속전압과 유전막의 종류가 변화될 때 기판에 흐르는 전류를 보여주는 도면;
도 5a와 도 5b는 가속전압이 변화될 때와 유전막이 상하로 적층된 복합막에서 복합막을 이루는 막의 두께가 변화될 때 기판에 흐르는 전류를 보여주는 도면;
도 6은 기판에서 측정된 전류의 그래프에서 콘택홀의 특성치와 대응되는 값들을 보여주는 도면;
도 7은 참조값 저장부에 저장된 데이터에 기초하여 검사기판의 콘택홀 특성치를 구하는 방법의 일 예를 보여주는 도면;
도 8은 식각이 정상적으로 이루어졌는지 여부를 판별하기 위한 기판 측정 장치의 일 예를 개략적으로 보여주는 도면;
도 9는 식각이 정상적으로 이루어졌는지 여부를 판별하기 위한 기판 측정 장치의 다른 예를 개략적으로 보여주는 도면;
도 10a와 도 10b는 각각 콘택홀 형성을 위한 식각공정이 정상적으로 수행된 경우와 비정상적으로 수행된 경우 콘택홀을 보여주는 도면;
도 11은 주사 전자 현미경에 의해 얻어진 기판의 평면영상; 그리고
도 12는 본 발명의 바람직한 일 실시예에 따른 기판 측정 방법을 순차적으로 보여주는 플로우차트이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 스테이지 200 : 전류 측정부
300 : 참조값 저장부 400 : 특성치 산출부
500 : 설정값 저장부 600 : 주사 전자 현미경
700 : 비교부

Claims (28)

  1. 검사기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하는 장치에 있어서,
    샘플기판에 전자빔 조사시 상기 샘플기판에 흐르는 전류값과 상기 샘플기판 상의 물질막에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들이 저장된 참조값 저장부와;
    상기 검사기판 상으로 전자를 조사하는 전자 조사부와;
    상기 검사기판에 흐르는 전류값을 측정하는 전류 측정부와; 그리고
    상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 검사기판 상의 물질막에 형성된 콘택홀의 특성치를 산출하는 특성치 산출부를 포함하는 것을 특징으로 하는 기판 측정 장치.
  2. 제 1항에 있어서,
    상기 참조값 저장부에 저장된 상기 전류값은 시간의 추이(推移)에 따라 계속적으로 측정된 값인 것을 특징으로 하는 기판 측정 장치.
  3. 제 2항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되는 것을 특징으로 하는 기판 측정 장치.
  4. 제 2항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 샘플기판에 흐르는 상기 전류값에서 수렴값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응되는 것을 특징으로 하는 기판 측정 장치.
  5. 제 1항에 있어서,
    상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 상기 검사기판 또는 샘플기판의 노출면적을 포함하는 것을 특징으로 하는 기판 측정 장치.
  6. 제 1항에 있어서,
    상기 콘택홀의 특성치는 상기 검사기판 또는 샘플기판의 콘택홀 내에 잔류하는 물질의 두께를 포함하는 것을 특징으로 하는 기판 측정 장치.
  7. 제 6항에 있어서,
    상기 장치는,
    상기 검사기판에 조사된 전자로 인해 상기 검사기판 상의 물질막이나 상기 검사기판의 표면으로부터 방출되는 이차전자로부터 상기 검사기판 상의 물질막에 형성된 콘택홀의 입구면적을 측정하는 주사 전자 현미경(scanning electron microscope)과;
    상기 검사기판에서 상기 콘택홀의 입구면적과 상기 검사기판의 노출면적을 비교하는 비교부를 더 포함하는 것을 특징으로 하는 기판 측정 장치.
  8. 제 6항에 있어서,
    상기 장치는,
    상기 콘택홀에 의해 노출시키고자 하는 상기 검사기판의 노출면적의 설정값이 저장된 설정값 저장부와;
    상기 설정값 저장부에 저장된 노출면적의 설정값과 상기 특성치 산출부로부터 산출된 상기 검사기판의 노출면적을 비교하는 비교부를 더 포함하는 것을 특징으로 하는 기판 측정 장치.
  9. 제 8항에 있어서,
    상기 전자 조사부는 상기 콘택홀들이 복수개 형성된 검사 영역에 전자를 조사하고,
    상기 주사 전자 현미경은 산출된 상기 콘택홀들의 입구면적의 총합을 상기 검사 영역 내에 형성된 상기 콘택홀들의 수로 나누어 하나의 콘택홀에 대한 평균 입구면적을 산출하고,
    상기 참조값 저장부에 저장된 상기 참조기판의 노출면적은 상기 참조기판에서 하나의 콘택홀로 인해 노출되는 면적의 평균값인 것을 특징으로 하는 기판 측정 장치.
  10. 제 1항에 있어서,
    상기 검사기판 또는 상기 샘플기판에서 상기 콘택홀은 원형으로 형성되고,
    상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 노출면의 직경을 포함하는 것을 특징으로 하는 기판 측정 장치.
  11. 제 1항에 있어서,
    상기 물질막은 유전막인 것을 특징으로 하는 기판 측정 장치.
  12. 제 1항에 있어서,
    상기 물질막은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘질산화막(SiON), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfO2) 중 어느 하나로 이루어진 막이거나, 이들이 적층된 복합막인 것을 특징으로 하는 기판 측정 장치.
  13. 검사기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하는 장치에 있어서,
    샘플기판에 전자빔을 조사하여 상기 샘플기판에 흐르는 전류값과 상기 샘플기판 상의 물질막에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들이 저장된 참조값 저장부와;
    상기 검사기판 상으로 전자를 조사하는 전자 조사부와;
    상기 검사기판에 흐르는 전류를 측정하는 전류 측정부와;
    상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 콘택홀에 의해 노출되는 상기 검사기판의 노출면적을 산출하는 산출부와;
    상기 검사기판에 조사된 전자로 인해 상기 검사기판 상의 물질막의 표면 또는 상기 검사기판으로부터 방출되는 이차전자로부터 상기 검사기판에 형성된 콘택홀의 입구면적을 측정하는 주사 전자 현미경과; 그리고
    상기 검사기판에서 상기 콘택홀의 입구면적과 상기 검사기판의 노출면적을 비교하는 비교부를 포함하되,
    상기 참조값 저장부에 저장된 상기 전류값은 시간의 추이(推移)에 따라 계속적으로 측정된 값인 것을 특징으로 하는 기판 측정 장치.
  14. 제 13항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되는 것을 특징으로 하는 기판 측정 장치.
  15. 제 13항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값에서 수렴되는 값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응되는 것을 특징으로 하는 기판 측정 장치.
  16. 제 13항에 있어서,
    상기 물질막은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘질산화막(SiON), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfO2) 중 어느 하나로 이루어진 막이거나, 이들이 적층된 복합막인 것을 특징으로 하는 기판 측정 장치.
  17. 검사기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하는 장치에 있어서,
    샘플기판에 전자를 조사하여 상기 샘플기판에 흐르는 전류값과 상기 샘플기판 상의 물질막에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들이 저장된 참조값 저장부와;
    상기 검사기판 상으로 전자빔을 조사하는 전자 조사부와;
    상기 검사기판에 흐르는 전류를 측정하는 전류 측정부와;
    상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 콘택홀에 의해 노출되는 상기 검사기판의 노출면적을 산출하는 산출부와;
    상기 검사기판에서 상기 콘택홀에 의해 노출시키고자 하는 노출면적의 설정값이 저장된 설정값 저장부와; 그리고
    상기 설정값 저장부에 저장된 노출면적의 설정값과 상기 특성치 산출부로부터 산출된 상기 검사기판의 노출면적을 비교하는 비교부를 더 포함하되,
    상기 참조값 저장부에 저장된 상기 전류값은 시간의 추이(推移)에 따라 계속적으로 측정된 값인 것을 특징으로 하는 기판 측정 장치.
  18. 제 17항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되는 것을 특징으로 하는 기판 측정 장치.
  19. 제 17항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값에서 수렴되는 값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응되는 것을 특징으로 하는 기판 측정 장치.
  20. 제 17항에 있어서,
    상기 물질막은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfO2) 중 어느 하나로 이루어진 막이거나, 이들이 적층된 복합막인 것을 특징으로 하는 기판 측정 장치.
  21. 검사기판 상의 물질막에 형성된 콘택홀의 특성치를 측정하는 방법에 있어서,
    샘플기판에 전자를 조사하여 상기 샘플기판에 흐르는 전류값과 상기 샘플기판에 형성된 콘택홀의 특성치 간의 상관관계에 대한 데이터들을 참조값 저장부에 저장하는 단계와;
    상기 검사기판이 스테이지에 놓여되는 단계와;
    상기 검사기판 상으로 전자빔이 조사되는 단계와;
    상기 검사기판에 흐르는 전류를 측정하는 단계와; 그리고
    상기 참조값 저장부에 저장된 데이터들에 기초하여 상기 전류 측정부로부터 측정된 전류값으로부터 상기 검사기판에 형성된 콘택홀의 특성치들을 산출하는 단계를 포함하는 것을 특징으로 하는 기판 측정 방법.
  22. 제 21항에 있어서,
    상기 참조값 저장부에 저장된 상기 전류값은 시간의 추이(推移)에 따라 계속적으로 측정된 값인 것을 특징으로 하는 기판 측정 장치.
  23. 제 22항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값의 그래프 형상과 대응되는 것을 특징으로 하는 기판 측정 장치.
  24. 제 22항에 있어서,
    상기 참조값 저장부에 저장된 상기 콘택홀 특성치는 상기 전류값에서 수렴값, 극값, 그리고 수렴 전까지의 그래프의 형상의 조합과 대응되는 것을 특징으로 하는 기판 측정 방법.
  25. 제 21항에 있어서,
    상기 콘택홀의 특성치는 상기 콘택홀에 의해 노출되는 상기 검사기판의 노출면적을 포함하는 것을 특징으로 하는 기판 측정 방법.
  26. 제 21항에 있어서,
    상기 방법은,
    주사 전자 현미경으로 상기 검사기판에 전자빔 조사시 상기 기판의 표면으로부터 방출되는 이차전자로부터 상기 검사기판 상의 물질막에 형성된 콘택홀의 입구면적을 측정하는 단계와;
    상기 검사기판에서 상기 콘택홀의 입구면적과 노출면적을 비교하는 단계를 더 포함하는 것을 특징으로 하는 기판 측정 방법.
  27. 제 26항에 있어서,
    상기 주사 전자 현미경은 상기 전자빔을 상기 콘택홀들이 복수개 형성된 검사 영역에 주사하고, 상기 검사 영역에서 상기 콘택홀들의 면적의 총합을 상기 검사 영역 내에 형성된 상기 콘택홀들의 수로 나누어 평균 콘택홀의 면적을 측정하고,
    상기 참조값 저장부에 저장된 상기 참조기판의 노출면적은 상기 참조기판에서하나의 콘택홀로 인해 노출되는 면적의 평균값인 것을 특징으로 하는 기판 측정 방법.
  28. 제 21항에 있어서,
    상기 방법은 상기 검사기판에서 상기 콘택홀에 의해 노출시키고자 하는 노출면적의 설정값과 상기 검사기판에서 산출된 노출면적을 비교하는 단계를 더 포함하는 것을 특징으로 하는 기판 측정 방법.
KR1020040013197A 2004-02-26 2004-02-26 기판 측정 장치 및 기판 측정 방법 KR100614238B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040013197A KR100614238B1 (ko) 2004-02-26 2004-02-26 기판 측정 장치 및 기판 측정 방법
US11/054,752 US20050191768A1 (en) 2004-02-26 2005-02-09 Apparatus and method for measuring substrates
JP2005039139A JP2005244218A (ja) 2004-02-26 2005-02-16 基板測定装置および基板測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013197A KR100614238B1 (ko) 2004-02-26 2004-02-26 기판 측정 장치 및 기판 측정 방법

Publications (2)

Publication Number Publication Date
KR20050087417A true KR20050087417A (ko) 2005-08-31
KR100614238B1 KR100614238B1 (ko) 2006-08-18

Family

ID=34880314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013197A KR100614238B1 (ko) 2004-02-26 2004-02-26 기판 측정 장치 및 기판 측정 방법

Country Status (3)

Country Link
US (1) US20050191768A1 (ko)
JP (1) JP2005244218A (ko)
KR (1) KR100614238B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662648B2 (en) * 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
US9153649B2 (en) * 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9646961B1 (en) 2016-04-04 2017-05-09 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US10043970B2 (en) * 2016-12-15 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Determining a characteristic of a monitored layer on an integrated chip
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897440B1 (en) * 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
US6734696B2 (en) * 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films

Also Published As

Publication number Publication date
JP2005244218A (ja) 2005-09-08
US20050191768A1 (en) 2005-09-01
KR100614238B1 (ko) 2006-08-18

Similar Documents

Publication Publication Date Title
KR100614238B1 (ko) 기판 측정 장치 및 기판 측정 방법
US6683308B2 (en) Method and apparatus for measuring thickness of thin film
US7232994B2 (en) Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer
US6768324B1 (en) Semiconductor device tester which measures information related to a structure of a sample in a depth direction
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US7602197B2 (en) High current electron beam inspection
JP3913555B2 (ja) 膜厚測定方法および膜厚測定装置
US9171765B2 (en) Inline residual layer detection and characterization post via post etch using CD-SEM
US7473911B2 (en) Specimen current mapper
KR101057554B1 (ko) 입자빔으로 임계 치수를 측정하기 위한 방법 및 장치
JP2008034475A (ja) 半導体装置の製造方法
JP6040632B2 (ja) 試料厚測定方法、試料作成方法及び試料作成装置
JP2004064006A (ja) 非破壊測定装置および半導体装置製造方法
JPH0456240A (ja) 集積回路の故障解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee