KR20050078691A - 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈 - Google Patents

직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈 Download PDF

Info

Publication number
KR20050078691A
KR20050078691A KR1020040006434A KR20040006434A KR20050078691A KR 20050078691 A KR20050078691 A KR 20050078691A KR 1020040006434 A KR1020040006434 A KR 1020040006434A KR 20040006434 A KR20040006434 A KR 20040006434A KR 20050078691 A KR20050078691 A KR 20050078691A
Authority
KR
South Korea
Prior art keywords
memory
serial
memory controller
interface
memory module
Prior art date
Application number
KR1020040006434A
Other languages
English (en)
Other versions
KR100979109B1 (ko
Inventor
김승규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040006434A priority Critical patent/KR100979109B1/ko
Publication of KR20050078691A publication Critical patent/KR20050078691A/ko
Application granted granted Critical
Publication of KR100979109B1 publication Critical patent/KR100979109B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q17/00—Arrangements for observing, indicating or measuring on machine tools
    • B23Q17/20—Arrangements for observing, indicating or measuring on machine tools for indicating or measuring workpiece characteristics, e.g. contour, dimension, hardness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q11/00—Accessories fitted to machine tools for keeping tools or parts of the machine in good working condition or for cooling work; Safety devices specially combined with or arranged in, or specially adapted for use in connection with, machine tools
    • B23Q11/08—Protective coverings for parts of machine tools; Splash guards

Abstract

본 발명은, 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈에 관한 것으로, 개인용 컴퓨터 등에 포함 구성되는 메모리 컨트롤러와 메모리 모듈간의 데이터 송/수신 동작을, 직렬 인터페이스(Serial Interface) 방식을 이용하여, 보다 효율적으로 수행할 수 있도록 함으로써, 인터페이스를 위한 신호 라인의 개수를 줄일 수 있게 되어, 인쇄회로기판(PCB)의 설계가 용이해지고, 또한 병렬 인터페이스에서 발생할 수 있는 데이터 스큐를 미연에 예방함과 아울러, 최대 데이터 전송율을 크게 향상시킬 수 있게 되는 매우 유용한 발명인 것이다.

Description

직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈 {Memory controller and memory module using a serial interface}
본 발명은, 개인용 컴퓨터 등과 같은 컴퓨터 시스템 내에 포함 구성되는 메모리 컨트롤러와 메모리 모듈에, 데이터 송수신 동작을 위한 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈에 관한 것이다.
도 1은, 일반적인 개인용 컴퓨터에 대한 구성을 도시한 것으로, 상기 개인용 컴퓨터에는, 씨피유(10), 비디오 컨트롤러(11), 노스 브리지(12), 메모리 모듈(13), I/O 컨트롤러(14), 사우스 브리지(15), 하드 디스크(16), 그리고 키보드 컨트롤러(17) 등이 포함 구성될 수 있다.
한편, 상기 노스 브리지(12)에는, 병렬 인터페이스(Parallel Interface) 방식을 이용하여, 상기 메모리 모듈(13)과의 데이터 송/수신 동작을 수행하는 메모리 컨트롤러(Memory Controller)가 포함 구성되는 데, 예를 들어 도 2에 도시한 바와 같이, 상기 메모리 컨트롤러에서는, 클럭(Clock)과 데이터(Data)를 병렬 인터페이스를 통해 메모리 모듈로 출력하고, 상기 메모리 모듈(13)에서는, 스트로브(Strobe)를 병렬 인터페이스를 통해 메모리 컨트롤러로 출력하게 된다.
또한, 상기 메모리 컨트롤러와 메모리 모듈에서는, 도 3에 도시한 바와 같이, 스트로브 신호(DQS)가 클로스(Cross)되는 시점에, 실제 데이터를 독출/기록(Read/Write)하게 되는 데, 예를 들어 132 비트의 병렬 인터페이스 방식이 적용되는 경우, 64 비트가 데이터 라인(Data Line)으로 할당되고, 8 비트가 데이터 마스크(Data Mask)로 할당된다.
그리고, 8 비트 또는 16 비트가 데이터 스트로브(Data Strobe)로 할당되고, 14 비트가 메모리 어드레스(Memory Address)로 할당되며, 3 비트가 뱅크 셀렉트(Bank Select)로 할당되고, 12 비트가 클럭(Clock)으로 할당되며, 4 비트가 칩 셀렉트(Chip Select)로 할당되고, 4 비트가 클럭 인에이블(Clock Enable)로 할당되며, 4 비트가 온 다이 터미네이션(On Die Termination)으로 할당될 수 있다.
또한, 3 비트가 로우 어드레스 시그널(Row Address Signal), 컬럼(Column Address Signal) 등으로 할당될 수 있는 데, 상기와 같이 병렬 인터페이스 방식을 적용하는 경우, 최대 데이터 전송율은, '(Maximum clock X data bit)/8 = (533 X 64)/8 = 4.3GB/s'가 된다.
그러나, 최근에는 컴퓨터 시스템의 고성능화가 요구되고 있는 데, 이를 위해서는, 상기 최대 데이터 전송율을 현재 보다 더 높이기 위해, 'Maximum clock' 또는 'data bit'를 증가시켜야만 하기 때문에, 병렬 인터페이스를 위한 신호 라인들의 개수가 현재 보다 증가하게 되므로, 인쇄회로기판(PCB)의 설계가 더욱 복잡해지며, 또한 클럭(Clock) 증가로 인해 병렬 인터페이스에서 발생할 수 있는 데이터 스큐(Data Skew)가 급증하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 개인용 컴퓨터 등에 포함 구성되는 메모리 컨트롤러와 메모리 모듈간의 데이터 송/수신 동작을, 직렬 인터페이스(Serial Interface) 방식을 이용하여, 보다 효율적으로 수행할 수 있도록 하기 위한 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈을 제공하는 데, 그 목적이 있는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈은, 컴퓨터 시스템 내에 포함 구성되는 메모리 컨트롤러와 메모리 모듈에 있어서, 인터페이스의 링크를 결정하기 위한 물리적 인터페이스 블록; 상기 물리적 인터페이스 블록을 통해 수신되는 패킷을 임시 저장하기 위한 수신 레지스터; 상기 임시 저장된 패킷에서 어드레스 정보와 데이터를 분리하기 위한 디코더; 상기 물리적 인터페이스 블록을 통해 송신될 데이터를 어드레스 정보와 함께 패킷으로 엔코딩하기 위한 엔코더; 및 상기 엔코딩된 패킷을 임시 저장하기 위한 송신 레지스터가 각각 포함 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.
도 4는, 본 발명에 따른 직렬(Serial) 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈간의 연결 접속 상태를 도시한 것으로, 예를 들어 직렬 메모리 컨트롤러(22)와 직렬 메모리 모듈(23)간에는, 2 비트의 다운로드 데이터(DNDATA, DNDATA#) 채널과, 2 비트의 업로드 데이터(UPDATA, UPDATA#) 채널이 할당되는 1 배 직렬 메모리 인터페이스(x1 Serial Memory Interface) 방식이 적용될 수 있다.
또한, 상기 직렬 메모리 컨트롤러(22)와 직렬 메모리 모듈(23)간에는, 4 비트의 다운로드 데이터 채널과 업로드 데이터 채널이 할당되는 2 배 직렬 메모리 인터페이스(x2 Serial Memory Interface) 방식이 적용될 수 있으며, 또한 16 비트의 다운로드 데이터 채널과 업로드 데이터 채널이 할당되는 4 배 직렬 메모리 인터페이스(x4 Serial Memory Interface) 방식이 적용될 수 있다.
그리고, 상기 직렬 메모리 컨트롤러(22)와 직렬 메모리 모듈(23)간에, 32 비트의 다운로드 데이터 채널과 업로드 데이터 채널이 할당되는 8 배 직렬 메모리 인터페이스(x8 Serial Memory Interface) 방식, 또는 64 비트의 다운로드 데이터 채널과 업로드 데이터 채널이 할당되는 16 배 직렬 메모리 인터페이스(x16 Serial Memory Interface) 방식 등이 적용될 수 있다.
한편, 상기 직렬 메모리 컨트롤러(22)에서는, 상기 직렬 메모리 모듈과의 정상적인 인터페이스 동작을 수행하기 위하여, 도 5에 도시한 바와 같이, RANK, BANK, CAS Latency, Mode, Burst Type, Reserved 영역이 각각 포함된 8 비트 초기화 정보를 전송 출력하게 되는 데, 예를 들어 상기 Mode 영역에 기록되는 값이 '0'인 경우, 노멀 모드, '1'인 경우 테스트 모드를 나타내고, 상기 Burst 영역에 기록되는 값이 '0'인 경우, 시퀀셜(Sequential), '1'인 경우 인터페이스(Interface)를 나타낸다.
또한, 도 6에 도시한 바와 같이, 상기 직렬 메모리 컨트롤러(22)에는, 프로토콜 및 드라이브(220), 디코더(221), 엔코더(222), 수신 레지스터(223), 송신 레지스터(224), 그리고 물리적 인터페이스 블록(225)이 포함 구성되며, 상기 직렬 메모리 모듈(23)에는, 메모리 셀(230), 디코더(231), 엔코더(232), 수신 레지스터(233), 송신 레지스터(234), 그리고 물리적 인터페이스 블록(235)이 포함 구성된다.
그리고, 상기 직렬 메모리 컨트롤러(22)의 물리적 인터페이스 블록(225)과, 상기 직렬 메모리 모듈(23)의 물리적 인터페이스 블록(235)은, 다운로드 채널과 업로드 채널을 통해 연결 접속되어, 데이터를 직렬 인터페이스 방식으로 송수신하게 되는 데, 상기 물리적 인터페이스 블록에서는, 인터페이스의 링크(예: x1,x2,x4, x8,x16 interface)를 결정하게 되고, 상기 수신 레지스터에서는, 상대측으로부터 받은 데이터를 임시 저장하게 된다.
또한, 상기 송신 레지스터는, 상대측으로 전송될 데이터를 임시 저장하게 되고, 상기 디코더에서는, 받은 데이터를 어드레스와 데이터로 분리하게 되며, 상기 엔코더에서는, 전송될 데이터(예: 8 비트)를 어드레스 정보와 함께, 패킷(Packet)으로 엔코딩하게 되는 데, 상기와 같이 패킷으로 데이터를 전송하기 때문에, 병렬 인터페이스 방식에서와 같이 클럭 또는 스트로브를 기준으로 타이밍을 일치시키지 않아도 되고, 상기 프로토콜 및 드라이브에서는, 운영 시스템(OS)에서 인식할 수 있는 드라이버를 제공하게 된다.
한편, 상기와 같이 직렬 인터페이스 방식을 적용하는 경우에도, 최대 데이터 전송율은, '(Maximum clock X data bit)/8'이 되는 데, 이때 클럭(Clock)은, 133MHz의 40배속인 5333.333MHz를 기본 인터페이스 클럭으로 사용하고, 1 배 직렬 메모리 인터페이스(x1 Serial Memory Interface)를 적용시키는 경우, '(Maximum clock X data bit)/8 = (5333 X 1)/8 = 667 MB/s'가 된다.
또한, 상기 5333.333MHz를 기본 인터페이스 클럭으로 사용하고, 2 배 직렬 메모리 인터페이스(x2 Serial Memory Interface)를 적용시키는 경우, '(Maximum clock X data bit)/8 = (5333 X 2)/8 = 1.3GB/s'가 되며, 4 배 직렬 메모리 인터페이스(x4 Serial Memory Interface)를 적용시키는 경우, '(Maximum clock X data bit)/8 = (5333 X 4)/8 = 2.6GB/s'가 된다.
그리고, 상기 8 배 직렬 메모리 인터페이스(x8 Serial Memory Interface)를 적용시키는 경우, '(Maximum clock X data bit)/8 = (5333 X 8)/8 = 5.3GB/s'가 되고, 16 배 직렬 메모리 인터페이스(x16 Serial Memory Interface)를 적용시키는 경우, '(Maximum clock X data bit)/8 = (5333 X 16)/8 = 10.6GB/s'가 되므로, 병렬 인터페이스 방식에서의 최대 데이터 전송율(예: 4.3GB/s) 보다 훨씬 높은 뎅터 전송율을 확보할 수 있게 된다.
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
상기와 같이 구성 및 동작되는 본 발명에 따른 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈은, 개인용 컴퓨터 등에 포함 구성되는 메모리 컨트롤러와 메모리 모듈간의 데이터 송/수신 동작을, 직렬 인터페이스(Serial Interface) 방식을 이용하여, 보다 효율적으로 수행할 수 있도록 함으로써, 인터페이스를 위한 신호 라인의 개수를 줄일 수 있게 되어, 인쇄회로기판(PCB)의 설계가 용이해지고, 또한 병렬 인터페이스에서 발생할 수 있는 데이터 스큐를 미연에 예방함과 아울러, 최대 데이터 전송율을 크게 향상시킬 수 있게 되는 매우 유용한 발명인 것이다.
도 1은 일반적인 개인용 컴퓨터에 대한 구성을 도시한 것이고.
도 2는 일반적인 메모리 컨트롤러와 메모리 모듈이 병렬(Parallel) 인터페이스 방식으로 연결 접속된 상태를 도시한 것이고,
도 3은 일반적인 개인용 컴퓨터에서의 데이터 리드(Data Read) 타이밍을 도시한 것이고,
도 4는 본 발명에 따른 직렬(Serial) 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈간의 연결 접속 상태를 도시한 것이고,
도 5는 본 발명에 따른 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러에서 전송되는 8 비트 초기화 정보를 도시한 것이고,
도 6은 본 발명에 따른 직렬(Serial) 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈에 대한 상세 구성을 도시한 것이다.
※ 도면의 주요부분에 대한 부호의 설명
10 : 씨피유 11 : 비디오 컨트롤러
12 : 노스 브리지 13 : 메모리 모듈
14 : I/O 컨트롤러 15 : 사우스 브리지
16 : 하드 디스크 17 : 키보드 컨트롤러
22 : 직렬 메모리 컨트롤러 23 : 직렬 메모리 모듈
220 : 프로토콜 및 드라이브 221,231 : 디코더
222,232 : 엔코더 223,233 : 수신 레지스터
224,234 : 송신 레지스터 225,235 : 물리적 인터페이스 블록
230 : 메모리 셀

Claims (4)

  1. 컴퓨터 시스템 내에 포함 구성되는 메모리 컨트롤러와 메모리 모듈에 있어서,
    인터페이스의 링크를 결정하기 위한 물리적 인터페이스 블록;
    상기 물리적 인터페이스 블록을 통해 수신되는 패킷을 임시 저장하기 위한 수신 레지스터;
    상기 임시 저장된 패킷에서 어드레스 정보와 데이터를 분리하기 위한 디코더;
    상기 물리적 인터페이스 블록을 통해 송신될 데이터를 어드레스 정보와 함께 패킷으로 엔코딩하기 위한 엔코더; 및
    상기 엔코딩된 패킷을 임시 저장하기 위한 송신 레지스터가 각각 포함 구성되는 것을 특징으로 하는 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈.
  2. 제 1항에 있어서,
    상기 메모리 컨트롤러에는, 운영 시스템(OS)에서 인식할 수 있는 드라이버를 제공하기 위한 프로토콜 및 드라이브가 포함 구성되고, 상기 메모리 모듈에는, 다수의 메모리가 포함 구성되는 것을 특징으로 하는 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈.
  3. 제 1항에 있어서,
    상기 메모리 컨트롤러에는, 운영 시스템(OS)에서 인식할 수 있는 드라이버를 제공하기 위한 프로토콜 및 드라이브가 포함 구성되는 직렬 메모리 컨트롤러이고, 상기 메모리 모듈에는, 메모리 셀이 포함 구성되는 직렬 메모리 모듈인 것을 특징으로 하는 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈.
  4. 제 3항에 있어서,
    상기 직렬 메모리 컨트롤러와 직렬 메모리 모듈은, 2n 비트의 다운로드 데이터 채널과, 2n 비트의 업로드 데이터 채널을 통해, 데이터 패킷을 송수신하는 것을 특징으로 하는 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와 메모리 모듈.
KR1020040006434A 2004-01-31 2004-01-31 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈 KR100979109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040006434A KR100979109B1 (ko) 2004-01-31 2004-01-31 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040006434A KR100979109B1 (ko) 2004-01-31 2004-01-31 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈

Publications (2)

Publication Number Publication Date
KR20050078691A true KR20050078691A (ko) 2005-08-08
KR100979109B1 KR100979109B1 (ko) 2010-08-31

Family

ID=37265780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006434A KR100979109B1 (ko) 2004-01-31 2004-01-31 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈

Country Status (1)

Country Link
KR (1) KR100979109B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064473A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160120056A (ko) * 2015-04-07 2016-10-17 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170102730A (ko) * 2016-03-02 2017-09-12 한국전자통신연구원 메모리 인터페이스 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3510801A (en) * 2000-08-17 2002-02-21 Xybernaut Corporation Computer system absent a parallel system bus
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064473A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160120056A (ko) * 2015-04-07 2016-10-17 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11054855B2 (en) 2015-04-07 2021-07-06 Samsung Electronics Co., Ltd. Memory system with multiple channel interfaces and method of operating same
US11625063B2 (en) 2015-04-07 2023-04-11 Samsung Electronics Co., Ltd. Memory system with multiple channel interfaces and method of operating same
KR20170102730A (ko) * 2016-03-02 2017-09-12 한국전자통신연구원 메모리 인터페이스 장치

Also Published As

Publication number Publication date
KR100979109B1 (ko) 2010-08-31

Similar Documents

Publication Publication Date Title
US6795899B2 (en) Memory system with burst length shorter than prefetch length
US8559190B2 (en) Memory systems and method for coupling memory chips
CN110008147B (zh) 存储器控制器以及用于对存储模块进行访问的方法
US7349233B2 (en) Memory device with read data from different banks
US20070150667A1 (en) Multiported memory with ports mapped to bank sets
JP4565966B2 (ja) メモリ素子
CN114207592B (zh) 用于错误检测和校正的方法以及对应的系统和设备
KR100713013B1 (ko) 메모리 모듈 및 그 테스트 방법
CN104021099A (zh) 一种控制数据传输的方法及dma控制器
US20070005836A1 (en) Memory having swizzled signal lines
US20130166875A1 (en) Write data mask method and system
KR100979109B1 (ko) 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈
JP3563352B2 (ja) 書き込み読み出しメモリおよび該メモリの作動方法
JP4786941B2 (ja) ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法
US9298378B2 (en) Logic device
US7561455B2 (en) Memory system using single wavelength optical transmission
CN1751358B (zh) 用于编码自动预充电的装置和方法
US20060236042A1 (en) Training sequence for deswizzling signals
US7404055B2 (en) Memory transfer with early access to critical portion
US11226768B2 (en) Memory controller and method for accessing memory module
US11437114B1 (en) Reduced error correction code for dual channel DDR dynamic random-access memory
US10929029B2 (en) Memory controller and method for accessing memory modules and processing sub-modules
US7296196B2 (en) Redundant column read in a memory array
KR100291191B1 (ko) 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치
JP4646932B2 (ja) メモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 10