KR20050077765A - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR20050077765A
KR20050077765A KR1020050007520A KR20050007520A KR20050077765A KR 20050077765 A KR20050077765 A KR 20050077765A KR 1020050007520 A KR1020050007520 A KR 1020050007520A KR 20050007520 A KR20050007520 A KR 20050007520A KR 20050077765 A KR20050077765 A KR 20050077765A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
power supply
supply line
gate
Prior art date
Application number
KR1020050007520A
Other languages
English (en)
Other versions
KR101193016B1 (ko
Inventor
노다타케시
후쿠모토료타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050077765A publication Critical patent/KR20050077765A/ko
Application granted granted Critical
Publication of KR101193016B1 publication Critical patent/KR101193016B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 용량소자의 면적을 감소시키고, 구동용 TFT의 특성의 변동이나, 구동용 TFT의 게이트 전압 Vgs의 변동에 의해 야기되는 발광소자의 휘도의 변동을 억제할 수 있는 발광장치를 제공한다. 복수의 각 화소는, 발광소자와, 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터와, 비디오신호에 따라서 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터와, 제1의 전원선을 각각 갖고, 복수의 각 화소는 제2의 전원선을 공유한다. 또한, 보정회로는, 게이트 및 드레인이 제2의 전원선에 접속된 제3의 트랜지스터와, 제3의 트랜지스터의 게이트 및 드레인과 제3의 전원선과의 접속을 제어하는 제4의 트랜지스터를 갖고, 발광소자와 제1의 전원선의 사이에, 제1의 트랜지스터 및 제2의 트랜지스터가 직렬로 접속되어 있다. 제1의 트랜지스터의 게이트 전극은 제2의 전원선에 접속되어 있다.

Description

발광장치{LIGHT EMITTING DEVICE}
본 발명은, 발광소자와 전류를 그 발광소자에 공급하기 위한 수단을 복수의 각 화소에 갖는 발광장치에 관한 것이다.
발광소자는 자발광형이기 때문에 시인성이 높고, 백라이트를 필요로 하는 액정표시장치(LCD)와는 달리 표시장치의 박형화에 최적임과 아울러, 시야각이 넓다. 그 때문에 발광소자를 사용한 발광장치는, CRT와 LCD를 대신하는 표시장치로서 주목받고 있고, 최근에는 휴대전화 및 디지탈 스틸 카메라 등의 각 종 전자기기에 적용되고 있다. 구체적으로 제안되어 있는 액티브 매트릭스형 발광장치의 화소의 구성은, 메이커에 따라 다르지만, 보통 적어도 발광소자와, 화소에의 비디오신호의 입력을 제어하는 TFT(스위칭용 TFT)과, 해당 발광소자에 공급하는 전류치를 제어하는 TFT(구동용 TFT)가 각 화소에 설치된다.
그런데, 다결정반도체막을 사용한 TFT(박막트랜지스터)은, 비정질반도체막을 사용한 TFT와 비교해서 이동도가 100배이상 높고, 발광장치의 화소부와 그 주변의 구동회로를 동일 기판 위에 일체로 형성할 수 있다고 하는 이점을 갖고 있다. 그리고, 다결정반도체막은, 레이저 어닐링법을 사용함으로써 저렴한 유리 기판 위에 형성할 수 있다. 그러나 발진기로부터 출력되는 레이저광의 에너지는, 여러가지 요인에 의해 적어도 수 %의 요동을 갖고 있어, 이 요동에 의해 반도체막의 결정화를 균일하게 행하는 것이 방해되고 있다. 결정화가 균일하게 행하여지지 않고, 다결정반도체막의 결정성에 변동이 생기면, 해당 다결정반도체막을 활성층으로서 사용하는 TFT의 특성(예를 들면, 온 전류, 이동도, 임계값 등)에 변동이 생겨버린다. 따라서, 레이저 어닐링법에 의해 형성된 다결정반도체막을 이용하여 구동용 TFT를 형성하면, 해당 구동용 TFT의 특성의 변동에 의해 발광소자의 휘도도 변동되어 버린다.
구동용 트랜지스터의 특성의 변동을 보정하기 위한 회로를 각 화소에 형성하는 경우, 특성의 변동에 기인하는 발광소자의 휘도의 변동을 억제할 수 있다. 그러나, 이 방법이라면, 화소내의 TFT의 수가 증가하기 때문에, 고선명화가 방해되어 버려 바람직하지 못하다.
또한, 발광소자에 사용되는 전계발광 재료의 열화에 따라, 발광소자의 휘도가 저하한다고 하는 문제도 있다. 발광소자에 공급하는 전류를 일정하게 공급함으로써 발광소자에 공급하는 전압을 일정하게 하는 것 보다도, 발광소자의 휘도의 저하는 억제된다. 그러나, 가령 발광소자에 공급하는 전류가 일정하여도, 전계발광 재료가 열화함으로써 휘도는 저하한다. 그리고 그 열화의 정도는, 발광소자가 발광하는 시간이나, 발광소자에 흐르는 전류량에 의존한다. 그 때문에 표시하는 화상에 의해 화소마다의 계조가 다르면, 각 화소의 발광소자의 열화에 차이가 생겨, 휘도에 변동이 생겨버린다.
이러한 경우에, 구동용 TFT를 포화영역에서 동작시킴으로써 전계발광 재료의 열화에 따르는 휘도의 저하를 어느 정도 억제할 수는 있다. 그러나, 포화영역에서 동작하는 TFT의 드레인 전류의 값은, 게이트-소스간의 전압(이하, 게이트 전압이라고 한다) Vgs의 약간의 변동에 영향을 주기 쉽고, 발광소자의 휘도가 변동하기 쉽다. 그 때문에 포화영역에서 구동용 TFT를 동작시킬 경우, 발광소자가 발광하고 있는 기간에, 해당 구동용 TFT의 게이트 전압 Vgs가 변동하지 않도록 주의할 필요가 있다. 그런데, 스위칭용 TFT의 오프 전류가 크다면, 다른 화소에 입력되는 비디오신호의 전위의 변화에 따라, 구동용 TFT의 게이트 전압 Vgs가 변동하기 쉽다. 이 게이트 전압 Vgs의 변동을 막기 위해서는, 해당 TFT의 게이트 전압 Vgs를 유지하기 위한 용량소자의 용량을 크게 하거나, 스위칭용 TFT의 오프 전류를 낮게 억제하거나 할 필요가 있다. 그러나, 스위칭용 TFT의 오프 전류를 낮게 억제하는 것과, 큰 용량을 충전하기 위해서 온 전류를 높게 하는 것의 양쪽을 만족시키도록, TFT의 제조 공정을 최적화하기 위해서는, 비용과 시간을 필요로 하여 곤란한 과제이다. 또한, 용량소자의 점유 면적을 크게 하는 것은, 먼지 등에 기인하는 전극간의 리크의 발생 확률을 향상시키고, 따라서 수율의 저하에 연결되므로 바람직하지 않다. 또한 구동용 TFT의 게이트 전압 Vgs는, 게이트 전극에 생기는 기생 용량에 기인하고, 다른 TFT의 스위칭이나 신호선, 주사선의 전위의 변동 등에 따라, 변동하기 쉽다는 문제도 있다.
본 발명은 전술한 문제를 감안하여, 용량소자의 면적을 감소시키고, 게다가 기존의 프로세스로 제조된 TFT를 사용하면서, 구동용 TFT의 특성의 변동이나, 구동용 TFT의 게이트 전압 Vgs의 변동에 의해 야기되는 발광소자의 휘도의 변동을 억제할 수 있고, 게다가 전계발광 재료의 열화에 따르는 발광소자의 휘도의 저하나 휘도 얼룩의 발생을 억제할 수 있는 발광장치를 제공한다.
본 발명에서는, 발광소자에 공급하는 전류의 값을 결정하는 트랜지스터(구동용 트랜지스터)에 추가하여, 스위칭소자로서 기능하는 트랜지스터(전류제어용 트랜지스터)를 구동용 트랜지스터와 직렬로 접속한다. 그리고, 구동용 트랜지스터의 게이트에, 구동용 트랜지스터가 온이 되도록 같은 전위를 줌으로써 항상 구동용 트랜지스터에 전류를 흘릴 수 있는 상태를 정해 둔다. 또한 전류제어용 트랜지스터는 선형영역에서 동작시켜, 그 게이트의 전위를, 화소에 입력되는 비디오신호로 제어한다. 또 구동용 트랜지스터는 포화영역에서 동작시키는 것이 바람직하고, 해당 구동용 트랜지스터의 드레인 전류로 발광소자의 휘도를 제어한다.
전류제어용 트랜지스터를 선형영역에서 동작시킴으로써 그 소스-드레인간 전압(드레인 전압) Vds는 발광소자에 가해지는 전압 Vel에 대하여 매우 작아지고, 게이트 전압 Vgs의 약간의 변동이, 발광소자에 흐르는 전류에 영향을 주기 어려워진다. 따라서, 상기 전류제어용 트랜지스터의 게이트-소스간에 설치된 용량소자의 용량을 크게 하거나, 화소에의 비디오신호의 입력을 제어하는 스위칭용 트랜지스터의 오프 전류를 낮게 억제하거나 하지 않아도, 발광소자에 흐르는 전류가 변동하기 어려워진다. 이때, 발광소자에 흐르는 전류는, 전류제어용 트랜지스터의 게이트에 기생하는 기생 용량에 의한 영향도 받지 않는다. 그리고, 전류제어용 트랜지스터는 발광소자에의 전류의 공급의 유무를 선택할뿐이고, 발광소자에 흐르는 전류의 값은, 포화영역에서 동작하는 구동용 트랜지스터에 의해 결정된다.
또한, 본 발명에서는, 포화영역에서 동작시키는 구동용 트랜지스터의 게이트의 전위는, 비디오신호에 의해 제어되지 않고, 구동용 트랜지스터가 온 되도록 유지된다. 포화영역에서 동작하는 구동용 트랜지스터는, 게이트 전압 Vgs의 약간의 변동에 대하여 드레인 전류가 영향을 주기 쉽지만, 본 발명에서는 구동용 트랜지스터의 게이트의 전위를 고정할 수 있어, 게이트 전압 Vgs가 변동하지 않는다. 따라서, 스위칭용 트랜지스터의 스위칭동작에 관계되지 않고, 드레인 전류를 일정하게 유지하기 쉬워, 화질을 대단히 높일 수 있다. 또한 화소에의 비디오신호의 입력을 제어하는 트랜지스터의 오프 전류를 낮게 억제하기 위해서 프로세스를 최적화하지 않아도 되므로, 트랜지스터 제조 프로세스를 간략화할 수 있고, 비용 삭감, 수율 향상에 크게 공헌할 수 있다.
또한, 구동용 트랜지스터를 포화영역에서 동작시킴으로써 드레인 전류가 드레인-소스간 전압(이하, 드레인 전압이라고 한다) Vds에 의해 변화되지 않고, Vgs만에 의해 정해지게 되므로, 발광소자의 열화에 따라 Vel이 커지는 대신에 Vds가 작아져도 드레인 전류의 값은 비교적 일정하게 유지된다. 따라서, 전계발광 재료의 열화에 따르는 발광소자의 휘도의 저하나 휘도 얼룩의 발생을 억제할 수 있다.
또한, 본 발명에서는, 구동용 트랜지스터의 게이트에 주어지는 전위를, 보정용 트랜지스터의 특성에 맞춰서 보정한다. 구체적으로는, 게이트와 드레인이 접속된 보정용의 트랜지스터(이하, 보정용 트랜지스터라고 한다)을 사용하고, 전원전위에 해당 보정용 트랜지스터의 임계값 전압을 상승시킨 전위를, 구동용 트랜지스터의 게이트에 준다. 구동용 트랜지스터의 게이트에 주어지는 전위를, 임계값전압에 맞춰서 보정함으로써 임계값 전압의 변동에 의존하는 휘도의 변동을 억제할 수 있다.특히 구동용 트랜지스터를 포화영역에서 동작시킬 경우,｜Vth｜에 대한 ｜Vgs｜의 비가 작으므로, 임계값 전압 Vth의 변동에 의해 발광소자에 흐르는 전류가 좌우되기 쉽지만, 본 발명에서는 임계값전압을 보정할 수 있으므로, 포화영역을 사용하여도 휘도의 변동을 억제할 수 있다.
또는, 전원전위에 보정용 트랜지스터의 임계값전압을 더하여 얻어진 전위를 공급하는 것이 아니고, 보정용 트랜지스터의 드레인 전류가 원하는 값이 되도록 보정용 트랜지스터의 게이트 전압 Vgs를 정하고, 해당 게이트 전압을 이용하여 전원전위를 보정하고, 구동용 트랜지스터의 게이트에 주도록 해도 된다. 이 경우, 구동용 트랜지스터의 임계값전압의 변동뿐만 아니라, 드레인 전류의 값을 변동시키는 것 외의 특성, 예를 들면 이동도 등의 변동도 가미하여, 전원전위를 보정할 수 있다.
이때 보정용 트랜지스터의 특성은, 구동용 트랜지스터의 특성에 보다 가까운 쪽이, 전위의 보정을 더 정확하게 행할 수 있다. 그래서, 본 발명에서는, 트랜지스터에 사용되는 반도체막을 레이저광으로 결정화할 때에, 구동용 트랜지스터의 활성층이 되는 영역과, 해당 구동용 트랜지스터에 대응하는 보정용 트랜지스터의 활성층이 되는 영역이, 같은 빔 스폿내에 들어가도록 하는 것이 바람직하다. 이때, 1 부분에 복수 펄스의 레이저광을 조사하는 경우에는, 적어도 1펄스에 있어서, 같은 빔 스폿내에 상기 2개 영역이 들어가도록 한다. 상기 구성에 의해, 펄스간에 레이저광의 출력이 변동해도, 구동용 트랜지스터의 활성층과, 해당 구동용 트랜지스터에 대응하는 보정용 트랜지스터의 활성층으로, 결정성의 변동을 감소할 수 있다. 따라서, 이것들 2개 트랜지스터의 특성을 균일하게 얻을 수 있고, 전위의 보정을 더 정확하게 행할 수 있다.
본 발명에서는, 구동용 트랜지스터의 게이트에 전위를 주기 위한 배선을, 복수의 화소에서 공유하고 있다. 따라서, 화소마다 보정용 트랜지스터를 형성할 필요는 없고, 구동용 트랜지스터의 게이트에 전위를 주기 위한 배선에 대응하도록, 보정용 트랜지스터를 형성해 두어도 된다.
또한, 구동용 트랜지스터와, 해당 구동용 트랜지스터에 대응하는 보정용 트랜지스터의 특성을 갖추기 위해서, 이것들 2개의 트랜지스터에 있어서, L/W비(채널길이와 채널 폭의 비)를 일치시키도록 하여도 된다.
이때, 구동용 트랜지스터의 L을 W보다 길고, 전류제어용 트랜지스터의 L을 W와 같거나, 그것보다 짧게 하여도 된다. 보다 바람직하게는, 구동용 트랜지스터의 L/W 비를 5 이상으로 하면 된다. 구동용 트랜지스터의 L을 W보다 길게함으로써, 포화영역에서의 드레인 전류의 선형성이 보다 높아지고, 구동용 트랜지스터의 특성의 변동에 기인한 화소간의 발광소자의 휘도의 변동을 더 억제할 수 있다. 또한 구동용 트랜지스터의 채널길이를 L1, 채널 폭을 W1, 전류제어용 트랜지스터의 채널길이를 L2, 채널 폭을 W2라고 하면, L1/W1:L2/W2=X:1일 때, X는 5이상 6000이하로 하는 것이 바람직하다. 예로서는, L1/W1=500㎛/3㎛, L2/W2=3㎛/100㎛로 하는 경우를 들 수 있다.
또한, 본 명세서에 있어서 발광소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 OLED(Organic Light Emitting Diode)이나, FED(Field Emission Display)에 사용하고 있는 MIM형 전자원 소자(전자방출소자)등이 포함된다.
발광소자의 하나인 OLED(Organic Light Emitting Diode)는, 전장을 가함으로써 발생하는 루미네센스(Electroluminescence)을 얻을 수 있는 전계발광 재료를 포함하는 층(이하, 전계발광층이라고 적음)과, 양극과, 음극을 갖고 있다. 전계발광층은 양극과 음극의 사이에 설치되어 있고, 단층 또는 복수의 층으로 구성되어 있다. 이들층 중에 무기화합물을 함유하고 있는 경우도 있다. 전계발광층에서의 루미네센스에는, 일중항 여기상태로부터 기저상태로 돌아갈 때의 발광(형광)과 삼중항여기상태로부터 기저상태로 돌아갈 때의 발광(인광)이 포함된다.
본 명세서에서는, 양극과 음극의 2개 전극 중, 구동용 트랜지스터에 의해 전위를 제어할 수 있다. 한쪽의 전극을 제1의 전극, 다른쪽의 전극을 제2의 전극으로 한다.
또 발광장치는, 발광소자가 봉지된 상태에 있는 패널과, 해당 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한 본 발명은, 해당 발광장치를 제조하는 과정에서의, 발광소자가 완성되기 전의 일 형태에 해당하는 소자기판에 관한 것으로, 해당 소자기판은, 전류를 발광소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다.
이때, 소자기판은, 본 발명의 발광장치를 제조하는 과정에서의, 발광소자가 완성되기 전의 일형태에 해당한다. 구체적으로는, 발광소자의 제1의 전극만이 형성된 상태이여도 되고, 제1의 전극이 되는 도전막을 막형성한 후에, 패터닝해서 제1의 전극을 형성하기 전의 상태이어도 되고, 모든 형태가 적합하다.
이때, 본 발명의 발광장치에 있어서 사용되는 트랜지스터로서, 다결정반도체, 미결정반도체(세미 비결정질 반도체를 포함함), 비결정질 반도체를 사용한 박막트랜지스터를 사용할 수 있지만, 본 발명의 발광장치에 사용할 수 있는 트랜지스터는 박막트랜지스터에 한정되지 않는다. 단결정 실리콘을 이용하여 형성된 트랜지스터이여도 되고, SOI를 사용한 트랜지스터이여도 된다. 또한 유기반도체를 사용한 트랜지스터이여도 되고, 카본 나노튜브를 사용한 트랜지스터이여도 된다. 또 본 발명의 발광장치의 화소에 설치된 트랜지스터는, 단일 게이트 구조를 갖고 있어도 되고, 더블 게이트 구조나 2개의 게이트보다 많은 멀티 게이트 구조이여도 된다.
세미 비결정질 반도체란, 비정질과 결정구조(단결정 및 다결정을 포함한다)의 중간 구조의 반도체를 포함하는 막이다. 이 세미 비결정질 반도체는, 자유에너지적으로 안정된 제3의 상태를 갖는 반도체로, 단거리질서를 갖고 격자왜곡을 갖는 결정질의 것으로, 그 입경을 0.5∼20nm으로 하여서 비단결정반도체중에 분산되게 해서 존재하게 하는 것이 가능하다. 세미 비결정질 반도체는, 그 라만(Raman) 스펙트럼이 520cm-1보다도 저파수측으로 쉬프트하고 있고, 또 X선 회절에서는 Si결정격자에 유래한다고 하는 (111), (220)의 회절 피크가 관측된다. 또한 댕글링 본드의 중화제로서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 함유하고 있다. 여기서는, 편의상, 이러한 반도체를 세미 비결정질 반도체(SAS)라고 부른다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함시켜서 격자왜곡을 더 촉진시킴으로써 안정성이 늘어나 양호한 세미 비결정질 반도체를 얻을 수 있다.
본 발명에서는, 전류제어용 트랜지스터의 게이트와 소스간에 설치된 용량소자의 용량을 크게 하거나, 화소에의 비디오신호의 입력을 제어하는 트랜지스터의 오프 전류를 낮게 하지 않아도, 발광소자에 흐르는 전류가 변동하기 어려워진다. 또한, 발광소자에 흐르는 전류는, 전류제어용 트랜지스터의 게이트에 기생하는 기생 용량에 의한 영향도 받지 않는다. 그리고, 전류제어용 트랜지스터는 발광소자에의 전류의 공급의 유무를 선택할뿐이고, 발광소자에 흐르는 전류의 값은, 구동용 트랜지스터에 의해 결정된다. 이 때문에, 변동 요인이 줄어들어, 화질을 대단히 높일 수 있다. 또한 화소에의 비디오신호의 입력을 제어하는 트랜지스터의 오프 전류를 낮게 억제하기 위해서 프로세스를 최적화하지 않아도 되므로, 트랜지스터 제조 프로세스를 간략화할 수 있고, 비용 삭감, 수율 향상에 크게 공헌할 수 있다.
또한, 본 발명에서는, 구동용 트랜지스터를 포화영역에서 동작시켜도, 구동용 트랜지스터의 게이트의 전위를 고정할 수 있으므로, 게이트 전압 Vgs가 변동하기 어렵다. 구동용 트랜지스터를 포화영역에서 동작시킴으로써 드레인 전류가 드레인 전압 Vds에 의해 변화되지 않고, Vgs만에 의해 정해지게 되므로, 발광소자의 열화에 따라 Vel이 커지는 대신에 Vds가 작아져도 드레인 전류의 값은 일정하게 유지된다. 따라서, 전계발광 재료의 열화에 따르는 발광소자의 휘도의 저하나 휘도 얼룩의 발생을 억제할 수 있다.
또한 구동용 트랜지스터의 게이트에 주어지는 전위를, 임계값전압에 맞춰서 보정함으로써 임계값전압의 변동에 의존하는 휘도의 변동을 억제할 수 있다. 특히 구동용 트랜지스터를 포화영역에서 동작시킬 경우, ｜Vth｜에 대한 ｜Vgs｜의 비가 작으므로, 임계값전압 Vth의 변동에 의해 발광소자에 흐르는 전류가 좌우되기 쉽지만, 본 발명에서는 임계값전압을 보정할 수 있으므로, 포화영역을 사용하고 있어도 휘도의 변동을 억제할 수 있다.
또한, 본 발명에서는, 구동용 트랜지스터의 게이트에 전위를 주기 위한 배선에 대응하도록, 보정용 트랜지스터를 형성해 두어도 되고, 화소마다 보정용 트랜지스터를 형성할 필요는 없다. 따라서, 화소내의 트랜지스터의 수가 증가하는 것을 억제할 수 있고, 해상도가 높아지게 된다.
[발명을 실시하기 위한 최선의 형태]
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명하지만, 본 발명은 많은 다른 형태로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 따라서, 본 실시예의 기재 내용에 한정해서 해석되서는 안된다.
도 1a에, 본 발명의 발광장치가 갖는 화소의 일형태를 나타낸다. 도 1에 나타내는 화소는, 발광소자(101)와, 비디오신호의 화소에의 입력을 제어하기 위한 스위칭소자로서 사용하는 트랜지스터(스위칭용 트랜지스터)(102)와, 발광소자(101)에 공급되는 전류의 값을 제어하는 구동용 트랜지스터(103)와, 발광소자(101)에의 전류의 공급의 유무를 선택하는 전류제어용 트랜지스터(104)를 갖고 있다. 또한, 도 1a에는 도시되어 있지 않지만, 비디오신호의 전위를 유지하기 위한 용량소자를 화소에 형성해도 된다.
구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)는, 같은 극성이여도 다른 극성이여도 어느쪽이어도 된다. 구동용 트랜지스터(103)는 포화영역에서 동작시키고, 전류제어용 트랜지스터(104)는 선형영역에서 동작시킨다. 또 구동용 트랜지스터(103)는 포화영역에서 동작시키는 것이 바람직하지만, 본 발명은 반드시 이 구성에 한정되지 않고, 구동용 트랜지스터(103)를 선형영역에서 동작시켜도 된다. 또한, 스위칭용 트랜지스터(102)는 선형영역에서 동작시킨다. 구동용 트랜지스터(103)에는 인핸스먼트형 트랜지스터를 이용하여도 되고, 디플리션형 트랜지스터를 이용하여도 된다. 스위칭용 트랜지스터(102)는, N채널형이여도 P채널형이여도 어느쪽이어도 된다.
발광소자(101)는 양극과 음극과, 양극과 음극과의 사이에 설치된 전계발광층으로 이루어진다. 양극과 음극은, 어느 한쪽을 제1의 전극, 다른쪽을 제2의 전극으로서 사용한다.
도 1a와 같이, 구동용 트랜지스터(103)가 P형일 경우, 발광소자(101)의 양극을 제1의 전극으로 하고 음극을 제2의 전극으로 하여 사용하는 것이 바람직하다. 반대로, 구동용 트랜지스터(103)가 N채널형일 경우, 발광소자(101)의 음극을 제1의 전극으로 하여서 양극을 제2의 전극으로서 사용하는 것이 바람직하다.
스위칭용 트랜지스터(102)의 게이트는, 주사선 Gj(j=1∼y)에 접속되어 있다. 스위칭용 트랜지스터(102)의 소스와 드레인은, 한쪽이 신호선 Si(i=1∼x)에, 또 한쪽이 전류제어용 트랜지스터(104)의 게이트에 접속되어 있다. 구동용 트랜지스터(103)의 게이트는 제2의 전원선 Vbi(i=1∼x)에 접속되어 있다. 그리고, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)는, 제1의 전원선 Vai(i=1∼x)로부터 공급되는 전류가, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)의 드레인 전류로서 발광소자(101)에 공급되도록, 제1의 전원선 Vai(i=1∼x), 발광소자(101)과 접속되어 있다. 본 실시예에서는, 구동용 트랜지스터(103)의 소스가 제1의 전원선 Vai(i=1∼x)에 접속되고, 구동용 트랜지스터(103)와 발광소자(101)의 제1의 전극의 사이에, 전류제어용 트랜지스터(104)가 설치된다.
용량소자를 형성할 경우, 해당 용량소자가 갖는 2개의 전극은, 한쪽이 제1의 전원선 Vai(i=1∼x)에 접속되고, 또 한쪽이 전류제어용 트랜지스터(104)의 게이트에 접속되도록 한다. 용량소자는, 전류제어용 트랜지스터(104)의 게이트 전위를 유지하도록 설치된다.
이때, 도 1a에 나타내는 화소의 구성은, 본 발명의 일형태를 나타낸 것에 지나지 않고, 본 발명의 발광장치는 도 1a에 한정되지 않는다. 예를 들면 도 1b에 나타낸 것처럼 구동용 트랜지스터(103)의 드레인을 발광소자(101)의 제1의 전극에 접속하고, 구동용 트랜지스터(103)와 제1의 전원선 Vai(i=1∼x)의 사이에 전류제어용 트랜지스터(104)를 형성해도 된다. 또 도 1b에서는, 도 1a에서 이미 나타낸 것에 동일한 부호를 부착한다.
또한, 기록된 비디오신호의 전위를 소거하기 위한 트랜지스터(소거용 트랜지스터)를, 각 화소에 형성해도 된다. 도 1c에, 도 1a에 나타내는 화소에 소거용 트랜지스터를 형성한 예를 나타낸다. 이때, 도 1c에서는, 도 1a에서 이미 나타낸 것과 동일한 부호를 부착한다. 도 1c에 나타내는 화소에서는, 스위칭용 트랜지스터(102)의 게이트에 접속된 주사선 이외에, 소거용 트랜지스터(105)의 게이트에 접속된 주사선이 형성되어 있다. 이것들 2개의 주사선을 구별하기 위해서, 도 1c에서는, 전자를 제1의 주사선 Gaj(j=1∼y), 후자를 제2의 주사선 Gbj(j=1∼y)로 나타낸다. 그리고, 소거용 TFT(105)의 소스와 드레인은, 한쪽이 제1의 전원선 Vai(i=1∼x)에, 다른쪽이 전류제어용 TFT(104)의 게이트에 접속되어 있다.
이때, 도 1d에 나타낸 것처럼, 도 1c에 나타내는 화소에 있어서, 구동용 트랜지스터(103)의 드레인을 발광소자(101)의 제1의 전극에 접속하고, 구동용 트랜지스터(103)과 제1의 전원선 Vai(i=1∼x)의 사이에 전류제어용 트랜지스터(104)를 형성해도 된다. 이때, 도 1d에서는, 도 1c에서 이미 나타낸 것에 동일한 부호를 부착한다.
다음에, 구동용 트랜지스터(103)의 게이트에 접속된 제2의 전원선 Vbi(i=1∼x)의 전위를 보정하기 위한 회로(이하, 보정회로라고 한다)에 관하여 설명한다. 도 2에, 본 발명의 발광장치의 화소부와, 보정회로의 구성을, 일례로서 나타낸다. 이때, 도 2에서는, 도 1a에서 이미 나타낸 것과 동일한 부호를 부착한다.
도 2에 나타낸 것처럼, 화소부(201)에는 복수의 화소(202)가 형성되어 있다. 이때, 도 2에서는, 도 1a에 나타낸 구성을 갖는 화소(202)를 예시하고 있지만, 화소부(201)가 갖는 화소(202)의 구성은 이것에 한정되지 않는다.
또 제2의 전원선 Vb1∼Vb3은, 보정회로(203)에 각각 접속되어 있다. 이때, 도 2에서는, 제1의 전원선 Va1∼Va3, 제2의 전원선 Vb1∼Vb3, 주사선 G1∼G3이 화소부(201)에 형성되어 있는 예를 나타내고 있지만, 각 배선의 수는 이것에 한정되지 않고, 또 도 1c 및 도 1d에 나타낸 화소와 마찬가지로, 제1의 주사선과 제2의 주사선이 화소부(201)에 형성되어 있어도 된다.
보정회로(203)는, 제각기 제2의 전원선 Vb1∼Vb3에 대응하도록, 게이트와 드레인이 접속된 보정용 트랜지스터(204)와, 보정용 트랜지스터(204)의 드레인 및 게이트와 제3의 전원선(205)과의 사이의 접속을 제어하는 트랜지스터(206)를 갖고 있다. 이때, 보정용 트랜지스터(204)의 소스는, 제4의 전원선(207)에 접속되어 있다.
또 보정용 트랜지스터(204)의 드레인 및 게이트는, 제2의 전원선 Vb1∼Vb3에 접속되어 있다.
보정용 트랜지스터(204)는, 화소(202)가 갖는 구동용 트랜지스터(103)와 같은 극성을 갖는다고 한다. 이때, 보정용 트랜지스터(204)와 구동용 트랜지스터(103)는, 임계값전압 등의 특성이 동일한 쪽이 바람직하다. 구체적으로는, 그 2개의 트랜지스터의 L/W의 비를 서로 거의 동일하게 하는 것이 바람직하다.
또한 구동용 트랜지스터(103)와 보정용 트랜지스터(204)가 P채널형일 경우, 제4의 전원선(207)의 전위를, 제1의 전원선 Va1∼Va3의 전위보다도 낮게 설정한다. 또 제3의 전원선(205)의 전위를, 제4의 전원선의 전위로부터 보정용 트랜지스터의 임계값전압 Vth를 뺀 전위보다도 낮아지도록 설정한다. 그리고, 제1의 전원선 Va1∼Va3의 전위를, 발광소자(101)가 갖는 제2의 전극의 전위보다도 높아지도록 설정한다. 구체적으로, 제1의 전원선 Va1∼Va3과, 발광소자(101)가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)가 동시에 온일 경우에, 발광소자(101)에 순방향 바이어스의 전류가 공급되는 정도로 한다.
한편, 구동용 트랜지스터(103)와 보정용 트랜지스터(204)가 N채널형일 경우, 제4의 전원선(207)의 전위를, 제1의 전원선 Va1∼Va3의 전위보다도 높게 설정한다. 이때 제3의 전원선(205)의 전위를, 제4의 전원선의 전위로부터 보정용 트랜지스터의 임계값전압 Vth를 더한 전위보다도 높아지도록 설정한다. 그리고, 제1의 전원선Va1∼Va3의 전위를, 발광소자(101)가 갖는 제2의 전극의 전위보다도 낮아지도록 설정한다. 구체적으로, 제1의 전원선 Va1∼Va3과, 발광소자(101)가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)이 동시에 온(ON)일 경우에, 발광소자(101)에 순방향 바이어스의 전류가 공급되는 정도로 한다.
이때, 트랜지스터(206)는, N채널형이여도 P채널형이여도 어느쪽이어도 된다.
다음에, 도 1a에 나타낸 화소를 예로 들어, 도 2에 나타낸 본 발명의 발광장치의 구동방법에 관하여 설명한다. 도 1a에 나타내는 화소는, 그 동작을 기록하는 기간과, 유지 기간으로 나누어서 설명할 수 있다. 도 3a에는 기록 기간에서 전류제어용 트랜지스터(104)가 온일 경우의 동작을, 도 3b에는 기록 기간에서 전류제어용 트랜지스터(104)가 오프일 경우의 동작을 나타낸다. 또 도 3c에, 유지 기간에서 전류제어용 트랜지스터(104)가 온일 경우의 동작을, 도 3d에, 유지 기간에서 전류제어용 트랜지스터(104)가 오프일 경우의 동작을 나타낸다. 이때, 도 3a∼도 3d에서는 동작을 이해하기 쉽게 하기 위해서, 스위칭용 트랜지스터(102)와, 전류제어용 트랜지스터(104)를 간단히 스위치로서 나타낸다.
우선, 기록 기간에 있어서, 주사선 Gj(j=1∼y)이 순차적으로 선택된다. 주사선 Gj가 선택되면, 주사선 Gj에 게이트가 접속되어 있는 스위칭용 트랜지스터(102)가 온이 된다. 그리고, 신호선 Si(i=1∼x)에 입력된 비디오신호가, 스위칭용 트랜지스터(102)가 온됨으로써 전류제어용 트랜지스터(104)의 게이트에 입력된다.
이때, 비디오신호의 전위에 따라서, 전류제어용 트랜지스터(104)가, 도 3a에 나타낸 것처럼 온이 되면, 제1의 전원선 Vai(i=1∼x)을 거쳐서 전류가 발광소자(101)에 공급된다. 발광소자(101)에 흐르는 전류는, 구동용 트랜지스터(103)의 드레인 전류와, 발광소자(101)의 전압전류특성에 의해 결정된다. 그리고, 발광소자(101)는, 공급되는 전류에 적당한 휘도로 발광한다. 한편, 비디오신호의 전위에 따라, 전류제어용 트랜지스터(104)가 도 3b에 나타낸 것처럼 오프가 되면, 발광소자(101)에의 전류의 공급은 정지하고, 발광소자(101)는 비발광 상태가 된다.
다음에, 유지 기간에서는, 주사선 Gj(j=1∼y)의 선택이 종료하고, 스위칭용 트랜지스터(102)가 오프가 된다. 그리고, 기록 기간에 있어서 화소에 입력된 비디오신호의 전위는, 유지 기간에서도 용량소자 등에 의해 유지되어 있다. 따라서, 기록 기간에 있어서 도 3a에 나타낸 것처럼, 전류제어용 트랜지스터(104)가 온이었을 경우, 도 3c에 나타낸 것처럼 유지 기간에서도 전류제어용 트랜지스터(104)는 온인채로 있다. 따라서 발광소자(101)는, 발광의 상태를 유지한다. 반대로, 기록 기간에 있어서, 도3b에 나타낸 것처럼 전류제어용 트랜지스터(104)가 오프인 경우, 도 3d에 나타낸 것처럼, 유지 기간에서도 전류제어용 트랜지스터(104)는 오프인채로 있다. 따라서, 발광소자(101)는, 비발광 상태를 유지한다.
상기 동작에 의해, 화상을 표시할 수 있다. 이때, 계조는, 상기 동작을 1프레임기간내에서 반복하여 표시할 수 있다. 계조수는, 1프레임 기간내에서, 발광소자가 발광하고 있는 기록 기간과 유지 기간의 전체 시간을 제어함으로써 결정할 수 있다.
이때, 상기 동작에서는, 기록 기간에 있어서 발광소자(101)의 발광이 비디오신호에 따라서 제어되어 있지만, 본 발명에서는 이 구성에 한정되지 않는다. 예를 들면, 비디오신호에 따르지 않고, 기록 기간에 있어서 발광소자(101)에의 전류의 공급을 정지하고, 모든 발광소자(101)를 비발광 상태로 하여도 된다. 구체적으로는, 기록 기간만, 발광소자(101)의 제2의 전극과 제1의 전원선 Vai(i=1∼x)의 사이의 전위차를 메우면 된다. 또는 기록 기간만, 발광소자를 다이오드로 선정했을 때에, 발광소자(101)가 갖는 한 쌍의 전극간에 역방향 바이어스의 전압이 채워지도록, 제2의 전극과 제1의 전원선 Vai(i=1∼x)의 사이의 전위차를 설정하면 된다. 혹은, 발광소자에 흐르는 전류의 경로를 스위치 등으로 차단해도 된다.
또한, 도 1c, 도 1d에 나타낸 바와 같은 소거용 트랜지스터(105)를 갖는 화소의 경우, 제2의 주사선 Gbj(j=1∼y)이 선택되어서 소거용 TFT(105)가 온이 되면, 제1의 전원선 Va1∼Vax의 전위가 전류제어용 TFT(104)의 게이트에 줄 수 있다. 따라서, 전류제어용 TFT(104)가 오프가 되기 때문에, 발광소자(101)에 강제적으로 전류가 공급되지 않는 상태를 발생할 수 있다.
다음에, 도 2에 나타낸 보정회로(203)의 동작에 대해서, 도 4a 및 도 4b를 사용하여 설명한다. 도 4a에서는, 제2의 전원선 Vbi의 전위를 보정할 때의, 보정회로(203)의 동작을 보이고 있다. 또한, 도 4b에서는, 보정된 전위를 유지하는 기간의 보정회로(203)의 동작을 보이고 있다. 이때, 도 4a, 도 4b에서는 동작을 이해하기 쉽게 하기 위해서, 트랜지스터(206)를 간단히 스위치로서 나타낸다.
우선, 도 4a에 나타낸 것처럼 트랜지스터(206)을 온으로 함으로써 제3의 전원선(205)의 전위를 보정용 트랜지스터(204)의 게이트 및 드레인에 준다. 또한 보정용 트랜지스터(204)의 소스에는, 제4의 전원선(207)의 전위가 주어져 있다. 또 상기한 바와 같이, 보정용 트랜지스터(204)가 P채널형일 경우, 제3의 전원선(205)의 전위는, 제4의 전원선의 전위로부터 보정용 트랜지스터의 임계값전압 Vth를 뺀 전위보다도 낮아지도록 설정하고 있다. 따라서, 보정용 트랜지스터(204)는 온되고, 제3의 전원선(205)과 제4의 전원선의 전위차에 적당한 전류가, 보정용 트랜지스터(204)의 소스와 드레인의 사이에 흐른다.
다음에, 도 4b에 나타낸 것처럼 트랜지스터(206)를 오프한다. 그 후, 보정용 트랜지스터(204)의 소스와 드레인의 사이에 흐르는 전류의 경로가 차단된다. 따라서, 보정용 트랜지스터(204)의 게이트 전압 Vgs가, 임계값전압 Vth와 같아질 때까지, 보정용 트랜지스터(204)의 소스와 드레인의 사이에 전류가 어느 정도 계속해서 흘러, 최종적으로 게이트 전압 Vgs가 임계전압 Vth와 같아져서, 보정용 트랜지스터(204)는 오프된다. 따라서, 보정용 트랜지스터(204)가 오프할 때, 보정용 트랜지스터(204)의 게이트 및 드레인에 접속된 제2의 전원선 Vbi에는, 제4의 전원선(207)의 전위로부터 임계값전압 Vth를 뺀 전위가 주어지게 된다.
이때, 상기한 바와 같이, 보정용 트랜지스터(204)가 P채널형일 경우, 제4의 전원선(207)의 전위는, 제1의 전원선 Vai의 전위보다도 낮게 설정한다. 따라서, 전류제어용 트랜지스터(104)가 온일 경우, 구동용 트랜지스터(103)와 보정용 트랜지스터(204)의 임계값전압이 동일하다고 가정하면, 구동용 트랜지스터(103)의 게이트 전압은 임계값전압보다 낮아지므로 온이 되고, 발광소자(101)에 전류가 공급된다. 상기 구성에 의해, 구동용 트랜지스터(103)의 임계값전압이 변동해도, 그 변동에 맞춰서 구동용 트랜지스터(103)의 게이트 전압 Vgs를 보정할 수 있으므로, 발광소자(101)에 공급되는 전류의 변동을 억제할 수 있다.
이때, 도 2에 나타내는 보정회로(203)는, 화소(202)의 동작과 병행되게 동작할 수 있다.
이때, 도 2, 도 4a, 도 4b에서는, 보정용 트랜지스터(204)의 드레인 및 게이트가, 제2의 전원선 Vb1∼Vb3에 직접 접속되어 있는 예를 나타내고 있지만, 본 발명은 이 구성에 한정되지 않는다. 보정용 트랜지스터(204)의 드레인 및 게이트와, 제2의 전원선 Vb1∼Vb3과의 접속을 제어하기 위한 스위치를 설치해도 된다. 이 경우, 도 4a에 나타낸 것처럼, 트랜지스터(206)를 온으로 하여, 제3의 전원선(205)의 전위를 보정용 트랜지스터(204)의 게이트 및 드레인에 공급할 때는, 상기 스위치를 온으로 한다. 그리고, 도 4b에 나타낸 것처럼 트랜지스터(206)를 오프함으로써 보정용 트랜지스터(204)가 오프한 후, 게이트 및 드레인에 접속된 제2의 전원선 Vbi에, 제4의 전원선(207)의 전위로부터 임계값전압 Vth를 뺀 전위가 주어졌을 때를 적당히 가늠하여, 상기 스위치를 오프하면 된다. 상기 스위치를 설치함으로써, 보정한 후에 제2의 전원선 Vbi의 전위가 변동하는 것에 따라 억제할 수 있다.
또한, 보정회로(203)는, 그 출력측에 임피던스 변환기를 설치하여도 된다. 도 17a에, 제2의 전원선 Vbi와 보정용 트랜지스터(204)의 드레인 및 게이트의 사이에, 전압 폴로워(220)를 설치하고 있는 예를 나타낸다. 전압 폴로워(220)는, 비반전 입력 단자가 보정용 트랜지스터(204)의 드레인 및 게이트에, 출력 단자가 제2의 전원선 Vbi에 접속되도록 설치한다. 상기 구성에 의해, 제2의 전원선 Vbi의 배선 저항에 기인하는 전위의 강하를 억제할 수 있다.
다음에, 도 2와는 다른 구성을 갖는 보정회로에 관하여 설명한다. 도 5에, 본 발명의 발광장치의 화소부와, 보정회로의 구성을, 일례로서 나타낸다. 이때, 도 5에서는, 도 1a에서 이미 나타낸 것에 동일한 부호를 부착한다.
도 5에 나타낸 것처럼, 화소부(501)에는 복수의 화소(502)가 형성되어 있다. 이때, 도 5에서는, 도 1a에 나타낸 구성을 갖는 화소(502)를 예시하고 있지만, 화소부(501)이 갖는 화소(502)의 구성은 이것에 한정되지 않는다.
또한, 제2의 전원선 Vb1∼Vb3은, 보정회로(503)에 각각 접속되어 있다. 이때, 도 5에서는, 제1의 전원선 Va1∼Va3, 제2의 전원선 Vb1∼Vb3, 주사선 G1∼G3이 화소부(501)에 형성되어 있는 예를 나타내고 있지만, 각 배선의 수는 이것에 한정되지 않고, 또 도 1c, 도 1d에 나타낸 화소와 마찬가지로, 제1의 주사선과 제2의 주사선이 화소부(501)에 형성되어도 된다.
보정회로(503)는, 제각기 제2의 전원선 Vb1∼Vb3에 대응하도록, 게이트와 드레인이 접속된 보정용 트랜지스터(504)와, 보정용 트랜지스터(504)의 드레인 및 게이트와 제3의 전원선(505)과의 사이의 접속을 제어하는 트랜지스터(506)와, 보정용 트랜지스터(504)의 드레인 및 게이트와 제2의 전원선 Vb1∼Vb3의 사이의 접속을 제어하는 트랜지스터(508)를 갖고 있다. 또 보정용 트랜지스터(504)의 소스는, 제4의 전원선(507)에 접속되어 있다.
이때, 트랜지스터(508)는, 제4의 전원선(507)과 제2의 전원선 Vbi의 사이에 흐르는 전류를 제어할 수 있으면 좋으므로, 반드시 도 5에 나타낸 것처럼 보정용 트랜지스터(504)의 드레인 및 게이트와 제2의 전원선 Vb1∼Vb3과의 사이에 형성할 필요는 없다. 예를 들면, 제4의 전원선(507)과 보정용 트랜지스터(504)의 소스의 사이에, 트랜지스터(508)를 형성해도 된다.혹은, 보정용 트랜지스터(504)의 드레인과 게이트의 접속의 노드와, 보정용 트랜지스터(504)의 드레인과의 사이에, 트랜지스터(508)를 형성해도 된다.
보정용 트랜지스터(504)는, 화소(502)가 갖는 구동용 트랜지스터(103)와 같은 극성을 갖는 것으로 한다. 또 보정용 트랜지스터(504)와 구동용 트랜지스터(103)는, 임계값전압 등의 특성이 동일한 쪽이 바람직하다. 구체적으로는, 2개의 트랜지스터의 L/W의 비를 거의 같게 하는 것이 바람직하다.
또한, 제4의 전원선(507)의 전위는, 제1의 전원선 Va1∼Va3의 전위와 같은 정도로 설정하는 것이 가장 바람직하다. 제4의 전원선(507)의 전위와 제1의 전원선Va1∼Va3의 전위가 같다면, 구동용 트랜지스터(103)의 임계값전압의 변동을, 제2의 전원선 Vbi의 전위의 보정에, 정확하게 반영시킬 수 있기 때문이다. 그러나, 반드시, 제4의 전원선(507)의 전위와 제1의 전원선 Va1∼Va3의 전위를 같게 할 필요는 없다. 어느 정도 같게 할지는, 보정에 요구되는 정확한 허용범위에 있어서, 설계자가 적절하게 설정하면 된다.
그러나, 구동용 트랜지스터(103)와 보정용 트랜지스터(504)가 P채널형일 경우, 제4의 전원선(507)의 전위를, 제1의 전원선 Va1∼Va3의 전위와 같거나, 그것보다도 높게 설정한다. 그리고, 제1의 전원선 Va1∼Va3의 전위를, 발광소자(101)의 제2의 전극의 전위보다도 높아지도록 설정한다. 구체적으로, 제1의 전원선 Va1∼Va3과, 발광소자(101)가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)가 동시에 온일 경우에, 발광소자(101)에 순방향 바이어스의 전류가 공급되는 정도로 한다.
한편, 구동용 트랜지스터(103)와 보정용 트랜지스터(504)가 N채널형일 경우, 제4의 전원선(507)의 전위를, 제1의 전원선 Va1∼Va3의 전위와 같거나, 그것보다도 낮게 설정한다. 그리고, 제1의 전원선 Va1∼Va3의 전위를, 발광소자(101)의 제2의 전극의 전위보다도 낮아지도록 설정한다. 구체적으로 제1의 전원선 Va1∼Va3과, 발광소자(101)가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)가 동시에 온일 경우에, 발광소자(101)에 순방향 바이어스의 전류가 공급되는 정도로 한다.
이때, 트랜지스터 506과 트랜지스터 508은, N채널형이여도 P채널형이여도 어느 쪽이어도 된다.
다음에, 도 5에 나타낸 보정회로(503)의 동작에 대해서, 도 6a 및 도 6b를 사용하여 설명한다. 도 6a에서는, 제2의 전원선 Vbi의 전위를 보정할 때의, 보정회로(503)의 동작을 보이고 있다. 또한, 도 6b에서는, 보정된 전위를 유지하는 기간에서의, 보정회로(503)의 동작을 보이고 있다. 이때, 도 6a, 도 6b에서는 동작을 이해하기 쉽게 하기 위해서, 트랜지스터 506, 트랜지스터 508을 설명의 편의상 스위치로서 나타낸다.
먼저, 도 6a에 나타낸 것처럼, 트랜지스터 506, 트랜지스터 508을 온으로 한다. 그리고, 제3의 전원선(505)과 제4의 전원선(507)과의 사이에, 일정한 전류 I를 흘린다. 이 일정한 전류 I는, 보정용 트랜지스터(504)의 드레인 전류에 해당한다. 또 보정용 트랜지스터(504)는 포화영역에서 동작하므로, 보정용 트랜지스터(504)의 드레인 전류는, 이하의 식 1을 따른다. 또 식 1에 있어서, β=μC0W/L이고, μ는 이동도, C0= 단위면적당 게이트 용량, W/L= 채널 형성 영역의 채널 폭 W와 채널길이 L의 비로 한다.
[식 1]
I = β(Vgs-Vth)2/2
식 1로부터, 보정용 트랜지스터(504)의 게이트 전압 Vgs는, 제3의 전원선(505)과 제4의 전원선(507)의 사이에 흐르는 전류 I에 의해 정해지는 것을 알 수 있다. 이때, 트랜지스터(508)는 온 하고 있으므로, 제4의 전원선의 전위(507)와, 제1의 전원선 Vai의 전위가 동일한 경우, 보정용 트랜지스터(504)와 구동용 트랜지스터(103)는, 게이트 전압 Vgs가 같아진다. 따라서, 보정용 트랜지스터(504)와 구동용 트랜지스터(103)의 특성, 구체적으로는 μC0W/L, 임계값전압 Vth가 동일하면 동일할수록 전류제어용 트랜지스터(104)가 온일 때의 구동용 트랜지스터(103)의 드레인 전류는, 보정용 트랜지스터(504)의 드레인 전류I와 같아진다. 따라서, 화소부내에서 구동용 트랜지스터(103)의 특성이 변동해도, 발광소자(101)의 휘도의 변동을 억제할 수 있다.
다음에, 도 6b에 나타낸 것처럼, 트랜지스터 506, 508을 오프한다. 트랜지스터 506 보다도 트랜지스터 508을 먼저 오프하는 쪽이, 제2의 전원선 Vbi의 전위가 변동하는 것을 억제할 수 있으므로, 보다 바람직하다. 트랜지스터 506, 508를 오프함으로써, 구동용 트랜지스터(103)의 게이트 전압 Vgs가 유지된다.
이때, 도 5에 나타내는 보정회로(503)는, 화소(502)의 동작과 병행되게 동작할 수 있다.
또한 보정회로(503)는, 그 출력측에 임피던스 변환기를 설치하여도 된다. 도 17b에, 제2의 전원선 Vbi와 트랜지스터(508)의 소스 또는 드레인과의 사이에, 전압 폴로워(520)와 용량소자(521)를 설치하고 있는 예를 나타낸다. 전압 폴로워(520)는, 비반전 입력 단자가 트랜지스터(508)의 소스 또는 드레인에, 출력 단자가 제2의 전원선 Vbi에 접속되도록 설치한다. 용량소자(521)는, 한쪽의 전극이 전압 폴로워(520)의 비반전 입력 단자에, 다른쪽의 전극을 접지에 접속한다. 상기 구성에 의해, 제2의 전원선 Vbi의 배선 저항에 기인하는 전위의 강하를 억제할 수 있다.
또 본 발명에서는, 복수의 화소가 제2의 전원선 Vbi를 공유하고 있는 경우, 해당 복수의 각 화소가 갖는 구동용 트랜지스터의 특성을, 대응하는 하나의 보정용 트랜지스터의 특성과 일치시키는 것이 바람직하다. TFT의 특성은, 채널길이, 채널 폭이나, 활성층, 절연막, 게이트 전극 등의 재료 및 막두께 등을 같게 함으로써 보다 같게 할 수 있다. 또한 세미 비결정질 반도체나, 다결정반도체를 활성층으로서 사용하는 TFT의 경우, 이렇게 TFT의 외형이나 구성하는 재료를 같게하는 것외, 활성층으로서 사용하는 반도체막의 결정성을 같게 하는 것도 매우 중요하다. 예를 들면, 레이저 어닐링법을 이용하여 반도체막의 결정화를 행하는 경우에는, 제2의 전원선 Vbi를 공유하고 있는 복수의 구동용 트랜지스터의 활성층이 되는 영역과, 해당 구동용 트랜지스터에 대응하는 보정용 트랜지스터의 활성층이 되는 영역이, 같은 빔 스폿내에 들어가도록 한다. 이때, 일부분에 복수 펄스의 레이저광을 조사하는 경우에는, 적어도 1펄스에서, 같은 빔 스폿내에 상기 모두의 영역이 들어가도록 한다.
이때, 반도체막의 결정화는, 레이저 결정화법으로 한정되지 않고, 촉매원소를 사용하는 결정화법을 조합하여도 된다.
이때, 레이저는, 공지된 펄스발진의 기체레이저 혹은 고체레이저를 사용할 수 있다. 예를 들면, Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 포르스테라이트 레이저(Mg2SiO4)가 있다. 그 레이저의 기본파는 도핑하는 재료에 따라 다르지만, 1㎛ 정도의 기본파를 갖는 레이저광을 얻을 수 있는다. 기본파에 대한 제2고조파, 제3고조파 및 제4고조파는, 비선형광학소자를 사용하여 얻어진다.
도 7a, 도 7b, 도 8을 이용하여, 레이저 어닐링법을 이용하여 형성된 본 발명의 발광장치의 구성에 관하여 설명한다. 이때, 도 7a, 도 7b에서는, 도 2에 있어서 이미 나타낸 것에 동일한 부호를 부착한다.
도 7a에, 도 2에 나타낸 화소(202)의 평면도를, 일례로서 나타낸다. 단, 도 7a에서는, 발광소자(101) 중 제1의 전극(701)과, 실제로 제1의 전극(701)이 전계발광층 및 제2의 전극과 서로 중첩되는 영역(702)만을 나타낸다. 도 7a에 있어서, 스위칭용 트랜지스터(102)는 활성층 703을 갖고, 또 구동용 트랜지스터(103)와 전류제어용 트랜지스터(104)는 활성층 704을 공유한다.
또한, 도 7b에, 도 2에 나타낸 보정회로(203)의 평면도를, 일례로서 나타낸다. 도 7b에 있어서, 보정용 트랜지스터(204) 및 트랜지스터(206)는 활성층(705)을 공유하고 있다.
다음에, 도 8에, 활성층으로서 사용하는 반도체막을, 레이저 어닐링법으로 결정화하고 있는 모양을 나타낸다. 도 8에서는, 가운데가 흰색인 화살표로 도시한 바와 같이 레이저광을 주사하고 있다. 도면부호 703a∼703c에 나타낸 영역은, 뒤에 도 7a에 나타낸 스위칭용 트랜지스터(102)의 활성층(703)으로서 사용하는 영역에 해당한다. 도면부호 704a∼704c에 나타낸 영역은, 뒤에 도 7a에 나타낸 구동용 트랜지스터(103) 및 전류제어용 트랜지스터(104)의 활성층(704)으로서 사용하는 영역에 해당한다. 도면부호 705a∼705c에 나타내는 영역은, 뒤에 도 7b에 나타낸 보정용 트랜지스터(204) 및 트랜지스터(206)의 활성층(705)으로서 사용하는 영역에 해당한다.
또한, 도면부호 704a에 나타내는 영역은, 제2의 전원선 Vb1을 공유하고 있는 복수의 화소(202)에 대응하고 있고, 또 705a에 나타내는 영역은, 제2의 전원선 Vb1의 전위를 보정하기 위한 보정용 트랜지스터(204)에 대응하고 있다. 본 발명에서는 이들 도면부호 704a에 나타내는 영역 및 705a에 나타내는 영역이, 레이저광의 빔 스폿(710)내에 위치되도록, 레이저 어닐링을 행한다. 이때, 일부분에 복수 펄스의 레이저광을 조사하는 경우에는, 적어도 1펄스에서, 같은 빔 스폿(710)내에, 704a에 나타내는 영역 및 705a에 나타내는 영역이 위치되도록 한다.
마찬가지로, 도면부호 704b로 나타내는 영역은, 제2의 전원선 Vb2를 공유하고 있는 복수의 화소(202)에 대응하고 있고, 또 도면부호 705b로 나타내는 영역은, 제2의 전원선 Vb2의 전위를 보정하기 위한 보정용 트랜지스터(204)에 대응하고 있다. 본 발명에서는 이들 704b로 나타내는 영역 및 705b로 나타내는 영역이, 레이저광의 빔 스폿(710)내에 위치되도록, 레이저 어닐링을 행한다. 이때, 일부분에 복수펄스의 레이저광을 조사하는 경우에는, 적어도 1펄스에서, 같은 빔 스폿(710)내에, 704b로 나타내는 영역 및 705b로 나타내는 영역이 위치되도록 한다.
마찬가지로, 704c로 나타내는 영역은, 제2의 전원선 Vb3을 공유하고 있는 복수의 화소(202)에 대응하고 있고, 또 705c로 나타내는 영역은, 제2의 전원선 Vb3의 전위를 보정하기 위한 보정용 트랜지스터(204)에 대응하고 있다. 본 발명에서는 이들 704c로 나타내는 영역 및 705c로 나타내는 영역이, 레이저광의 빔 스폿(710)내에 위치되도록, 레이저 어닐링을 행한다. 이때 일부분에 복수 펄스의 레이저광을 조사하는 경우에는, 적어도 1펄스에서, 같은 빔 스폿(710)내에, 704c로 나타내는 영역 및 705c로 나타내는 영역이 위치되도록 한다.
구동용 트랜지스터의 활성층이 되는 영역 704a, 704b, 704c과, 보정용 트랜지스터의 활성층이 되는 영역 705a, 705b, 705c는, 활성층으로서 사용할 때에 캐리어가 이동하는 방향 및 그 경로가 거의 같아지도록, 레이아웃 하는 것이 바람직하다.
이때, 도 8에서는, 신호선과 제2의 전원선이 병렬로 형성되어 있는 경우를 전제로 하고 있으므로, 빔 스폿(710)의 장축방향과, 신호선이 연장되고 있는 방향을 병렬시켜 있지만, 본 발명은 이 구성에 한정되지 않는다. 주사선과 제2의 전원선이 병렬로 형성되어 있는 경우, 빔 스폿(710)의 장축방향과, 주사선이 연장되어 있는 방향을 대응하게 병렬로 설정된다.
상기 구성에 의해, 펄스간에 레이저광의 출력이 변동해도, 구동용 트랜지스터의 활성층과, 해당 구동용 트랜지스터에 대응하는 보정용 트랜지스터의 활성층으로 결정성의 변동을 감소할 수 있다. 따라서, 제2의 전원선 Vbi를 공유하는 복수의 각 화소가 갖는 구동용 트랜지스터의 특성을, 대응하는 하나의 보정용 트랜지스터의 특성과 같게 할 수 있고, 임계값전압의 보정을 더 정확하게 행할 수 있다.
[실시예 1]
본 실시예에서는, 도 1에 나타낸 화소에, 발광소자(101)에 역방향 바이어스의 전압을 인가하기 위한 TFT(교류용 트랜지스터)을 형성한 화소의 구성에 관하여 설명한다. 도 9에, 도 1a에 나타낸 화소에, 교류용 트랜지스터(106)를 형성한 화소의 구성을 나타낸다. 이때, 도 9에서는, 도 1a에서 이미 나타낸 것에 동일한 부호를 부착한다.
교류용 트랜지스터(106)는, 소스 또는 드레인의 어느 한쪽이, 발광소자(101)의 제1의 전극에, 또 한쪽이 제1의 전원선 Vai에 접속되어 있다. 이때, 도 9에서는, 소스 또는 드레인의 어느 한쪽이 제1의 전원선 Vai에 접속되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 어느 한쪽이 제2의 전원선 Vbi에 접속되어 있어도 되고, 별도로 준비된 것 외의 배선에 접속되어 있어도 된다.
또한, 교류용 트랜지스터(106)는, 게이트 전극이 제1의 전원선 Vai에 접속되어 있다. 이때, 도 9에서는, 교류용 트랜지스터(106)의 게이트 전극이 제1의 전원선 Vai에 접속되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 교류용 트랜지스터(106)의 게이트 전극이 제2의 전원선 Vbi에 접속되어 있어도 되고, 별도로 준비된 것 외의 배선에 접속되어 있어도 된다. 그러나, 교류용 트랜지스터(106)는, 순방향 바이어스의 전압의 인가시에, 게이트 전극의 전위가 소스의 전위와 같거나 혹은 소스의 전위보다도 낮아지도록 한다. 이때 교류용 트랜지스터(106)는 N채널형이여도 P채널형이여도 어느쪽이어도 된다.
교류용 트랜지스터(106)를 형성함으로써 구동용 TFT(103), 전류제어용 TFT(104)의 동작에 관계되지 않고, 발광소자(101)에 역방향 바이어스의 전압을 확실하게 인가할 수 있다. 이때 역방향 바이어스의 전압을 발광소자(101)에 인가함으로써 발광소자(101)의 신뢰성을 높일 수 있다. 또한 제1의 전극과 제2의 전극간에 쇼트의 원인이 되고 있는 먼지 등을 태워 버릴 수 있으므로, 수율을 높일 수 있다.
이때, 본 실시예에서는, 도 1a에 나타낸 화소에 교류용 트랜지스터를 형성한 예에 관하여 설명했지만, 본 발명은 이 구성에 한정되지 않는다. 예를 들면, 도 1b∼도 1d에 나타낸 화소에, 교류용 트랜지스터를 형성해도 된다.
[실시예 2]
본 실시예에서는, 본 발명의 발광장치에 사용되는 구동회로에 관하여 설명한다. 도 10에 본 실시예의 발광장치의 블록도를 나타낸다. 도 10에 나타내는 발광장치는, 발광소자를 구비한 화소를 복수개 갖는 화소부(1111)와, 각 화소를 선택하는 주사선 구동회로(1112)와, 선택된 화소에의 비디오신호의 입력을 제어하는 신호선구동회로(1113)과, 제2의 전원선 Vbi의 전위를 보정하기 위한 보정회로(1117)를 갖는다.
도 10에 있어서 신호선 구동회로(1113)는, 시프트 레지스터(1114), 래치A(1115), 래치B(1116)를 갖고 있다. 시프트 레지스터(1114)에는, 클록 신호(CLK), 스타트 펄스신호(SP), 전환 신호(L/R)가 입력되어 있다. 클록 신호(CLK)와 스타트 펄스신호(SP)가 입력되면, 시프트 레지스터(1114)에 있어서 타이밍 신호가 생성된다. 또 전환신호(L/R)에 의해, 타이밍 신호의 펄스의 출현하는 순서가 바뀐다. 생성한 타이밍 신호는, 1단째의 래치A(1115)에 순차적으로 입력된다. 래치A(1115)에 타이밍 신호가 입력되면, 해당 타이밍 신호의 펄스에 동기하여, 비디오신호가 순차적으로 래치A(1115)에 기록되고, 저장된다. 이때, 본 실시예에서는 래치A(1115)에 순차적으로 비디오신호를 기록하고 있지만, 본 발명은 이 구성에 한정되지 않는다.복수의 스테이지의 래치A(1115)를 몇개의 그룹으로 나누고, 그룹마다 병행되게 비디오신호를 입력하는, 소위 분할 구동을 행해도 된다. 또 이때의 그룹의 수를 분할수라고 부른다. 예를 들면, 4개 스테이지마다 래치를 그룹으로 나누었을 경우, 4분할로 분할 구동한다고 한다.
래치A(1115)의 모든 스테이지의 래치에의, 비디오신호의 기록이 대충 종료할때까지의 시간을, 라인 기간이라고 부른다. 실제로는, 상기 라인 기간에 수평귀선시간이 더하여진 기간을 라인 기간에 포함하는 것이다.
1라인 기간이 종료하면, 2단째의 래치B(1116)에 래치 신호(Latch Signal)이 공급되어, 해당 래치 신호에 동기해서 래치A(1115)에 유지되어 있는 비디오신호가, 래치B(1116)에 일제히 기록되고, 유지된다. 비디오신호를 래치B(1116)에 송출하여 종료한 래치A(1115)에는, 다시 시프트 레지스터(1114)로부터의 타이밍 신호에 동기하여, 다음 비디오신호의 기록이 순차적으로 행해진다. 이 2번째의 1라인 기간 동안에는, 래치B(1116)에 기록되어 유지되어 있는 비디오신호가 화소부(1111)에 입력된다.
이때, 시프트 레지스터(1114) 대신에, 예를 들면 디코더 회로와 같은 신호선을 선택할 수 있는 다른 회로를 이용하여도 된다.
다음에, 주사선 구동회로(1112)의 구성에 관하여 설명한다. 주사선 구동회로(1112)는, 시프트 레지스터(1119), 버퍼(1118)를 갖고 있다. 또 경우에 따라서는 레벨 시프터를 갖고 있어도 된다. 주사선 구동회로(1112)에서, 시프트 레지스터(1119)에 클록 CLK 및 스타트 펄스신호(SP)가 입력됨으로써, 선택신호가 생성된다.생성된 선택신호는 버퍼(1118)에 있어서 완충 증폭되어, 대응하는 주사선에 공급된다. 주사선에는, 1라인분의 화소의 트랜지스터의 게이트가 접속되어 있다. 그리고, 1라인분의 화소의 트랜지스터를 일제히 ON으로 하지 않으면 안되므로, 버퍼(1118)는 큰 전류를 흘리는 것이 가능한 것을 사용할 수 있다.
이때, 시프트 레지스터(1114, 1117) 대신에, 예를 들면 디코더 회로와 같은 신호선을 선택할 수 있는 다른 회로를 이용하여도 된다.
이때, 도 10에서는, 화소부(1111)를 사이에 삽입하여 신호선 구동회로(1113)의 반대측에, 보정회로(1117)를 레이아웃하는 예를 나타내고 있지만, 본 발명은 이 구성에 한정되지 않는다. 신호선 구동회로(1113)와 화소부(1111)의 사이에 보정회로(1117)를 레이아웃해도 된다. 혹은, 신호선 구동회로(1113)와 화소부(1111)의 사이와, 화소부(1111)을 사이에 삽입하여서 신호선 구동회로(1113)의 반대측과의 양쪽에, 보정회로(1117)를 레이아웃하여도 된다. 양쪽에 보정회로(1117)를 레이아웃함으로써 제2의 전원선의 전위를 보정하는데도 걸리는 기간을 짧게 할 수 있고, 또 배선 저항에 기인하는 제2의 전원선의 전위의 강하를 억제할 수 있다.
이때, 화소부(1111)에 형성된 반도체소자가, 비결정질 반도체를 사용하고 있는 경우, 주사선 구동회로(1112), 신호선 구동회로(1113)를 화소부(1111)가 형성되어 있는 기판과는 별도로 다른 기판 위에 형성하고, 화소부(1111)가 형성되어 있는 기판에 실장하여도 된다.
또한 화소부(1111)에 형성된 반도체소자가, 미결정반도체를 사용하고 있는 경우, 주사선 구동회로(1112)를 화소부(1111)와 같은 기판 위에 형성하고, 신호선 구동회로(1113)를 화소부(1111)가 형성되어 있는 기판과는 별도로 다른 기판 위에 형성해도 된다. 그리고, 신호선 구동회로(1113)를, 화소부(1111) 및 주사선 구동회로(1112)가 형성되어 있는 기판에 실장해도 된다.
[실시예 3]
본 실시예에서는, 구동용 트랜지스터가 P채널형일 경우의 화소의 단면구조에 대해서, 도 11a-도 11c를 사용하여 설명한다. 이때, 도 11a-도 11c에서는 제1의 전극이 양극, 제2의 전극이 음극일 경우에 관하여 설명하지만, 제1의 전극이 음극, 제2의 전극이 양극이어도 된다.
도 11a에, 구동용 트랜지스터(6001) 및 전류제어용 트랜지스터(6002)가 P채널형이고, 발광소자(6003)로부터 발생하는 빛을 제1의 전극(6004)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 11a에서는, 발광소자(6003)의 제1의 전극(6004)과, 전류제어용 트랜지스터(6002)가 전기적으로 접속되어 있지만, 발광소자(6003)의 제1의 전극(6004)과, 구동용 트랜지스터(6001)가 전기적으로 접속되어 있어도 된다.
구동용 트랜지스터(6001) 및 전류제어용 트랜지스터(6002)는 층간절연막(6007)으로 덮어져 있고, 층간절연막(6007) 위에는 개구부를 갖는 격벽(bank)(6008)이 형성되어 있다. 격벽(6008)의 개구부에 있어서 제1의 전극(6004)이 일부노출하고 있어, 해당 개구부에 있어서 제1의 전극(6004), 전계발광층(6005), 제2의 전극(6006)이 순차적으로 적층되어 있다.
층간절연막(6007)은, 유기수지막, 무기절연막 또는 실록산계 재료를 출발 재료로 하여서 형성된 Si-O-Si결합을 포함하는 절연막(이하, 실록산계 절연막이라고 부른다)을 이용하여 형성할 수 있다. 실록산계 절연막은, 치환기에 수소 외, 불소, 알킬기, 또는 방향족탄화수소 중 적어도 일종을 갖고 있어도 된다. 층간절연막(6007)에, 저유전율재료(low-k 재료)라고 불리는 재료를 사용하여도 된다.
격벽(6008)은, 유기수지막, 무기절연막 또는 실록산계 절연막을 이용하여 형성할 수 있다. 유기수지막이면, 예를 들면 아크릴, 폴리이미드, 폴리아미드 등, 무기절연막이면 산화실리콘, 질화산화실리콘 등을 사용할 수 있다. 특히 감광성 유기수지막을 격벽(6008)에 사용하고, 제1의 전극(6004) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속적인 곡률을 갖고서 형성되는 경사면이 되도록 형성함으로써 제1의 전극(6004)과 제2의 전극(6006)이 접속해버리는 것을 막을 수 있다.
제1의 전극(6004)은, 빛을 투과하는 재료 또는 막두께로 형성하고, 게다가 양극으로서 사용하는데도 알맞는 재료로 형성한다. 예를 들면 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 첨가한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 제1의 전극(6004)에 사용하는 것이 가능하다. 또 ITO 및 산화실리콘을 포함하는 산화인듐주석(이하, ITSO라고 한다)이나, 산화실리콘을 포함하는 산화인듐에, 또한 2∼20%의 산화아연(ZnO)을 혼합한 것을 제1의 전극(6004)에 사용해도 된다. 이때 상기 투광성 산화물 도전재료 이외에, 예를 들면 TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al등의 1개 또는 복수로 이루어진 단층막 외에, 질화티타늄과 알루미늄을 주성분으로 하는 막과의 적층, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조 등을 제1의 전극(6004)에 사용할 수도 있다. 그러나, 투광성 산화물 도전재료이외의 재료를 사용하는 경우, 빛이 투과하는 정도의 막두께(바람직하게는, 5nm∼30nm정도)로 제1의 전극(6004)을 형성한다.
이때, 제2의 전극(6006)은, 빛을 반사 혹은 차폐하는 재료 및 막두께로 형성하고, 게다가 일함수가 작은 금속, 합금, 전기 전도성 화합물, 및 이것들의 혼합물등으로 형성할 수 있다. 구체적으로는, Li나 Cs등의 알칼리 금속 및 Mg, Ca, Sr 등의 알칼리토류금속, 이것들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In등), 및 이것들의 화합물(CaF2, CaN) 외에, Yb이나 Er등의 희토류금속을 사용할 수 있다. 이때, 전자주입층을 설치하는 경우, Al등의 다른 도전층을 사용하는 것도 가능하다.
전계발광층(6005)은, 단수 또는 복수의 층으로 구성되어 있다. 복수의 층으로 구성되어 있는 경우, 이들의 층은, 캐리어 수송 특성의 관점으로부터 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 등으로 분류할 수 있다. 전계발광층(6005)이 발광층 이외에, 정공주입층, 정공수송층, 전자수송층, 전자주입층 중 어느 하나를 갖고 있는 경우, 제1의 전극(6004)으로부터 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층을 순차적으로 적층한다. 또 각 층의 경계선은 반드시 명확할 필요는 없고, 서로의 층을 구성하고 있는 재료가 일부 혼합하여, 계면이 불명료해져 있는 경우도 있다. 각 층에는, 유기계의 재료, 무기계의 재료를 사용하는 것이 가능하다. 유기계의 재료로서, 고분자계, 중분자계, 저분자계중 어느쪽의 재료도 사용하는 것이 가능하다. 이때, 중분자계의 재료란, 구조단위의 반복의 수(중합도)가 2 내지 20정도인 저중합체에 해당한다. 정공주입층과 정공수송층의 구별은 반드시 엄밀한 것이 아니고, 이것들은 정공수송성(정공이동도)이 특히 중요한 특성인 의미에서 동일하다. 편의상 정공주입층은 양극에 접하는 측의 층이며, 정공주입층에 접하는 층을 정공수송층이라고 불러서 구별한다. 전자수송층, 전자주입층에 관해서도 마찬가지로, 음극에 접하는 층을 전자주입층이라고 부르고, 전자주입층에 접하는 층을 전자수송층이라고 부르고 있다. 발광층은 전자수송층을 겸하는 경우도 있어, 발광성 전자수송층이라고도 불린다.
도 11a에 나타낸 화소의 경우, 발광소자(6003)로부터 발생하는 빛을, 가운데가 흰색인 화살표로 도시한 바와 같이 제1의 전극(6004)측으로부터 추출할 수 있다.
다음에, 도 11b에, 구동용 트랜지스터(6011) 및 전류제어용 트랜지스터(6012)이 P채널형이고, 발광소자(6013)로부터 발생하는 빛을 제2의 전극(6016)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 11b에서는, 발광소자(6013)의 제1의 전극(6014)과, 전류제어용 트랜지스터(6012)가 전기적으로 접속되어 있지만, 도 1b, 도 1d에 나타낸 화소와 같이, 발광소자(6013)의 제1의 전극(6014)과, 구동용 트랜지스터(6011)가 전기적으로 접속되어 있어도 된다. 또 제1의 전극(6014) 위에 전계발광층(6015), 제2의 전극(6016)이 순차적으로 적층되어 있다.
제1의 전극(6014)은, 빛을 반사 혹은 차폐하는 재료 및 막두께로 형성하고, 게다가 양극으로서 사용하는데도 알맞는 재료로 형성한다. 예를 들면, TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al 등의 1개 또는 복수로 이루어진 단층막 외에, 질화티타늄과 알루미늄을 주성분으로 하는 막과의 적층, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조 등을 제1의 전극(6014)에 사용할 수 있다.
또한, 제2의 전극(6016)은, 빛을 투과하는 재료 또는 막두께로 형성하고, 게다가 일함수가 작은 금속, 합금, 전기전도성 화합물, 및 이것들의 혼합물 등으로 형성할 수 있다. 구체적으로는, Li나 Cs등의 알칼리 금속 및 Mg, Ca, Sr 등의 알칼리토류금속, 이것들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In등), 및 이것들의 화합물(CaF2, CaN)의 것 외, Yb이나 Er등의 희토류금속을 사용할 수 있다. 또 전자주입층을 설치할 경우, Al등의 다른 도전층을 사용하는 것도 가능하다. 그리고, 제2의 전극(6016)을, 빛이 투과하는 정도의 막두께(바람직하게는, 5nm∼30nm정도)로 형성한다. 이때, 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 도핑한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 사용하는 것도 가능하다. 이때, ITO 및 산화실리콘을 포함하는 산화인듐주석(ITSO)이나, 산화실리콘을 포함하는 산화인듐에, 2∼20%의 산화아연(ZnO)을 더 혼합한 것을 이용하여도 된다. 투광성 산화물 도전재료를 사용하는 경우, 전계발광층(6015)에 전자주입층을 설치하는 것이 바람직하다.
전계발광층(6015)은, 도 11a의 전계발광층(6005)과 마찬가지로 형성할 수 있다.
도 11b에 나타낸 화소의 경우, 발광소자(6013)로부터 발생하는 빛을, 가운데 흰색인 화살표로 도시한 바와 같이 제2의 전극(6016)측으로부터 추출할 수 있다.
다음에, 도 11c에, 구동용 트랜지스터(6021) 및 전류제어용 트랜지스터(6022)이 P채널형이고, 발광소자(6023)로부터 발생하는 빛을 제1의 전극(6024)측 및 제2의 전극(6026)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 11c에서는, 발광소자(6023)의 제1의 전극(6024)과, 전류제어용 트랜지스터(6022)가 전기적으로 접속되어 있지만, 도 1b, 도 1d에 나타낸 화소와 같이, 발광소자(6023)의 제1의 전극(6024)과, 구동용 트랜지스터(6021)가 전기적으로 접속되어 있어도 된다. 이때, 제1의 전극(6024) 위에 전계발광층(6025), 제2의 전극(6026)이 순차적으로 적층되어 있다.
제1의 전극(6024)은, 도 11a의 제1의 전극((6004)과 마찬가지로 형성할 수 있다. 또한, 제2의 전극(6026)은, 도 11b의 제2의 전극(6016)과 마찬가지로 형성할 수 있다. 전계발광층(6025)은, 도 11a의 전계발광층(6005)과 마찬가지로 형성할 수 있다.
도 11c에 나타낸 화소의 경우, 발광소자(6023)로부터 발생하는 빛을, 가운데가 흰색인 화살표로 도시한 바와 같이 제1의 전극(6024)측 및 제2의 전극(6026)측으로부터 추출할 수 있다.
[실시예 4]
본 실시예에서는, 구동용 트랜지스터가 N채널형일 경우의 화소의 단면구조에 대해서, 도 12a-도 12c를 사용하여 설명한다. 이때, 도 12a-도 12c에서는, 제1의 전극이 음극, 제2의 전극이 양극인 경우에 관하여 설명하지만, 제1의 전극이 양극, 제2의 전극이 음극이여도 된다.
도 12a에, 구동용 트랜지스터(6031) 및 전류제어용 트랜지스터(6032)가 N채널형이고, 발광소자(6033)로부터 발생하는 빛을 제1의 전극(6034)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 12a에서는, 발광소자(6033)의 제1의 전극(6034)과, 전류제어용 트랜지스터(6032)가 전기적으로 접속되어 있지만, 도 1b, 도 1d에 나타내는 화소와 같이, 발광소자(6033)의 제1의 전극(6034)과, 구동용 트랜지스터(6031)가 전기적으로 접속되어 있어도 된다. 또 제1의 전극(6034) 위에 전계발광층(6035), 제2의 전극(6036)이 순차적으로 적층되어 있다.
제1의 전극(6034)은, 빛을 투과하는 재료 또는 막두께로 형성하고, 게다가 일함수가 작은 금속, 합금, 전기전도성 화합물, 및 이것들의 혼합물 등으로 형성할 수 있다. 구체적으로는, Li나 Cs등의 알칼리 금속 및 Mg, Ca, Sr 등의 알칼리토류금속, 이것들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In 등), 및 이것들의 화합물(CaF2, CaN)의 것 외, Yb이나 Er 등의 희토류금속을 사용할 수 있다. 또 전자주입층을 설치하는 경우, Al 등의 다른 도전층을 사용하는 것도 가능하다. 그리고, 제1의 전극(6034)을, 빛이 투과하는 정도의 막두께(바람직하게는, 5nm∼30nm정도)로 형성한다. 또한, 빛이 투과하는 정도의 막두께를 갖는 상기 도전층 위 또는 아래에 접하도록, 투광성 산화물 도전재료를 이용하여 투광성을 갖는 도전층을 형성하고, 제1의 전극(6034)의 시트저항을 억제하도록 해도 된다. 이때, 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 도핑한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 사용한 도전층만을 사용하는 것도 가능하다. 이때 ITO 및 산화실리콘을 포함하는 산화인듐주석(ITSO)이나, 산화실리콘을 포함하는 산화인듐에, 2∼20%의 산화아연(ZnO)을 더 혼합한 것을 이용하여도 된다. 투광성 산화물 도전재료를 사용하는 경우, 전계발광층(6035)에 전자주입층을 설치하는 것이 바람직하다.
또, 제2의 전극(6036)은, 빛을 반사 혹은 차폐하는 재료 및 막두께로 형성하고, 또 게다가 양극으로서 사용하는데 알맞는 재료로 형성한다. 예를 들면, TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al 등의 1개 또는 복수로 이루어진 단층막의 것 외, 질화티타늄과 알루미늄을 주성분으로 하는 막과의 적층, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조 등을 제2의 전극(6036)에 사용할 수 있다.
전계발광층(6035)은, 도 11a의 전계발광층(6005)과 마찬가지로 형성할 수 있다. 그러나, 전계발광층(6035)이 발광층 이외에, 정공주입층, 정공수송층, 전자수송층, 전자주입층 중 어느 한 층을 갖고 있는 경우, 제1의 전극(6034)으로부터, 전자주입층, 전자수송층, 발광층, 정공수송층, 정공주입층을 순차적으로 적층한다.
도 12a에 나타낸 화소의 경우, 발광소자(6033)로부터 발생하는 빛을, 가운데가 흰색인 화살표로 도시한 바와 같이 제1의 전극(6034)측으로부터 추출할 수 있다.
다음에, 도 12b에, 구동용 트랜지스터(6041) 및 전류제어용 트랜지스터(6042)가 N채널형이고, 발광소자(6043)로부터 발생하는 빛을 제2의 전극(6046)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 12b에서는, 발광소자(6043)의 제1의 전극(6044)과, 전류제어용 트랜지스터(6042)가 전기적으로 접속되어 있지만, 도 1b, 도 1d에 나타내는 화소와 같이, 발광소자(6043)의 제1의 전극(6044)과, 구동용 트랜지스터(6041)가 전기적으로 접속되어 있어도 된다. 이때, 제1의 전극(6044) 위에 전계발광층(6045), 제2의 전극(6046)이 순차적으로 적층되어 있다.
제1의 전극(6044)은, 빛을 반사 혹은 차폐하는 재료 및 막두께로 형성하고, 게다가 일함수가 작은 금속, 합금, 전기전도성 화합물, 및 이것들의 혼합물 등으로 형성할 수 있다. 구체적으로는, Li나 Cs 등의 알칼리 금속 및 Mg, Ca, Sr 등의 알칼리토류금속, 이것들을 포함하는 합금(Mg:Ag, Al:Li, Mg:In등), 및 이것들의 화합물(CaF2, CaN)의 것 외, Yb이나 Er등의 희토류금속을 사용할 수 있다. 또 전자주입층을 설치하는 경우, Al등의 다른 도전층을 사용하는 것도 가능하다.
또한 제2의 전극(6046)은, 빛을 투과하는 재료 또는 막두께로 형성하고, 게다가 양극으로서 사용하는데 알맞는 재료로 형성한다. 예를 들면 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 도핑한 산화아연(GZO) 등 그 밖의 투광성 산화물 도전재료를 제2의 전극(6046)에 사용하는 것이 가능하다. 또 ITO 및 산화실리콘을 포함하는 산화인듐주석(ITSO)이나, 산화실리콘을 포함하는 산화인듐에, 2∼20%의 산화아연(ZnO)을 더 혼합한 것을 제2의 전극(6046)에 사용해도 된다. 또 상기 투광성 산화물 도전재료 이외에, 예를 들면 TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al 등의 1개 또는 복수로 이루어진 단층막의 것 외, 질화 티타늄과 알루미늄을 주성분으로 하는 막과의 적층, 질화티타늄막과 알루미늄을 주성분으로 하는 막과 질화티타늄막과의 3층 구조 등을 제2의 전극(6046)에 사용할 수도 있다. 단 투광성 산화물 도전재료 이외의 재료를 사용하는 경우, 빛이 투과하는 정도의 막두께(바람직하게는, 5nm∼30nm정도)로 제2의 전극(6046)을 형성한다.
전계발광층(6045)은, 도 12a의 전계발광층(6035)과 마찬가지로 형성할 수 있다.
도 12b에 나타낸 화소의 경우, 발광소자(6043)로부터 발생하는 빛을, 가운데가 흰색인 화살표로 도시한 바와 같이 제2의 전극(6046)측으로부터 추출할 수 있다.
다음에, 도 12c에, 구동용 트랜지스터(6051) 및 전류제어용 트랜지스터(6052)가 N채널형이고, 발광소자(6053)로부터 발생하는 빛을 제1의 전극(6054)측 및 제2의 전극(6056)측으로부터 추출하는 경우의 화소의 단면도를 나타낸다. 도 12c에서는, 발광소자(6053)의 제1의 전극(6054)과, 전류제어용 트랜지스터(6052)가 전기적으로 접속되어 있지만, 도 1b, 도 1d에 나타내는 화소와 같이, 발광소자(6053)의 제1의 전극(6054)과, 구동용 트랜지스터(6051)가 전기적으로 접속되어 있어도 된다. 또한 제1의 전극(6054) 위에 전계발광층(6055), 제2의 전극(6056)이 순차적으로 적층되어 있다.
제1의 전극(6054)은, 도 12a의 제1의 전극(6034)과 마찬가지로 형성할 수 있다. 또 제2의 전극(6056)은, 도 12b의 제2의 전극(6046)과 마찬가지로 형성할 수 있다. 전계발광층(6055)은, 도 12a의 전계발광층(6035)과 마찬가지로 형성할 수 있다.
도 12c에 나타낸 화소의 경우, 발광소자(6053)로부터 발생하는 빛을, 가운데가 흰색인 화살표로 도시한 바와 같이 제1의 전극(6054)측 및 제2의 전극(6056)측으로부터 추출할 수 있다.
[실시예 5]
본 발명의 발광장치는, 스크린인쇄법, 오프셋법으로 대표되는 인쇄법, 또는 액적토출법을 이용하여 형성할 수 있다. 이때, 액적토출법이란, 소정의 조성물을 포함하는 액체방울을 오리피스로부터 토출해서 소정의 패턴을 형성하는 방법을 의미하고, 잉크젯법 등이 그 범주에 포함된다. 상기 인쇄법, 액적토출법을 사용하여 노광용 마스크를 사용하지 않아도, 신호선, 주사선, 제1의 전원선, 제2의 전원선으로 대표되는 각 종 배선, TFT의 게이트 전극, 발광소자의 전극 등을 형성하는 것이 가능하게 된다. 단, 패턴을 형성하는 모든 공정에, 인쇄법 또는 액적토출법을 사용할 필요는 없다. 따라서, 예를 들면 배선 및 게이트 전극의 형성에는 인쇄법 또는 액적토출법을 사용하고, 반도체막의 패터닝에는 리소그래피법을 사용하도록, 적어도 일부의 공정에서 인쇄법 또는 액적토출법을 사용하여도 되고, 리소그래피법도 병용하여도 된다. 또한 패터닝시에 사용하는 마스크는, 인쇄법 또는 액적토출법으로 형성해도 된다.
도 13에, 액적토출법을 이용하여 형성된 본 발명의 발광장치의 단면도를, 일례로서 나타낸다. 도 13에서, 도면부호 1301은 전류제어용 트랜지스터, 1302는 구동용 트랜지스터, 1303은 스위칭용 트랜지스터, 1304는 발광소자에 해당한다. 또 도 13에서는, 전류제어용 트랜지스터(1301)가 발광소자(1304)의 제1의 전극과 전기적으로 접속되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 구동용 트랜지스터(1302)가 발광소자(1304)의 제1의 전극(1330)과 전기적으로 접속되어 있어도 된다. 구동용 트랜지스터(1302)는 N채널형인 것이 바람직하고, 이 경우, 제1의 전극(1330)은 음극을 사용하고, 제2의 전극(1331)은 양극을 사용하는 것이 바람직하다.
스위칭용 트랜지스터(1303)는, 게이트 전극(1310)과, 채널형성영역을 포함하는 제1의 반도체막(1311)과, 게이트 전극(1310)과 제1의 반도체막(1311)에 형성된 게이트 절연막(1317)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2의 반도체막(1312, 1313)과, 제2의 반도체막(1312)에 접속된 배선(1314)과, 제2의 반도체막(1313)에 접속된 배선(1315)을 갖고 있다.
전류제어용 트랜지스터(1301)는, 게이트 전극(1320)과, 채널 형성영역을 포함하는 제1의 반도체막(1321)과, 게이트 전극(1320)과 제1의 반도체막(1321)에 형성된 게이트 절연막(1317)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2의 반도체막(1322, 1323)과, 제2의 반도체막(1322)에 접속된 배선(1324)과, 제2의 반도체막(1323)에 접속된 배선(1325)을 갖고 있다.
구동용 트랜지스터(1302)는, 게이트 전극(1330)과, 채널 형성영역을 포함하는 제1의 반도체막(1321)과, 게이트 전극(1330)과 제1의 반도체막(1321)에 형성된 게이트 절연막(1317)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2의 반도체막(1323, 1333)과, 제2의 반도체막(1323)에 접속된 배선(1325)과, 제2의 반도체막(1333)에 접속된 배선(1335)을 갖고 있다.
배선 1314는 신호선에 해당하고, 배선 1315는 전류제어용 트랜지스터(1301)의 게이트 전극(1320)에 전기적으로 접속되어 있다. 또 배선(1335)은 제1의 전원선에 해당하고, 게이트 전극(1330)은 도시하지 않은 제2의 전원선에 접속되어 있다.
액적토출법, 인쇄법을 이용하여 패턴을 형성함으로써 리소그래피법으로 행하여지는 포토레지스트의 막형성, 노광, 현상, 식각, 박리 등의 일련의 공정을 간략화할 수 있다. 또한 액적토출법과 인쇄법을 사용하는 경우, 리소그래피법을 사용하는 경우와 달리 식각에 의해 제거되어버리는 재료의 낭비가 없다. 또한 고가의 노광용 마스크를 사용하지 않아도 되므로, 발광장치의 제조에 소비되는 비용을 억제할 수 있다.
또한, 리소그래피법과는 달리, 배선을 형성하기 위해서 식각을 행할 필요가 없다. 따라서, 배선을 형성하는 공정에 소비되는 시간을 리소그래피법일 경우와 비교하여 현저하게 짧게 하는 것이 가능하다. 특히 배선의 두께를 0.5㎛이상, 보다 바람직하게는 2㎛이상으로 형성하는 경우, 배선 저항을 억제할 수 있으므로, 배선의 제조 공정에 소비되는 시간을 억제하면서, 발광장치의 대형화에 따르는 배선 저항의 상승을 억제할 수 있다.
이때, 제1의 반도체막(1311, 1321)은 비정질반도체이여도, 세미 비결정질 반도체(SAS)이여도 어느 쪽이어도 된다.
비정질반도체는, 규화물기체를 글로우 방전분해하여 얻어진다. 대표적인 규화물기체로서는, SiH4 또는 Si2H6을 들 수 있다. 이 규화물기체를, 수소, 수소와 헬륨에서 희석해서 사용해도 된다.
또한 SAS도 규화물기체를 글로우 방전분해하여 얻어진다. 대표적인 규화물기체로서는, SiH4이고, 그 밖에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 또 수소나, 수소에 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수종의 희가스 원소를 첨가한 가스에서, 이 규화물기체를 희석해서 사용하여 SAS의 형성을 용이하게 할 수 있다. 희석율은 2배∼1000배의 범위에서 규화물기체를 희석하는 것이 바람직하다. 또한, 규화물기체중에, CH4, C2H6등의 탄화물기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시켜서, 에너지 대역폭을 1.5∼2.4eV, 또는 0.9∼1.1eV로 조절해도 된다. SAS를 제1의 반도체막으로서 사용한 TFT는, 1∼10cm2/Vsec이나, 그 이상의 이동도를 얻을 수 있다.
또한 제1의 반도체막(1311, 1321)은, 비정질반도체 또는 세미 비결정질 반도체(SAS)를 레이저 결정화한 반도체를 사용하여도 된다.
[실시예 6]
다음에, 도 2, 도 5와는 다른 구성을 갖는 보정회로에 관하여 설명한다.
도 15a에, 본 실시예의 보정회로의 구성을 나타낸다. 본 실시예의 보정회로는, 제2의 전원선 Vbi(i=1∼x)에 대응하도록, 게이트와 드레인이 접속된 제1의 보정용 트랜지스터(401)와, 제1의 보정용 트랜지스터(401)와는 반대극성을 갖는 제2의 보정용 트랜지스터(402)와, 제1의 보정용 트랜지스터(401)의 드레인 및 게이트와 제2의 보정용 트랜지스터(402)의 드레인과의 사이의 접속을 제어하는 트랜지스터(403)와, 제2의 보정용 트랜지스터(402)의 드레인과 제3의 전원선(404)과의 사이의 접속을 제어하는 트랜지스터(405)와, 제1의 보정용 트랜지스터(401)의 드레인 및 게이트와 제2의 전원선 Vbi와의 사이의 접속을 제어하는 트랜지스터(406)와, 제2의 보정용 트랜지스터(402)의 게이트와 제3의 전원선(404)과의 사이의 접속을 제어하는 트랜지스터(407)와, 제2의 보정용 트랜지스터(402)의 게이트 전압을 유지하기 위한 용량소자(408)를 갖고 있다. 그리고, 제1의 보정용 트랜지스터(401)의 소스는, 제4의 전원선(409)에, 제2의 보정용 트랜지스터(402)의 소스는 제5의 전원선(410)에 접속되어 있다.
이때, 트랜지스터(406)는, 제4의 전원선(409)과 제2의 전원선 Vbi의 사이에 흐르는 전류를 제어할 수 있으면 좋으므로, 반드시 도 15a에 나타낸 것처럼 제2의 보정용 트랜지스터(402)의 드레인과 제2의 전원선 Vbi와의 사이에 형성할 필요는 없다. 예를 들면, 제4의 전원선(409)과 제1의 보정용 트랜지스터(401)의 소스의 사이에, 트랜지스터(406)를 형성해도 된다.
제1의 보정용 트랜지스터(401)는, 화소가 갖는 구동용 트랜지스터와 같은 극성을 가진다. 또 제1의 보정용 트랜지스터(401) 및 구동용 트랜지스터는, 임계값전압 등의 특성이 동일한 쪽이 바람직하다. 구체적으로는, 2개의 트랜지스터의 L/W의 비는 거의 같게 하는 것이 바람직하다.
또한, 제4의 전원선(409)의 전위는, 구동용 트랜지스터의 소스의 전위를 제어하기 위한 제1의 전원선의 전위와, 동일한 정도로 설정하는 것이 가장 바람직하다. 제4의 전원선(409)의 전위와 제1의 전원선의 전위가 같다면, 구동용 트랜지스터의 특성의 변동를, 제2의 전원선 Vbi의 전위의 보정에, 정확하게 반영시킬 수 있기 때문이다. 그러나, 반드시, 제4의 전원선(409)의 전위와 제1의 전원선의 전위를 같게 할 필요는 없다. 어느 정도 같게 할지는, 보정에 요구되는 정확한 허용범위에서, 설계자가 적절하게 설정하여도 된다.
그러나, 구동용 트랜지스터 및 제1의 보정용 트랜지스터(401)가 P채널형일 경우, 제4의 전원선(409)의 전위를, 제1의 전원선의 전위와 같거나, 그것보다도 높게 설정한다. 그리고, 제1의 전원선의 전위를, 발광소자의 제2의 전극의 전위보다도 높아지도록 설정한다. 구체적으로, 제1의 전원선과, 발광소자가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터 및 전류제어용 트랜지스터가 동시에 온일 경우에, 발광소자에 순방향 바이어스의 전류가 공급되는 정도로 한다.
한편, 구동용 트랜지스터 및 제1의 보정용 트랜지스터(401)가 N채널형일 경우, 제4의 전원선(409)의 전위를, 제1의 전원선의 전위와 같거나, 그것보다도 낮게 설정한다. 그리고 제1의 전원선의 전위를, 발광소자의 제2의 전극의 전위보다도 낮아지도록 설정한다. 구체적으로 제1의 전원선과, 발광소자가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터 및 전류제어용 트랜지스터가 동시에 온일 경우에, 발광소자에 순방향 바이어스의 전류가 공급되는 정도로 한다.
또한, 제2의 보정용 트랜지스터(402)가 N채널형일 경우, 제5의 전원선(410)의 전위는 제4의 전원선(409)의 전위보다도 낮게 한다. 반대로, 제2의 보정용 트랜지스터(402)가 P채널형일 경우, 제5의 전원선(410)의 전위는 제4의 전원선(409)의 전위보다도 높게 한다.
제3의 전원선(404)에 흐르는 전류는, 정전류원(411)에 의해 제어된다.
이때, 트랜지스터 403, 트랜지스터 405, 트랜지스터 406, 트랜지스터 407은, N채널형이어도 P채널형이어도 어느쪽이어도 된다.
다음에, 도 15a에 나타낸 보정회로의 동작에 관하여 설명한다. 이때, 도 15b, 도 15c에서는 동작을 이해하기 쉽게 하기 위해서, 트랜지스터 403, 트랜지스터 405, 트랜지스터 406, 트랜지스터 407을 간단히 스위치로서 나타낸다.
우선, 도 15b에 나타낸 것처럼, 트랜지스터 405, 트랜지스터 407을 온으로 하고, 트랜지스터 403, 트랜지스터 406을 오프로 한다. 그리고, 정전류원(411)을 이용하여, 제5의 전원선(410)과 제3의 전원선(404)과의 사이에, 일정한 전류 I를 흘린다. 이 일정한 전류 I는, 제2의 보정용 트랜지스터(402)의 드레인 전류에 해당한다. 이때, 트랜지스터 405와 트랜지스터 407이 온으로 되어 있으므로, 제2의 보정용 트랜지스터(402)는 게이트와 드레인이 접속되어 있게 되고, 포화 영역에서 동작한다. 따라서, 제2의 보정용 트랜지스터(402)는, 상기 식1을 따라서 동작한다. 식 1로부터, 제2의 보정용 트랜지스터(402)의 게이트 전압 Vgs는, 전류I에 의해 정해지는 것을 알 수 있다. 제2의 보정용 트랜지스터(402)의 게이트 전압 Vgs는, 용량소자(408)에 의해 유지된다.
다음에, 도 15c에 나타낸 것처럼, 트랜지스터 405, 트랜지스터 407을 오프로 하고, 트랜지스터 403, 트랜지스터 406을 온으로 한다. 트랜지스터 405보다도 트랜지스터 407을 먼저 오프하는 쪽이, 용량소자(408)에 저장되어 있는 전압이 변동하는 것을 억제할 수 있으므로, 보다 바람직하다.
트랜지스터 405 및 트랜지스터 407을 오프로 하고, 트랜지스터 403 및 트랜지스터 406을 온으로 함으로써, 제1의 보정용 트랜지스터 401, 트랜지스터 403, 제2의 보정용 트랜지스터 402를 통하여, 제4의 전원선 409과 제5의 전원선 410의 사이에 전류가 흐른다. 이 제4의 전원선 409과 제5의 전원선 410의 사이에 흐르는 전류는, 용량소자(408)에 유지되어 있는 제1의 보정용 트랜지스터(401)의 게이트 전압에 의해 정해진다. 즉, 도 15b에서, 정전류원(411)에 의해 제어된 제2의 보정용 트랜지스터(402)의 드레인 전류I와, 같은 크기의 전류가, 도 15c에서, 제4의 전원선(409)과 제5의 전원선(410)의 사이에 흐르게 된다.
그리고, 제1의 보정용 트랜지스터(401)는, 게이트와 드레인이 접속되어 있으므로 포화영역에서 동작한다. 따라서, 제1의 보정용 트랜지스터(401)의 게이트 전압은, 제4의 전원선(409)과 제5의 전원선(410)의 사이에 흐르는 전류I에 적당한 값 으로 설정된다. 또한 트랜지스터(406)는 온하고 있으므로, 제4의 전원선(409)의 전위와, 제1의 전원선의 전위가 동일한 경우, 제1의 보정용 트랜지스터(401)와 구동용 트랜지스터는, 게이트 전압 Vgs가 같아진다. 따라서, 전류 I로 정해지는 제1의 보정용 트랜지스터(401)의 게이트 전압 Vgs와, 구동용 트랜지스터의 게이트 전압Vgs는 같아진다.
따라서, 제1의 보정용 트랜지스터(401)와 구동용 트랜지스터의 특성, 구체적으로는 μC0W/L, 임계값전압 Vth가 동일하면 동일할수록, 전류제어용 트랜지스터가 온일 때의 구동용 트랜지스터의 드레인 전류는, 제1의 보정용 트랜지스터(401)의 드레인 전류I와 같아진다. 따라서, 화소부내에서 구동용 트랜지스터의 특성이 변동해도, 발광소자의 휘도의 변동을 억제할 수 있다.
이때, 도 15a에 나타내는 보정회로는, 화소의 동작과 병행되게 동작할 수 있다.
본 실시예에서 나타낸 보정회로의 경우, 도 2, 도 5에 나타낸 보정회로와는 달리, 항상 제2의 전원선의 전위를 보정할 수 있으므로, 예를 들면 전류제어용 트랜지스터의 스위칭에 의해 구동용 트랜지스터의 소스와 드레인의 전위가 변동해도, 제2의 전원선 Vbi의 전위가 변동하는 것을 억제할 수 있다.
[실시예 7]
다음에, 도 2, 도 5, 도 15a-도 15c와는 다른 구성을 갖는 보정회로에 관하여 설명한다.
도 18a에, 본 실시예의 보정회로의 구성을 나타낸다. 본 실시예의 보정회로는, 제2의 전원선 Vbi(i=1∼x)에 대응하도록, 게이트와 드레인이 접속된 제1의 보정용 트랜지스터(421)와, 제1의 보정용 트랜지스터(421)와는 반대 극성을 갖는 제2의 보정용 트랜지스터(422) 및 제3의 보정용 트랜지스터(423)와, 제2의 보정용 트랜지스터(422)의 게이트와 제3의 보정용 트랜지스터(423)의 게이트 및 드레인과의 사이의 접속을 제어하는 트랜지스터(424)와, 제3의 보정용 트랜지스터(423)의 게이트 및 드레인과 제3의 전원선(425)과의 사이의 접속을 제어하는 트랜지스터(426)와, 제3의 보정용 트랜지스터(423)의 게이트 전압을 유지하기 위한 용량소자(427)를 갖고 있다. 그리고, 제1의 보정용 트랜지스터(421)의 소스는, 제4의 전원선(428)에, 제2의 보정용 트랜지스터(422)의 소스는 제5의 전원선(429)에 접속되어 있다. 또 제3의 보정용 트랜지스터(423)는, 그 게이트와 드레인이 접속되어 있다.
제3의 전원선(425)에 흐르는 전류는, 정전류원(430)에 의해 제어된다.
제1의 보정용 트랜지스터(421)는, 화소가 갖는 구동용 트랜지스터와 같은 극성을 가진다. 또 제1의 보정용 트랜지스터(421) 및 구동용 트랜지스터는, 임계값전압 등의 특성이 동일한 쪽이 바람직하다. 구체적으로는, 채널길이와 채널 폭의 비를 거의 일치시키도록 하는 것이 바람직하다. 또 제2의 보정용 트랜지스터(422) 및 제3의 보정용 트랜지스터(423)는, 임계값전압 등의 특성이 동일한 쪽이 바람직하다. 구체적으로는, 2개의 트랜지스터의 L/W의 비를 거의 같게 하는 것이 바람직하다.
또한, 제4의 전원선(428)의 전위는, 구동용 트랜지스터의 소스의 전위를 제어하기 위한 제1의 전원선의 전위와, 동일한 정도로 설정하는 것이 가장 바람직하다. 제4의 전원선(428)의 전위와 제1의 전원선의 전위가 같다면, 구동용 트랜지스터의 특성의 변동를, 제2의 전원선 Vbi의 전위의 보정에, 정확하게 반영시킬 수 있기 때문이다. 그러나, 반드시, 제4의 전원선(428)의 전위와 제1의 전원선의 전위를 같게 할 필요는 없다. 어느 정도 같게 할지는, 보정에 요구되는 정확한 허용범위에서, 설계자가 적절하게 설정하면 된다.
그러나, 구동용 트랜지스터 및 제1의 보정용 트랜지스터(421)가 P채널형일 경우, 제4의 전원선(428)의 전위를, 제1의 전원선의 전위와 같거나, 그것보다도 높게 설정한다. 그리고, 제1의 전원선의 전위를, 발광소자의 제2의 전극의 전위보다도 높아지도록 설정한다. 구체적으로, 제1의 전원선과, 발광소자가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터 및 전류제어용 트랜지스터가 동시에 온일 경우에, 발광소자에 순방향 바이어스의 전류가 공급되는 정도로 한다.
한편, 구동용 트랜지스터 및 제1의 보정용 트랜지스터(421)가 N채널형일 경우, 제4의 전원선(428)의 전위를, 제1의 전원선의 전위와 같거나, 그것보다도 낮게 설정한다. 그리고 제1의 전원선의 전위를, 발광소자의 제2의 전극의 전위보다도 낮아지도록 설정한다. 구체적으로, 제1의 전원선과, 발광소자가 갖는 제2의 전극의 전위차는, 구동용 트랜지스터 및 전류제어용 트랜지스터가 동시에 온일 경우에, 발광소자에 순방향 바이어스의 전류가 공급되는 정도로 한다.
또한 제2의 보정용 트랜지스터(422) 및 제3의 보정용 트랜지스터(423)가 N채널형일 경우, 제5의 전원선(429)의 전위는 제4의 전원선(428)의 전위보다도 낮게 한다. 반대로, 제2의 보정용 트랜지스터(422) 및 제3의 보정용 트랜지스터(423)가 P채널형일 경우, 제5의 전원선(429)의 전위는 제4의 전원선(428)의 전위보다도 높게 한다. 그리고, 어느쪽의 경우에서도, 제4의 전원선(428)과 제5의 전원선(429)의 전위차를, 제2의 보정용 트랜지스터(422)가 포화 영역에서 동작하는 크기로 설정한다.
이때, 트랜지스터 424 및 트랜지스터 426은, N채널형이여도 P채널형이여도 어느쪽이어도 된다.
다음에, 도 18a에 나타낸 보정회로의 동작에 관하여 설명한다. 이때, 도 18b, 도 18c에서는 동작을 이해하기 쉽게 하기 위해서, 트랜지스터 424, 트랜지스터 426을 간단히 스위치로서 나타낸다.
우선, 도 18b에 나타낸 것처럼 트랜지스터 424, 트랜지스터 426을 온으로 한다. 그리고, 정전류원(430)을 이용하여, 제5의 전원선(429)과 제3의 전원선(425)과의 사이에, 일정한 전류I를 흘린다. 이 일정한 전류I는, 제3의 보정용 트랜지스터(423)의 드레인 전류에 해당한다. 또 제3의 보정용 트랜지스터(423)는 게이트와 드레인이 접속되어 있으므로, 포화 영역에서 동작한다. 따라서 제3의 보정용 트랜지스터(423)는, 상기 식 1을 따라서 동작한다. 식 1로부터, 제3의 보정용 트랜지스터(423)의 게이트 전압 Vgs는, 전류I에 의해 정해지는 것을 알 수 있다. 제3의 보정용 트랜지스터(423)의 게이트 전압 Vgs는, 용량소자(427)에 의해 유지된다.
한편, 제2의 보정용 트랜지스터(422)와 제3의 보정용 트랜지스터(423)는, 서로의 게이트와 소스가 각각 접속되어 있기 때문에, 제2의 보정용 트랜지스터(422)의 게이트 전압은 제3의 보정용 트랜지스터(423)의 게이트 전압과 동일해진다. 따라서, 제2의 보정용 트랜지스터(422)와 제3의 보정용 트랜지스터(423)의 특성이 가까우면 가까울수록, 제2의 보정용 트랜지스터(422)의 드레인 전류는, 제3의 보정용 트랜지스터(423)의 드레인 전류과 동일해진다.
그리고, 제2의 보정용 트랜지스터(422)의 드레인 전류는, 제4의 전원선(428)과 제5의 전원선(429)의 사이에 흐른다. 따라서, 제1의 보정용 트랜지스터(421)의 드레인 전류도, 제2의 보정용 트랜지스터(422)의 드레인 전류와 같은 크기를 하게된다. 즉, 정전류원(430)에 의해 제어된 제3의 보정용 트랜지스터(423)의 드레인 전류I와, 제1의 보정용 트랜지스터(421)의 드레인 전류가, 같은 크기가 된다.
그리고, 제1의 보정용 트랜지스터(421)는, 게이트와 드레인이 접속되어 있으므로 포화영역에서 동작한다. 따라서, 제1의 보정용 트랜지스터(421)의 게이트 전압은, 드레인 전류I에 적당한 값으로 설정된다. 또한, 제4의 전원선(428)의 전위와, 제1의 전원선의 전위가 동일한 경우, 제1의 보정용 트랜지스터(421)와 구동용 트랜지스터는, 게이트 전압 Vgs가 같아진다. 따라서, 전류I로 정해지는 제1의 보정용 트랜지스터(421)의 게이트 전압 Vgs와, 구동용 트랜지스터의 게이트 전압 Vgs는 같아진다.
다음에, 도 18c에 나타낸 것처럼 트랜지스터 424, 트랜지스터 426을 오프로 한다. 트랜지스터 426보다도 트랜지스터 424를 먼저 오프하는 쪽이, 용량소자(427)에 유지되어 있는 전압이 변동하는 것을 억제할 수 있으므로, 보다 바람직하다. 트랜지스터 424, 트랜지스터 426을 오프해도, 제2의 보정용 트랜지스터의 게이트 전압은 유지되어 있으므로, 제2의 전원선 Vbi의 전위는 유지할 수 있다.
이때, 도 18a에 나타내는 보정회로는, 화소의 동작과 병행되게 동작할 수 있다.
본 실시예의 보정회로에서는, 제1의 보정용 트랜지스터(421)와 구동용 트랜지스터의 특성, 구체적으로는 μC0W/L, 임계값전압 Vth가 동일하면 동일할수록, 전류제어용 트랜지스터가 온일 때의 구동용 트랜지스터의 드레인 전류는, 제1의 보정용 트랜지스터(421)의 드레인 전류I와 같아진다. 따라서, 화소부내에서 구동용 트랜지스터의 특성이 변동해도, 발광소자의 휘도의 변동을 억제할 수 있다.
본 실시예에서 나타낸 보정회로의 경우, 도 2, 도 5에 나타낸 보정회로와는 달리, 항상 제2의 전원선의 전위를 보정할 수 있으므로, 예를 들면 전류제어용 트랜지스터의 스위칭에 의해 구동용 트랜지스터의 소스와 드레인의 전위가 변동해도, 제2의 전원선 Vbi의 전위가 변동하는 것을 억제할 수 있다.
[실시예 8]
본 실시예에서는, 본 발명의 발광장치의 일형태에 해당하는 패널의 외관에 대해서, 도 14a 및 도 14b를 사용하여 설명한다. 도 14a는 제1의 기판 위에 형성된 트랜지스터 및 발광소자를, 제2의 기판과의 사이에 씰재에 의해 봉지한 패널의 평면도이고, 도 14b는 도 14a의 A-A'에서의 단면도에 해당한다.
제1의 기판(4001) 위에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 주사선 구동회로(4004)와, 보정회로(4020)를 둘러싸도록 하고, 씰재(4005)가 설치된다. 이때 화소부(4002)와, 신호선 구동회로(4003)와, 주사선 구동회로(4004)와, 보정회로(4020) 위에 제2의 기판(4006)이 설치된다. 따라서, 화소부(4002)와, 신호선 구동회로(4003)와, 주사선 구동회로(4004)와, 보정회로(4020)는, 제1의 기판(4001)과 씰재(4005)과 제2의 기판(4006)에 의하여, 충전재(4007)와 함께 밀봉되어 있다.
또한 제1의 기판(4001) 위에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 주사선 구동회로(4004)와, 보정회로(4020)는, 트랜지스터를 복수개 갖고, 도 14b에서는, 신호선 구동회로(4003)에 포함되는 트랜지스터(4008)와, 화소부(4002)에 포함되는 전류제어용 트랜지스터(4010) 및 구동용 트랜지스터(4009)와, 보정회로(4020)에 포함되는 보정용 트랜지스터(4030)를 예시하고 있다.
또한, 도면부호 4011은 발광소자에 해당하고, 발광소자(4011)가 갖는 제1의 전극은, 구동용 트랜지스터(4009)의 드레인과, 배선(4017)을 거쳐서 전기적으로 접속되어 있다. 그리고, 본 실시예에서는, 발광소자(4011)의 제2의 전극과 투명 도전 막(4012)이 전기적으로 접속되어 있다. 또 발광소자(4011)의 구성은, 본 실시예에 나타낸 구성에 한정되지 않는다. 발광소자(4011)로부터 추출하는 빛의 방향이나, 구동용 트랜지스터(4009)의 극성 등에 맞추어, 발광소자(4011)의 구성은 적절하게 바꿀 수 있다.
또한 본 실시예에서는, 전류제어용 트랜지스터(4010)가 발광소자(4011)의 제1의 전극에 접속되어 있는 예를 나타내고 있지만, 구동용 트랜지스터(4009)가 발광소자(4011)의 제1의 전극에 접속되어도 된다.
또한, 신호선 구동회로(4003), 주사선 구동회로(4004) 또는 화소부(4002)에 주어지는 각 종 신호 및 전위는, 도 14b에 나타내는 단면도에서는 도면에 나타내지는 않았지만, 리드선(4014 및 4015)을 거쳐서, 접속단자(4016)로부터 공급되고 있다.
본 실시예에서는, 접속단자(4016)가, 발광소자(4011)가 갖는 제1의 전극과 같은 도전막으로 형성되어 있다. 또한, 리드선(4014)은, 배선(4017)과 같은 도전막으로 형성되어 있다. 또 리드선(4015)은, 구동용 트랜지스터 4009, 트랜지스터 4008이 각각 갖는 게이트 전극과, 같은 도전막으로 형성되어 있다.
접속단자(4016)는, FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 거쳐서 전기적으로 접속되어 있다.
이때, 제1의 기판(4001), 제2의 기판(4006)으로서는, 유리, 금속(대표적으로는, 스테인레스), 세라믹, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiber glass-Reinforced Plastics)판, PVF(폴리비닐 플루오라이드)필름, 마일러 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한 알루미늄박을 PVF필름이나 마일러 필름으로 한 구조의 시트를 사용할 수도 있다.
이때, 발광소자(4011)로부터의 빛의 추출방향에 위치하는 기판에는, 제2의 기판(4006)은 투광성을 갖고 있지 않으면 안된다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또한 충전재(4007)로서는 질소나 아르곤 등의 불활성 기체 외에, 자외선경화 수지 또는 열경화수지를 사용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌 비닐아세테이트)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용했다.
본 실시예는, 실시예 1∼실시예 7 중 임의의 것과 자유롭게 조합해서 실시할 수 있다.
[실시예 9]
본 발명의 발광장치는, 화소간의 휘도의 변동을 억제할 수 있으므로, 표시장치, 고글형 디스플레이 등의 영상을 감상하기 위한 표시부를 갖는 전자기기에 최적이다.
또한, 본 발명의 발광장치를 사용할 수 있는 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 내비게이션시스템, 음향재생장치(카 오디오, 콤포넌트 스테레오 세트 등), 노트북 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(대표적으로는, DVD:Digital Versatile Disk 등의 기록매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)등을 들 수 있다. 이 전자기기들의 구체적인 예를 도 16a-도 16c에 나타낸다.
도 16a는 휴대 정보단말(PDA)로, 본체(2101), 표시부(2102), 조작 키(2103), 스피커부(2104) 등을 포함한다. 본 발명의 발광장치는, 표시부(2102)에 사용할 수 있다.
도 16b는 고글형 표시장치로, 본체(2201), 표시부(2202), 이어폰(2203), 지지부(2204) 등을 갖고 있다. 본 발명의 발광장치는, 표시부(2202)에 사용할 수 있다.지지부(2204)는, 고글형 표시장치를 머리부분 자체에 고정하는 타입이여도 되고, 사용자의 신체 중, 머리 부분 이외의 부분에 고정하는 타입이어도 된다.
도 16c는 표시장치로, 케이스(2401), 표시부(2402), 스피커부(2403) 등을 포함한다. 본 발명의 발광장치는, 표시부(2402)에 사용할 수 있다. 발광장치는, 자발광형이기 때문에 백라이트가 필요없고, 액정 모니터보다도 얇은 표시부로 할 수 있다. 이때, 표시장치에는, PC용, TV방송 수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다. 또 표시장치에 발광장치를 사용하는 경우, 발광소자가 갖는 제1의 전극 또는 제2의 전극에 있어서 외광이 반사함으로써 경면과 같이 상을 복사하는 것을 막기 위해서, 편광판을 설치해 두어도 된다.
이상과 같이, 본 발명의 적용 범위는 극히 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한, 본 실시예의 전자기기는, 실시예 1∼8에 나타낸 어느 하나의 구성의 발광장치를 이용하여도 된다.
본 발명에서는, 전류제어용 트랜지스터의 게이트-소스간에 설치된 용량소자의 용량을 크게 하거나, 화소에의 비디오신호의 입력을 제어하는 트랜지스터의 오프 전류를 낮게 하지 않아도, 발광소자에 흐르는 전류가 변동하기 어려워진다. 또한, 발광소자에 흐르는 전류는, 전류제어용 트랜지스터의 게이트에 기생하는 기생 용량에 의한 영향도 받지 않는다. 그리고, 전류제어용 트랜지스터는 발광소자에의 전류의 공급의 유무를 선택할뿐이고, 발광소자에 흐르는 전류의 값은, 구동용 트랜지스터에 의해 결정된다. 이 때문에, 변동 요인이 줄어들고, 화질을 대단히 높일 수 있다. 또한 화소에의 비디오신호의 입력을 제어하는 트랜지스터의 오프 전류를 낮게 억제하기 위해서 프로세스를 최적화하지 않아도 되므로, 트랜지스터 제조 프로세스를 간략화할 수 있고, 비용 삭감, 수율 향상에 크게 공헌할 수 있다.
또한, 본 발명에서는, 구동용 트랜지스터를 포화영역에서 동작시켜도, 구동용 트랜지스터의 게이트의 전위를 고정할 수 있으므로, 게이트 전압 Vgs가 변동하기 어렵다. 구동용 트랜지스터를 포화영역에서 동작시킴으로써 드레인 전류가 드레인 전압 Vds에 의해 변화되지 않고, Vgs만에 의해 정해지게 되므로, 발광소자의 열화에 따라 Vel이 커지는 대신에 Vds가 작아져도 드레인 전류의 값은 일정하게 유지된다. 따라서, 전계발광 재료의 열화에 따르는 발광소자의 휘도의 저하나 휘도 얼룩의 발생을 억제할 수 있다.
또한 구동용 트랜지스터의 게이트에 주어지는 전위를, 임계값전압에 맞춰서 보정함으로써 임계값전압의 변동에 의존하는 휘도의 변동을 억제할 수 있다. 특히 구동용 트랜지스터를 포화영역에서 동작시킬 경우, ｜Vth｜에 대한 ｜Vgs｜의 비가 작으므로, 임계값전압 Vth의 변동에 의해 발광소자에 흐르는 전류가 좌우되기 쉽지만, 본 발명에서는 임계값전압을 보정할 수 있으므로, 포화영역을 사용하고 있어도 휘도의 변동을 억제할 수 있다.
또한, 본 발명에서는, 구동용 트랜지스터의 게이트에 전위를 주기 위한 배선에 대응하도록, 보정용 트랜지스터를 형성해 두어도 되고, 화소마다 보정용 트랜지스터를 형성할 필요는 없다. 따라서, 화소내의 트랜지스터의 수가 증가하는 것을 억제할 수 있어, 해상도가 높아지게 된다.
도 1은 본 발명의 발광장치가 갖는 화소의 구성을 도시한 도면,
도 2는 본 발명의 발광장치가 갖는 화소부 및 보정회로의 구성을 도시한 도면,
도 3은 본 발명의 발광장치가 갖는 화소의 동작을 도시한 도면,
도 4는 본 발명의 발광장치가 갖는 보정회로의 동작을 도시한 도면,
도 5는 본 발명의 발광장치가 갖는 화소부 및 보정회로의 구성을 도시한 도면,
도 6은 본 발명의 발광장치가 갖는 보정회로의 동작을 도시한 도면,
도 7은 화소의 평면도(a)와, 보정회로의 평면도(b),
도 8은 빔 스폿과 활성층이 형성되는 영역의 레이아웃을 도시한 도면,
도 9는 본 발명의 발광장치의 구성을 도시한 도면,
도 10은 본 발명의 발광장치의 구성을 나타낸 블록도,
도 11은 본 발명의 발광장치가 갖는 화소의 단면도,
도 12는 본 발명의 발광장치가 갖는 화소의 단면도,
도 13은 본 발명의 발광장치가 갖는 화소를 나타낸 단면도,
도 14는 본 발명의 발광장치를 나타낸 평면도 및 단면도,
도 15는 본 발명의 발광장치가 갖는 화소부 및 보정회로의 구성을 나타낸 도면,
도 16은 본 발명의 발광장치를 사용한 전자기기를 나타낸 도면,
도 17은 본 발명의 발광장치가 갖는 보정회로의 구성을 나타낸 도면,
도 18은 본 발명의 발광장치가 갖는 보정회로의 구성을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 발광소자 102 : 스위칭용 트랜지스터
103 : 구동용 트랜지스터 104 : 전류제어용 트랜지스터
105 : 소거용 트랜지스터

Claims (29)

  1. 복수의 화소와, 보정회로를 구비하되,
    상기 복수의 화소와 상기 보정회로는 트랜지스터들로 이루어지고,
    상기 보정회로는, 상기 복수의화소 각가에 일 트랜지스터의 전위를 보정하고, 상기 트랜지스터에 대해 레이저의 주사방향에 대해 수직한 방향으로 설치되는 것을 특징으로 하는 발광장치.
  2. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 상기 제2의 전원선에 전기적으로 접속된 제3의 트랜지스터, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선간의 접속을 제어하는 제4의 트랜지스터를 갖는 보정회로를 구비하고,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 전기적으로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는, 상기 제2의 전원선에 전기적으로 접속되는 것을 특징으로 하는 발광장치.
  3. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 상기 제2의 전원선에 전기적으로 접속된 제3의 트랜지스터, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선간의 전기적 접속을 제어하는 제4의 트랜지스터를 갖는 보정회로를 구비하고,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는, 상기 제2의 전원선에 접속되고,
    상기 제1의 트랜지스터의 활성층과, 상기 제3의 트랜지스터의 활성층은 레이저광으로 결정화되어 있고,
    상기 제1의 트랜지스터의 활성층과, 상기 제3의 트랜지스터의 활성층은, 상기 레이저광의 동일한 빔 스폿내에 위치되는 것을 특징으로 하는 발광장치.
  4. 제 2 항에 있어서,
    상기 제1의 트랜지스터와 상기 제3의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  5. 제 3 항에 있어서,
    상기 제1의 트랜지스터와 상기 제3의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  6. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 상기 비디오신호를 복수의 각 화소에의 입력을 제어하는 제3의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 상기 제2의 전원선에 전기적으로 접속된 제4의 트랜지스터와, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선간의 접속을 제어하는 제5의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되는 것을 특징으로 하는 발광장치.
  7. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 상기 비디오신호를 복수의 각 화소에의 입력을 제어하는 제3의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 상기 제2의 전원선에 전기적으로 접속된 제4의 트랜지스터와, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선간의 전기적 접속을 제어하는 제5의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되고,
    상기 제1의 트랜지스터의 활성층과, 상기 제4의 트랜지스터의 활성층은 레이저광으로 결정화되어 있고,
    상기 제1의 트랜지스터의 활성층과, 상기 제4의 트랜지스터의 활성층은, 상기 레이저광의 동일한 빔 스폿내에 위치되는 것을 특징으로 하는 발광장치.
  8. 제 6 항에 있어서,
    상기 제1의 트랜지스터와 상기 제4의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  9. 제 7 항에 있어서,
    상기 제1의 트랜지스터와 상기 제4의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  10. 제 6 항에 있어서,
    상기 비디오신호의 전위에 관계되지 않고, 상기 제2의 트랜지스터의 게이트와 상기 제1의 전원선과의 접속을 제어하는 제5의 트랜지스터를 더 구비한 것을 특징으로 하는 발광장치.
  11. 제 7 항에 있어서,
    상기 비디오신호의 전위에 관계되지 않고, 상기 제2의 트랜지스터의 게이트와 상기 제1의 전원선과의 접속을 제어하는 제5의 트랜지스터를 더 구비한 것을 특징으로 하는 발광장치.
  12. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 서로 전기적으로 접속된 제3의 트랜지스터, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선과의 접속을 제어하는 제4의 트랜지스터, 상기 제2의 전원선에의 상기 제3의 트랜지스터의 드레인전류의 공급을 제어하는 제5의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되는 것을 특징으로 하는 발광장치.
  13. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 전기적으로 접속된 제3의 트랜지스터, 상기 제3의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선과의 전기적 접속을 제어하는 제4의 트랜지스터, 상기 제2의 전원선에의 상기 제3의 트랜지스터의 드레인 전류의 공급을 제어하는 제5의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되어 있고,
    상기 제1의 트랜지스터의 활성층과, 상기 제3의 트랜지스터의 활성층은 레이저광으로 결정화되어 있고,
    상기 제1의 트랜지스터의 활성층과, 상기 제3의 트랜지스터의 활성층은, 상기 레이저광의 동일한 빔 스폿내에 위치되는 것을 특징으로 하는 발광장치.
  14. 제 12 항에 있어서,
    상기 제1의 트랜지스터와 상기 제3의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  15. 제 13 항에 있어서,
    상기 제1의 트랜지스터와 상기 제3의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  16. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 상기 비디오신호의 복수의 각 화소에의 입력을 제어하는 제3의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 서로 전기적으로 접속된 제4의 트랜지스터, 상기 제4의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선과의 접속을 제어하는 제5의 트랜지스터, 상기 제2의 전원선에의 상기 제4의 트랜지스터의 드레인전류의 공급을 제어하는 제6의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되는 것을 특징으로 하는 발광장치.
  17. 발광소자, 상기 발광소자에 공급된 전류치를 결정하는 제1의 트랜지스터, 비디오신호에 따라서 상기 발광소자의 발광 또는 비발광을 선택하는 제2의 트랜지스터, 상기 비디오신호의 복수의 각 화소에의 입력을 제어하는 제3의 트랜지스터, 및 제1의 전원선을 각각 갖되, 제2의 전원선을 공유하는 복수의 화소와,
    게이트 및 드레인이 서로 전기적으로 접속된 제4의 트랜지스터, 상기 제4의 트랜지스터의 상기 게이트 및 드레인과 제3의 전원선과의 접속을 제어하는 제5의 트랜지스터, 상기 제2의 전원선에의 상기 제4의 트랜지스터의 드레인전류의 공급을 제어하는 제6의 트랜지스터를 갖는 보정회로와,
    상기 발광소자와 상기 제1의 전원선의 사이에, 상기 제1의 트랜지스터 및 상기 제2의 트랜지스터가 직렬로 접속되어 있고,
    상기 제1의 트랜지스터의 게이트는 상기 제2의 전원선에 접속되고,
    상기 제1의 트랜지스터의 활성층과, 상기 제4의 트랜지스터의 활성층은 레이저광으로 결정화되어 있고,
    상기 제1의 트랜지스터의 활성층과, 상기 제4의 트랜지스터의 활성층은, 상기 레이저광의 동일한 빔 스폿내에 위치되는 것을 특징으로 하는 발광장치.
  18. 제 16 항에 있어서,
    상기 제1의 트랜지스터와 상기 제4의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  19. 제 17 항에 있어서,
    상기 제1의 트랜지스터와 상기 제4의 트랜지스터는, 도전성이 동일한 것을 특징으로 하는 발광장치.
  20. 제 16 항에 있어서,
    상기 비디오신호의 전위에 관계되지 않고, 상기 제2의 트랜지스터의 게이트와 상기 제1의 전원선간의 접속을 제어하는 제7의 트랜지스터를 더 구비한 것을 특징으로 하는 발광장치.
  21. 제 17 항에 있어서,
    상기 비디오신호의 전위에 관계되지 않고, 상기 제2의 트랜지스터의 게이트와 상기 제1의 전원선간의 접속을 제어하는 제7의 트랜지스터를 더 구비한 것을 특징으로 하는 발광장치.
  22. 제 2 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  23. 제 3 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  24. 제 6 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  25. 제 7 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  26. 제 12 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  27. 제 13 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  28. 제 16 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
  29. 제 17 항에 있어서,
    상기 제1의 트랜지스터의 채널 폭에 대한 채널길이의 비는, 상기 제2의 트랜지스터의 채널 폭에 대한 채널길이의 비보다도 큰 것을 특징으로 하는 발광장치.
KR1020050007520A 2004-01-30 2005-01-27 발광장치 KR101193016B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004024285 2004-01-30
JPJP-P-2004-00024285 2004-01-30

Publications (2)

Publication Number Publication Date
KR20050077765A true KR20050077765A (ko) 2005-08-03
KR101193016B1 KR101193016B1 (ko) 2012-10-22

Family

ID=34805753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007520A KR101193016B1 (ko) 2004-01-30 2005-01-27 발광장치

Country Status (3)

Country Link
US (1) US7446742B2 (ko)
KR (1) KR101193016B1 (ko)
CN (1) CN100479016C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
KR20130126520A (ko) * 2012-05-11 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR20150143283A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 표시 회로 및 표시 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
EP1770676B1 (en) 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP5166001B2 (ja) * 2007-11-16 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 発光素子駆動回路及び携帯電話
EP2237253B1 (en) * 2009-04-01 2015-08-12 ARISTOTLE UNIVERSITY OF THESSALONIKI- Research Committee Pixel circuit, display using the same and driving method for the same
JP5499638B2 (ja) * 2009-10-30 2014-05-21 セイコーエプソン株式会社 電気泳動表示装置とその駆動方法、及び電子機器
US9984617B2 (en) * 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element
KR102415143B1 (ko) 2010-01-20 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 휴대 전화기
KR102358737B1 (ko) 2011-10-18 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN102654975B (zh) * 2011-11-01 2014-08-20 京东方科技集团股份有限公司 Amoled驱动补偿电路、方法及其显示装置
KR101958448B1 (ko) * 2012-12-04 2019-07-02 엘지디스플레이 주식회사 유기전계발광표시장치
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR102137699B1 (ko) 2017-02-23 2020-07-24 주식회사 엘지화학 버스바를 적용한 배터리 셀
CN110164384B (zh) * 2018-09-29 2022-06-10 京东方科技集团股份有限公司 一种亮度补偿方法及装置
CN110610684B (zh) * 2019-10-29 2021-03-30 厦门天马微电子有限公司 一种有机电致发光显示面板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JPH11272235A (ja) 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US7061451B2 (en) 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
CN102290005B (zh) 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
JP3899886B2 (ja) 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
SG110023A1 (en) 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
JP2004138773A (ja) 2002-10-17 2004-05-13 Tohoku Pioneer Corp アクティブ型発光表示装置
JP4566528B2 (ja) * 2002-12-05 2010-10-20 シャープ株式会社 表示装置
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP4574127B2 (ja) 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
WO2004086343A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
JP4562997B2 (ja) 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4425574B2 (ja) 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7122969B2 (en) 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
US8237637B2 (en) 2006-12-21 2012-08-07 Samsung Mobile Display Co., Ltd. Organic light emitting display and driving method thereof
KR20130126520A (ko) * 2012-05-11 2013-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR20150143283A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 표시 회로 및 표시 장치

Also Published As

Publication number Publication date
CN1652186A (zh) 2005-08-10
US20050168415A1 (en) 2005-08-04
CN100479016C (zh) 2009-04-15
US7446742B2 (en) 2008-11-04
KR101193016B1 (ko) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101193016B1 (ko) 발광장치
US11430845B2 (en) Element substrate and light-emitting device
US20220076628A1 (en) Element substrate and light emitting device
US7928937B2 (en) Light emitting device
US9449543B2 (en) Display device and driving method of display device
US8937580B2 (en) Driving method of light emitting device and light emitting device
US9165505B2 (en) Display device and electoric device having the same
US7466325B2 (en) Semiconductor display device and driving method
TW201239854A (en) Display device, driving method of display device, and electronic appliance
US8194009B2 (en) Light emitting device and driving method thereof
KR101293508B1 (ko) 표시 장치의 구동 방법
JP5099974B2 (ja) 発光装置
KR100669937B1 (ko) 전기 광학 장치와 그의 제조 방법 및 전자 기기
TWI397036B (zh) 顯示裝置及其驅動方法
JP5046657B2 (ja) 表示装置
JP5089026B2 (ja) 発光装置及び電子機器
JP5392965B2 (ja) 表示装置
JP5041674B2 (ja) 発光装置
JP2004302485A (ja) 表示装置
JP2006072331A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8