KR20050072422A

KR20050072422A - 비터비 비트 검출방법 및 장치

Info

Publication number: KR20050072422A
Application number: KR1020057005252A
Authority: KR
Inventors: 빌렘 엠. 제이. 엠. 코에네; 알베르트 에이치. 제이. 임민크; 요하네스 더블유. 엠. 베르그만스
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-09-26
Filing date: 2003-08-13
Publication date: 2005-07-11
Also published as: JP2006500714A; TW200416671A; EP1547078A1; AU2003255971A1; CN1685416A; US7111225B2; WO2004029956A1; US20060015798A1

Abstract

본 발명은 N차원 채널 튜브를 따라 기록매체 상에 저장된 채널 데이터 스트림의 비트의 비트값을 검출하고, N은, 제1방향을 따라 1차원적으로 전개하며 적어도 N-1개의 다른 제2방향을 따라 서로 정렬되어 있는 적어도 2개의 비트 행 중의 적어도 2개이며, 상기 제1방향은, 상기 N-1개의 다른 방향과 함께, 상기 채널 튜브의 비트 행의 각각에 대해 독립적인 행-기반의 1차원 비터비 비트 검출방법의 적용을 포함하는 비트 위치의 N-차원 격자를 구성하여 이루어진 비터비 비트 검출방법에 관한 것이다. 신뢰성 있는 비트 검출을 달성하기 위하여, 시퀀스 검출기라고도 알려져 있는 다수의 독립적인 1차원 행-기반 비터비 비트 검출기가 채널 튜브의 각 비트 행에 대해 하나씩 사용되고: 연속적인 인접 비트 행간의 간섭은, 인접 행의 주요 인접 비트에 대한 국소 비트 판정이 사용되는 (고려된 비트 행에 대한) 브랜치 메트릭의 계산을 통해 고려된다.

Description

비터비 비트 검출방법 및 장치{VITERBI BIT DETECTION METHOD AND DEVICE}

본 발명은 기록매체 상에 저장된 채널 데이터 스트림의 비트들의 비트값을 검출하는 행-기반 비터비(VIterbi) 비트 검출방법에 관한 것이다. 또한, 본 발명은 대응하는 행-기반 비터비 비트 검출기, 사용자 데이터 스트림의 재생방법, 대응하는 재생장치 및, 상기 방법을 구현하는 컴퓨터 프로그램에 관한 것이다. 특히, 본 발명은 광 디스크나 메모리 카드 등의 기록매체 상에 2차원 방식으로 기록된 정보를 위한 행-기반 비터비 비트 검출방법에 관한 것이다. 본 발명은 PRML(Partial Response Maximum-Likelihood) 비트 검출과 관련되는 것으로 간주될 수도 있으며, 예를 들어, 본 발명은 PRML 비트 검출방법 및 장치에 관한 것이다.

유럽 특허출원 제01203878.2호는 적어도 2차원으로 부호화된 정보의 채널 비트 위치를 나타내는 격자 구조로의 정보의 다차원적인 부호화 및/또는 복호화를 위한 방법 및 시스템을 개시하고 있다. 부호화 및/또는 복호화는 유사 밀집 격자 구조를 이용하여 수행된다. 3차원 부호화 및/또는 복호화에 대해서는, (유사) 6각 밀집(hcp) 격자 구조가 사용되는 것이 바람직하다. 3차원에서의 또 다른 가능성은 (유사) 면심 입방(fcc) 격자 구조의 사용이다. 2차원 부호화 및/또는 복호화의 경우에 대해서는, 유사 6각 격자 구조가 사용되는 것이 바람직하다. 2차원에서의 또 다른 가능성은 유사 평방 격자 구조의 사용이 될 수 있다. 본 발명의 목적을 더욱 간단하게 명확하게 설명하기 위해서는, 2차원의 경우에 대해 주목한다. 더욱 고차원의 경우는 2차원인 경우의 다소 손쉬운 확장으로서 유도될 수 있다. 단일 행의 비트를 포함하는 1차원의 경우의 특수 상황은, 예를 들어, "Viterbi Detection" by Jan Bergmans, "Digital Baseband Transmission and Recording", Kluwer Academic Publishers, 1996의 Chapter 7에 설명된 것과 같이, 1차원 변조 및 부호화를 위한 기술의 상태로 잘 알려져 있는 PRML 비트 검출의 매우 고전적인 경우로 요약된다.

광 디스크 상에서의 1차원 기록시에는, 채널 데이터 스트림의 채널 비트가 나선이 1비트 폭인 나선형 트랙을 따라 기록된다. 2차원 기록에 대해서는, 비록 넓은 나선이지만, 서로에 대해 방사상 방향, 즉, 나선 방향에 대해 직교하는 방향으로 정렬된 다수의 비트 행으로 구성되는 나선을 따라 채널 데이터 스트림의 채널 비트가 기록될 수도 있다. 나선 방향에 대해 엄밀하게 직교하는 방향이 아니라, 나선 방향과 특정의 영(zero)이 아닌 각도를 이루는 방향인 또 다른 방향에서, 비트 행의 추가적인 정렬이 얻어질 수도 있다.

입력 정보신호로부터 비트 시퀀스를 유도하기 위한 PRML 비트 검출장치는 WO 00/18016에 개시되어 있다. 상기 장치는, 입력 정보신호를 수신하는 입력수단과, 샘플링시에 입력 정보신호를 샘플링하여 상기 샘플링시의 입력 정보신호의 샘플을 얻는 샘플링수단과, 상기 샘플의 어레이(array)를 제1 또는 제2이진값의 비트인 어레이로 변환하는 변환수단과, 후속 시퀀스는 시간 상으로 1비트가 지날 때마다 n개의 후속 비트의 시간 윈도우를 이동하여 얻어지고, 상기 비트 어레이의 n개의 후속 비트의 후속 시퀀스에 대한 상태를 반복적으로 검출하는 검출수단과, 상기 상태를 통해 최적 경로를 설정하는 수단과, 상기 상태를 통한 최적 경로에 따라 비트의 시퀀스를 유도하는 유도수단을 포함한다. 상기 장치에서는, n이 3보다 크고, 동일한 이진값의 n-1개의 직접 연속적인 비트를 갖는 n개의 후속 비트의 시퀀스가 동일한 상태로 할당된다. 특정 실시예에서는, n이 4보다 큰 홀수이다. 상기 특정 실시예에서는, 이러한 n-비트 시퀀스의 중앙 n-2 비트와 동일한 이진값의 n-2개의 직접 연속적인 비트를 갖는 n개의 후속 비트의 시퀀스가 동일한 상태로 할당된다. 이것으로 인해 PRML 검출장치에서 복잡도가 감소하게 된다.

2D 비트-어레이를 위한 자격이 충분한 PRML 비트 검출기는 폭 넓은 나선의 완전한 폭을 위해 설계되어 있는 격자를 필요로 하며, 이것은 다가오는 수십년의 가장 빠른 하드웨어에서도 구현될 수 없기 때문에, 완전히 비현실적인 알고리즘이 되게 하는 막대한 상태 복잡도라는 단점이 있다.

2D PRML 비트 검출기는 "Study of Recording Methods for Advanced Optical Disks", S.Taira, T.Hoshizawa, T.Kato, Y.Katayama, T.Nishiya, T.Maeda, Technical Report of IEICE, 2002-03, pp.57-64에 개시되어 있다. 여기서, d=1이고 수평 및 수직의 양쪽 방향으로 RLL 제한된 평방 격자에 대해 2D 변조를 하는 광 저장 시스템이 설명되어 있다. 이 시스템에 대해, 2D-등화기와, 2D-비터비 검출기나 2D-PRML 검출기로 구성되는 수신기는 "Two-Dimensional Partial Response Equalization and Detection Method with Multi-Track", T.Kato, S.Taira, Y.Katayama, T.Nishiya, T.Maeda, Technical Report of IEICE, 2002-03, pp.65-70에 개시되어 있다. 2D PRML 검출기는 3개의 연속적인 비트 행을 기반으로 하고 있지만, 비터비 알고리즘의 대표적인 가산-비교-선택(ACS : add-compare-select) 동작은 중앙 비트 행만의 HF-샘플을 사용하며, 비터비 검출기의 격자 도형의 브랜치(또는 변이)를 위한 브랜치 메트릭(metric)을 유도하기 위하여 수신된 HF-신호가 감산되어야 하는 기준 레벨을 조인트(joint) 방식으로 결정하기 위해 다른 2개의 비트 행이 사용된다. 이와 같이, 그 출력에서, 비터비 검출기는 중앙 비트 행에 대해서만 비트-판정을 산출한다. 이러한 의미에서, 연속 행에 대해, PRML 검출기는 미리 독립적으로 동작하며, 비트 행의 완전한 세트에 대한 상태 복잡도는 3행만 연관되어 있는 복잡도로 감소된다. 3행의 스트립(strip) 내에서, 상기 공지된 비트 검출기는 1D-출력(단일 행에 대해서는 3-행 스트립의 중간-행임)이지만 일종의 2D-PRML을 수행한다. 채널 스트립은 독립적으로 처리되지만, 비터비 검출기의 상태-복잡도는 상당히 높다는 점을 유의해야 한다.

상기 언급된 문서에 개시된 것과 같이, 접선 방향의 3-탭 응답의 실제적인 경우를 고려하자. 평방 격자에 대해, 이 알고리즘을 6각 격자에 대해 적용할 경우에도, 양쪽의 격자에 대해 변조 부호화를 고려하지 않으면, 2⁶=64개의 상태를 산출하는 6비트 각각에 의해 특징지워지는 상태들이 얻어지며, 각 상태는 2³=8개의 가능한 선행 상태를 가지게 된다. 평방 격자 상에서는, 2D d=1로 제한된 상기 기준의 실행길이 변조 부호화를 고려하면, 수직 및 수평 방향에 따른 실행길이 제한의 사용으로 인해 일부 상태가 금지되므로, 상태의 수는 64보다 작은 비트일 뿐이다.

본 발명의 목적은 높은 기록 밀도를 제공하고, 특히, 눈 패턴의 전통적인 "눈"도 닫힐 수 있도록 하는 비터비 비트 검출방법을 제공하는 것이다. 전통적인 눈-패턴에서 "눈 높이"는, 비트가 값 "0"을 갖는 경우와, 비트가 값 "1"을 갖는 경우에 대한 신호 레벨에서의 체계적인 최소 차이에 대응한다. "열린 눈"은, (평균적으로, 또는 잡음 없을 경우에) 비트 "0" 및 비트 "1"에 대한 신호 레벨이 명확하게 판별될 수 있음을 의미하며, 이러한 경우, 적절하게 설정된 슬라이서(slicer) 레벨을 갖는 임계값 검출 절차가 사용될 수 있다. "닫힌 눈"의 경우는, 노이즈가 없을 때에도, 신호 레벨의 일부가 명백하게 비트 "0"이나 "1"에 할당될 수 없는 상황에 대응한다. 후자의 경우에는, 비트 "0" 및 비트 "1"에 대한 신호 레벨이 중첩되는 소거 구역이라고 불리우는 신호 레벨의 범위가 존재한다.

본 발명의 또 다른 목적은, ECC 복호화에 앞서 손쉬운 임계값 검출의 적용에 의해 "닫힌 눈"의 경우에 대해 달성되는 특히, 10^-2 내지 10^-1 미만의 낮은 비트 에러율을 달성하는 것이다. BD(이전에는 DVR로서 알려짐)에서 사용되는 피켓-ECC와 같이, 바이트-지향 ECC의 경우의 "랜덤" 에러(소위 "버스트 에러(burst error)와 반대임)에 대한 심볼 또는 바이트 에러율(BER)은 2x10^-3보다 크지 않을 것이며, 부호화되지 않은 채널 비트 스트림에 대해서는, 이것이 2.5x10^-4의 허용 가능한 채널-비트 에러율(bER) 상에서의 상한에 대응한다.

또한, 독립적인 비터비 검출기의 상태 복잡도의 추가적인 감소가 달성될 것이다.

이들 목적은 청구항 1에 청구된 비터비 비트 검출방법에 의해 본 발명에 따라 달성되며, 이것에 의하면, 채널 데이터 스트림은 N차원 채널 튜브를 따라 기록매체 상에 저장되고, N은, 제1방향을 따라 1차원적으로 전개하며 적어도 N-1개의 다른 제2방향을 따라 서로 정렬되어 있는 적어도 2개의 비트 행 중의 적어도 2개이며, 상기 N-1개의 다른 방향과 함께, 상기 제1방향은, 상기 채널 튜브의 비트 행의 각각에 대해 독립적인 행-기반의 1차원 비터비 비트 검출방법의 적용을 포함하는 비트 위치의 N-차원 격자를 구성하며,

1차원 행-기반 비터비 검출기의 비터비 격자에서의 모든 가능한 상태 변이에 대한 브랜치 메트릭의 계산은, 기준 레벨에 대한 수신된 HF 신호 값의 차이를 기반으로 하고, 상기 변이는 상기 비트 행에서의 다수의 후속 비트를 나타내고, 상기 비트는 비트의 N-차원 격자의 클러스터의 중앙-행 비트이며, 상기 기준 레벨은 상기 클러스터의 모든 비트에 의존하고, 상기 클러스터는, 중앙-행 비트와 함께, 1차원 비터비 비트 검출방법이 적용되는 상기 중앙 비트 행의 상기 N-1개의 다른 방향을 따라 각 측의 다수의 인접하는 비트 행의 각각의 다수의 주요 인접 비트를 포함하며, 인접 비트 행에서의 주요 인접 비트에 대한 예비적인 비트 판정은 상기 브랜치 메트릭을 계산하기 위해 사용되는 기준 레벨을 결정하기 위해 사용되며,

상기 수신된 HF 신호 값에 대응하는 비트의 N-차원 격자의 상기 클러스터의 중앙 비트에 대한 비트 값의 선택은 상기 계산된 브랜치 메트릭을 기반으로 하고 있다.

또한, 이들 목적은, 브랜치 메트릭의 계산을 위한 수단과, 비트 값의 선택을 위한 수단을 포함하는 비터비 비트 검출부를 구비하는 청구항 22에 청구된 것과 같은 행-기반 비터비 비트 검출기에 의해 달성된다. 또한, 본 발명은, 채널 데이터 스트림으로 에러정정 코드 부호화 및 변조 코드 부호화되어 기록매체 상에 저장되는 사용자 데이터 스트림의 재생방법에 관한 것이며, 채널 데이터 스트림의 비트의 비트값을 검출하는 전술한 것과 같은 비터비 비트 검출방법과, 변조 코드 복호화방법 및 에러정정 코드 복호화방법을 포함한다. 또한, 본 발명은 청구항 25에 청구된 것과 같은 재생장치와, 청구항 26에 청구된 것과 같은 컴퓨터 프로그램에 관한 것이다. 본 발명의 바람직한 실시예는 종속항에 정의되어 있다.

본 발명은 다수의 독립적인 1D 비터비 시퀀스-검출기를 이용하여 신뢰성 있는 비트 검출, 즉, 채널 튜브 내의 각 비트 행에 대해 비트 검출을 달성하는 개념을 기반으로 하고 있고, 연속적인 인접 비트 행 사이의 간섭은 간주된 비트 행에 대한 브랜치 메트릭의 연산을 통해 고려되며, 인접 비트 행에서의 2차적인 인접 비트에 대한 국소 비트 판정을 필요로 할 수도 있는 주요 인접 비트에 대한 예비적인 비트 판정이 사용되며, 상기 2차적인 인접 비트는 상기 주요 인접 비트의 인접 비트이며, 1D 비터비 검출을 위해 간주되는 중앙 비트 행의 일부가 아니다.

PRML 비트 검출장치의 일반적인 배치 및 기능에 관하여, 몇 개의 용어가 설명되어 있는 전술한 WO 00/18016가 참조된다. 이 기재 및 설명은 참조를 위해 여기에 병합된다.

주요 인접 비트에 대한 예비적인 비트 판정을 결정하기 위한 바람직한 실시예는 청구항 2 내지 7에 정의되어 있다. 따라서, 슬라이서 레벨이 임계값 검출에 사용될 수 있다. 또한, 중앙 행에서의 비트의 특정 비트값은 비터비 격자에서 고려되는 특정 브랜치의 각각에 따라 사용될 수 있다. 상기 임계값 검출은 인접 비트 위치에서 HF-신호 샘플을 고려하지 않고 특정 비트에 대한 검출된 HF 신호값을 기반으로 하고 있다.

바람직한 실시예에 의하면, 예비적인 비트 판정을 결정하기 위한 소정의 기준(criterion)이 평가되고, 상기 기준은 모든 주요 인접 비트에 걸친 합에 의해 결정되며, 상기 합은 각 단일의 주요 인접 비트의 비트 클러스터에 대응하는 HF 신호값과 기준 HF 신호값의 차이를 기반으로 한 서브기준(subcriterion)과 관련된 항을 포함하며, 상기 평가는 상기 주요 인접 비트의 모든 가능한 값에 대해 얻어진 모든 가능한 비트 단위에 대해 이루어지며, 상기 소정의 평가 기준의 최저값을 갖는 비트 단위가 선택된다. 각 단일 주요 인접 비트의 비트 클러스터에 대응하는 HF 신호값과 기준 HF 신호값의 차이의 제곱값과 절대값과 관련된 바람직한 기준은 청구항 5 및 6에 정의되어 있다.

주요 인접 비트와 함께, 2차적인 인접 비트에 대한 예비적인 비트 판정이 청구항 8에 정의된 것과 같은 주요 인접 비트에 대한 예비적인 비트 판정을 결정하기 위해 사용될 수 있다. 상기 2차적인 인접 비트에 대한 이들 예비적인 비트 판정은 예를 들어, 임계값 검출에 의해 얻어질 수 있다.

브랜치 메트릭을 계산하기 위한 상이한 방식이 있다. 2개의 바람직한 방식이 청구항 9 및 10에 정의되어 있다. PRML 비트 검출기에서의 비터비 알고리즘은 최소의 경로 원가를 갖는 경로인 "최적" 경로를 검색한다. 상기 경로 원가는 때때로 "경로 메트릭"이라고 불린다. 경로는 변이의 연속으로서 이해될 수 있다. 한 상태로부터 다른 상태로의 변이는 브랜치라고 불린다. 각 변이(또는 브랜치)는 특정 브랜치 메트릭(또는 브랜치 원가)과 연관되어 있다. 주어진 경로에 대한 경로 메트릭은 경로의 개별 브랜치의 원가의 합, 즉, 경로 메트릭은 브랜치 메트릭의 선택의 합이다.

일반적으로, 본 발명은 다차원 코드에 적용 가능하고, 채널 데이터 스트림의 채널 워드는, 예를 들어, 적어도 2개의 차원을 갖는 다차원 채널 튜브를 따라 기록매체에 채널 데이터 스트림이 저장되는 카드-기반 시스템에 대한 경우와 같이, 하나 이상의 방향으로 전개할 수 있다. 여기서, 비트 행이 전개된느 제1방향은 채널 튜브의 모든 비트 행에 대해 공통인 것이 바람직하다. 제1방향은, 비트 행이 서로 정렬되어 있는 N-1개의 다른 방향과 함께, 비트 위치의 N-차원 공간과 N-차원 격자를 구성한다. 채널 튜브는 상기 제1방향을 따라 전개하는 채널 비트의 적어도 2개의 비트 행을 포함하고, 모든 상기 채널 튜브의 집합은 전체 N-차원 공간을 채운다.

그러나, 1차원적으로 전개하는 비트 시퀀스를 포함하거나, 제1방향을 따라 1차원적으로 전개하며 상기 제1방향에 대해 경사지거나 직교하는 것이 바람직한 제2방향을 따라 서로 정렬된 적어도 2개의 비트 행의 채널 스트립을 포함하는 채널 데이터 데이터 스트림에 본 발명을 적용하는 것이 바람직하며, 상기 2개의 방향은 비트 위치의 2차원 격자를 구성한다. 이러한 격자의 바람직한 실시예는 청구항 12 및 13에 정의된 평방 또는 6각형의 2D 격자이다.

6각 격자에서, 6각 클러스터는, 중앙 비트 행에서의 3개의 비트와 2개의 인접 비트 행의 각각에서의 2개의 주요 인접 비트를 포함하는 모두 7비트의 세트로 구성될 수 있다. 고려된 중앙 비트 행의 인접 비트 행에는 또 다른 2차적인 인접 비트가 위치될 수 있다. 6각 클러스터를 이용하는 바람직한 실시예는 청구항 14 내지 18에 정의되어 있다.

예상값을 이용한 브랜치 메트릭의 계산을 위한 유익한 실시예는 청구항 19에 정의되어 있다. 상기 방법은, 청구항 20에 청구된 것과 같은 3차원 격자의 비트 위치에 비트가 위치되어 있는 3차원의 경우에도 적용될 수 있다.

또한, 본 발명에 따른 비트 검출방법은 행-기반 1차원 비터비 비트 검출방법의 반복적인 사용을 포함할 수 있고, 비트 행의 세트의 주어진 1D 부분에 대한 1D-비터비 검출기의 출력은, 행 세트의 동일한 1D 부분(1D 행을 따른 동일한 비트)에 대한 상기 방법의 두 번째 실행 도중에 인접 행에서 요구되는 주요 비트 판정을 위해 사용될 수 있다. 그 목적은, 모든 비트 행에 대한 비터비 검출기의 가능한 두 번째 세트에서 요구되는 주요 비트 판정을 위한 더 나은 비트 판정으로서, 모든 비트 행에 대한 1D-비터비 검출기의 첫 번째 세트의 출력을 사용하는 것이다.

이하, 도면을 참조하여 본 발명에 대해 설명한다.

도 1은 부호화 시스템의 일반적인 배치의 블록도를 도시한 것이고,

도 2는 스트립-기반의 2차원 부호화 방식을 나타내는 개략도이고,

도 3은 6각 격자 상에서의 2차원 코드를 위한 개략적인 신호 패턴을 도시한 것이고,

도 4는 6각 비트 클러스터 상에서의 2D 대상 응답의 행-기반 분할을 도시한 것이고,

도 5는 3-탭 PRML 대상을 갖는 1D-PRML을 위한 유한-상태-머신(Finite-State-Machine)을 도시한 것이고,

도 6은 본 출원에서 사용된 열거 규정을 갖는 6각 비트 클러스터를 도시한 것이고,

도 7은 2개의 주요 인접 비트가 사용되는 본 발명을 예시한 것이고,

도 8은 3개의 주요 인접 비트가 사용되는 본 발명을 예시한 것이고,

도 9는 1D-PRML 비트 검출을 위한 격자를 도시한 것이고,

도 10은 1D-PRML 비트 검출을 위한 반복 격자를 도시한 것이고,

도 11은 도 9에 도시된 격자를 이용한 특정 예를 예시한 것이고,

도 12는 본 발명에 따른 경로 원가의 결정을 예시한 것이고,

도 13은 2개의 주요 인접 비트가 각각의 주요 인접 비트 행에 사용되는 경우의 비트 검출기의 블록도를 도시한 것이고,

도 14는 도 13에 도시된 비트 검출기에 사용된 HF 기준 신호레벨을 도시한 것이고,

도 15는 도 13에 도시된 비트 검출기의 단일 비트 검출부를 도시한 것이고,

도 16은 비트의 HF 신호로부터 소프트-판정 정보를 유도하는 S-곡선과 같은 페르미-디락(Fermi-Dirac)을 도시한 것이고,

도 17은 신호 패턴으로부터 유도된 기준 레벨을 도시한 것이고,

도 18은 대표 밀도에 대한 SNR(전반사 신호 레벨에 대해 상대적으로 정의됨)의 함수로서의 비트-에러율을 도시한 것이다.

도 1은 데이터 저장 시스템의 대표적인 부호화 및 신호처리 소자를 도시한 것이다. 입력 DI로부터의 출력 DO까지의 사용자 데이터의 주기는 인터리빙(interleaving)(10), 에러정정 코드(ECC : error-correction-code) 및 변조 부호화 20, 30, 신호 전처리(40), 기록매체 상에서의 데이터 저장(50), 신호 후처리(60), 이진 검출(70) 및, 인터리빙된 ECC와 변조 코드의 복호화 80, 90을 포함할 수 있다. ECC 부호화기(20)는 다양한 잡음원으로부터의 에러에 대비한 보호를 제공하기 위하여 데이터에 용장성(redundancy)을 부가한다. 그 다음, ECC-부호화된 데이터는, 데이터를 채널에 적응시키는, 즉, 채널 에러에 의해 덜 손상되고 채널 출력에서 더욱 용이하게 검출될 것 같은 형태로 데이터를 조작하는 변조 부호화기(30)에 보내진다. 다음으로, 변조된 데이터는 기록장치, 예를 들어, 나선형 광변조기 등에 입력되고, 기록매체(50)에 저장된다. 검색 측에서는, 판독장치(예를 들어, 광검출기 장치나 전하결합장치(CCD : charge-coupled device))가 다시 디지털 테이터로 변환되어야 할 의사-아날로그(pseudo-analog) 데이터 값(이진 변조 방식을 위한 화소당 1비트)을 반환한다. 이 처리에서의 첫 번째 단계는 기록 처리에서 생성된 왜곡을 여전히 의사-아날로그 영역에서 되돌리는 것을 시도하는 등화라고 불리는 후처리 단계(60)이다. 다음으로, 의사-아날로그 값의 어레이가 비트 검출기(70)를 통해 이진 디지털 데이터의 어레이로 전환된다. 그 다음, 디지털 데이터의 어레이는 변조 부호화에 대한 역동작을 수행하는 변조 복호화기(80)에 우선 보내지고, 그 다음에, ECC 복호화기(90)에 보내진다.

전술한 유럽 특허출원 EP 01203878.2에서는, 채널 비트의 가장 인접 클러스터의 측면에서의 6각 격자에 대한 2D 제한된 부호화가 설명된다. 여기서는, 이러한 2D 코드의 실제 구성에 대해서가 아니라, 채널을 통한 보다 강한 전송의 측면에서의 이점을 갖는 제한에 대해 주로 초점을 맞춘다. 후자의 주제는 유럽 특허출원 02076665.5(PHNL 020368)에 설명되어 있고, 바꾸어 말하면, 이러한 2D 코드의 구현 및 구성이 상기 문헌에 설명되어 있다. 예로서, 아래에는 특정 2D 6각 코드가 예시된다. 그러나, 본 발명의 전반적인 개념 및 모든 수단들은 임의의 2D 코드, 특히, 임의의 2D 6각 또는 면방 격자 코드에 전반적으로 적용될 수 있음을 유의해야 한다. 마지막으로, 상기 전반적인 개념은 코드의 1차원 전개에 의해 특징지워지는 등방성 제한이 가능한 다차원 코드에도 적용될 수 있다.

언급된 것과 같이, 아래에서는 2D 6각 코드가 고려될 것이다. 2D 6각 격자에 대한 비트는 비트 클러스터에 의해 식별될 수 있다. 6각 클러스터는 인접 격자 위치에서 6개의 가장 인접한 위치에 의해 둘러싸인 중앙 격자 위치의 비트로 구성된다. 상기 코드는 1차원 방향을 따라 전개한다. 2D 스트립은 제1방향에 직교하는 제2방향으로 서로 적층된 다수의 1D 행으로 구성된다. 스트립-기반의 2D 부호화의 원리는 도 2에 도시되어 있다. 스트립 사이 또는 연속 스트립의 그룹 사이에는, 예를 들어, 1행의 보호대가 위치될 수 있다.

6각 격자 상에서의 2D 기록을 위한 신호 레벨은 가능한 모든 6각 클러스터의 완전한 세트에 대한 진폭값의 도면에 의해 식별된다. 또한, 등방성 가정이 사용되고, 즉, 채널 임펄스 응답이 회로적으로 대칭일 것이라고 가정된다. 이것은, 7-비트 클러스터를 특성화하기 위하여, 중앙 비트와, 가장 인접 비트(6개의 인접한 것으로부터 0,1,..., 6이 "1"-비트일 수 있음) 사이의 "1"-비트(또는 "0"-비트)의 수를 식별하는 것만이 중요하다는 것을 의미한다. "0"-비트는 우리의 표기로는 랜드 비트(land-bit)이다. 대표적인 "신호 패턴"이 도 3에 도시되어 있다. 11개의 평행 비트 행으로 구성되는 폭이 넓은 나선이 연속적인 폭이 넓은 나선 사이의 1(비어있는) 비트 행의 보호대를 갖는 것으로 가정하면, 도 3의 상황은 (예를 들어, (청색 레이저 다이오드를 이용한) 블루레이 디스크(BD) 형식으로 사용되는 것과 같은) 전통적인 1D 광 기록에 비해 1.7의 인수를 갖는 밀도 증가에 대응한다.

본 발명에 따른 폭이 넓은 나선(또는 메타-나선)은 다수의 비트 행으로 구성된다. 비터비 격자가 개별 비트 행 자체의 비트에만 관련된 행-기반 1D-PRML을 적용하는 것이 제안된다. 비트 행을 따르는 방향으로의 3-탭 대상 응답에 대하여, 각각 2비트에 의해 정의되는 상태가 얻어진다. 도 4는 6각 격자의 비트의 클러스터 상에서의 2D 대상 응답을 도시한 것이다. 대응하는 유한-상태-머신(FSM)은 도 5에 도시되어 있다. FSM은 (비트(b₀ ⁱb₁ ⁱ)에서의) 하나의 상태 "i"로부터 (비트(b₀ ^jb₁ ^j)에서의) 다른 상태 "j"를 향해 갈 때의 신택스(syntax)를 나타낸다. 상태 "i" 및 "j"간의 이러한 변이는 b₁ ⁱ = b₀ ^j, 즉, 제1상태의 두 번째 비트와 제2상태의 첫 번째 비트가 동일해야 한다는 조건에서만 허용된다. 하나의 상태 "i"로부터 다른 상태 "j"로의 변이는 (b₀ ⁱb₁ ⁱb₁ ^j)에 의해 중앙 비트 행에서의 7-비트 클러스터의 3개의 비트를 전적으로 특징짓는 것임을 유의해야 한다. 여기서 이루어지는 실제 설명에서는, 우리의 2D 6각-격자 변조의 경우에 대해 가정된 1D RLL 제한이 없으므로, 가능한 변이에 대해서는 더 이상의 한정이 제공되지 않는다.

다음으로, 브랜치 메트릭의 계산에 대해 설명한다. 도 6은 6각 클러스터의 7비트: x₀, x₁, x₂, x₃, x₄, x₅ 및 x₆의 열거한 것을 도시한 것이다. 상태 "i"로부터 상태 "j"로의 변이를 위한 브랜치 메트릭은 로 표시되어 있다. 바람직하게는 아래의 수학식과 같이 주어진다:

여기서, HF₀는 (중앙) 비트 x₀에서의 수신 신호(등화 가능함)의 샘플값을 나타낸다. R.L.은 7-비트 클러스터의 모든 비트값에 의존하는 기준 진폭 레벨을 나타낸다. 주어진 변이("i" 내지 "j")에 대해서는, 중앙 비트 행에서의 비트 x₀, x₁ 및 x₄의 값은 이미 고정되어 있다. 여전히 결정을 필요로 하는 다른 비트는 x₂, x₃ 및 x₅, x₆으로 표시되는 2개의 비트 쌍에서 발생한다. 이들 쌍은 중앙 비트 x₀의 가장 인접 비트에 대응하고, 여기서, 이들 쌍의 각각은 상부의 인접 비트 행이나, 하부의 인접 비트 행 중의 하나에 위치되어 있다. 고려된 비트 행에 대한 1D-PRML 검출기에서의 전이를 위한 브랜치 메트릭에 사용될 기준 레벨 R.L.을 유일하게 식별할 수 있기 위해서는, 이들 2개의 비트 쌍에서의 비트값이 요구된다. 이들 비트는 주요 인접 비트로도 부른다. 그러므로, 주요 인접 비트에 대한 이들 비트 판정은, 고려된 (중앙) 비트 행의 비트의 비트 판정에 필요한 브랜치 메트릭의 평가를 보조하기 위해 필요한 예비적인 비트 판정으로서 이해될 수 있다. 본 발명의 일 국면은, 주요 인접 비트의 이들 2개의 비트쌍에 대해 이루어지는 판정에 관한 것이다. 브랜치 메트릭의 계산을 위해서만 요구되는 이들 (임시로 필요한) 예비적인 비트 판정의 품질은, 1D-PRML이 적용되는 중앙 행의 비트의 궁극적인 비트 판정의 품질에 영향을 준다. 따라서, 주요 인접 비트에 대한 예비적인 비트 판정은 인접 비트 행에 대한 실제 출력 비트로서 절대로 사용되지 않는다.

오히려 손쉬운 접근법은 x₂, x₃, x₅ 및 x₆으로 표시되는 주요 인접 비트에 대해 임계값 검출을 사용하는 것이다. 그러나, 임계값 검출은 도 3에 도시된 신호 패턴에서의 신호 레벨의 큰 중첩으로 인해 크게 신뢰성이 없다. 성능 해석에서는, 전체 메타-나선 상에서 비트 검출기로서 적용되는 임계값 검출에 비해 주요 인접 비트에 대한 임계값 검출에 의한 1D-PRML의 사용으로부터 많지 않은 성능 이득이 얻어지는 것으로 판명되고 있다. 주요 인접 비트 판정의 품질은 명백하게 충분히 좋은 것이 아니다.

주요 인접 비트에서의 더욱 신뢰성 있는 비트 판정은 인접 비트 행에서의 가장 인접 비트에 대한 하드 판정(hard decision)의 비트 검출기의 사용을 통해 얻어질 수 있다.

도 7은 중앙 비트 행의 상부 및 하부 인접 비트 행의 각각의 2개의 주요 인접 비트의 쌍에 대해 예비적인 비트 판정을 사용하는 HD-2(HD = hard-decision : 하드 판정) 비트 검출기의 사용을 예시한 것이다. 위에서 설명된 것과 같이, 중앙 비트 행에서의 비트의 비트값은 격자에서의 주어진 브랜치에 대해 고정되어 있다. 인접 비트 행에서의 주요 인접 비트의 비트값은 아래와 같이 결정되며, x₂ 및 x₃과, x₅ 및 x₆으로 표시된 비트 쌍(비트 단위라고도 함)은 서로 독립적으로 처리되고, 기준은 2개의 항의 합인 것이 바람직하고, 각 항은 비트 쌍에서의 주요 인접 비트에 대한 대응하는 기준 레벨을 갖는 비트 쌍의 1비트에서 실제 수신되는 HF 샘플의 차이의 제곱이며, 상기 기준은 비트 쌍의 비트의 모든 가능한 2비트 조합에 대해 평가된다. 상기 기준에 대해 최저값을 갖는 비트-쌍이 선택된다. 이것은 중앙 행의 비트 x₀에서의 브랜치 메트릭에 대한 기준 레벨에서 사용될 예비적인 비트값을 생성한다. 그러나, 주요 인접 비트값에 대해서도, HD-2 검출기의 기준에 대해 기준 레벨이 지정될 필요가 있다. 그러므로, 주요 인접 비트의 2개의 비트 쌍의 각 비트에 대한 모든 가장 인접 비트의 비트값도 마찬가지로 필요하다. 이들 인접한 것의 일부는 고려된 브랜치에 의해 고정되고, 다른 것은 HD-2 선택 절차의 일부이며; 2개의 비트 쌍의 각 주요 인접 비트에 대한 모든 다른 나머지의 가장 인접 비트는, 임계값 검출(TD)에 의해 바람직하게 얻어질 수 있는 2차적인 인접 비트라고 한다.

도 8은 중앙 비트 행의 2개의 상부 및 2개의 하부 인접 비트 행에서 3개의 주요 인접 비트의 트리플(triplet)에 대해 예비적인 비트 판정을 사용하는 HD-3 비트 검출기의 사용을 예시한 것이다. 상기 절차는 HD-2 비트 검출기에 대해 전술한 것과 매우 유사하다. x₂ 및 x₃과, x₅ 및 x₆으로 표시되는 2개의 비트 쌍의 주요 인접 비트에서 예비적인 비트 판정이 요구된다. 각 비트 쌍은 다시 독립적으로 처리된다. 각 비트 쌍에는 중앙 비트 행의 제2 인접 비트 행의 제3비트가 부가되어, 비트-트리플(비트 단위라고도 함)이 형성된다. 8개의 가능한 비트-트리플이 있다. 위와 같이, 이들 8개의 가능성 중 각각에 대해 기준이 평가되고, 가장 낮은 값을 갖는 것이 선택된다. HD-3 비트 검출기에 대해 사용된 기준은 트리플의 각 비트에 대해 하나인, 3개의 항의 합이다. 각 항은 트리플의 1비트에 대응하고, 그 비트에서 측정된 HF 신호와 대응하는 기준 레벨간의 차이의 제곱값인 것이 바람직하다. 후자는 트리플에서의 비트의 가장 인접 비트의 비트값을 이용하여 결정되고; 이들 가장 인접 비트의 일부는 고려된 브랜치에 의해 고정되고, 다른 것은 HD-3 선택 절차의 일부이며, 또 다른 비트, 즉, 비트를 다시 2차적인 인접 비트라고 하는 중앙 비트 행의 인접 비트 행에서의 비트-트리플을 둘러싸는 6개의 비트는, 임계값 검출(TD)에 의해 바람직하게 결정될 수 있다. 선택된 비트-트리플로부터, 하부 비트-트리플에 대한 비트 쌍 x₂ 및 x₃과, 상부 비트-트리플에 대한 비트 쌍 x₅ 및 x₆의 비트만이, 고려된 비트 행의 비트 x₀에서의 1D-PRML에 대한 브랜치 메트릭의 계산에 사용되어야 하는 기준 레벨을 선택하기 위하여 필요하다(비트 검출기가 처리할 수 있는 심볼간 간섭이 7비트 이하를 포함하는 6각 클러스터 내에 속하는 것으로 간주함). 그러나, 양쪽의 3-비트 비트 단위의 각각에서 여분의 제3비트의 포함은 하부 비트-트리플에 대한 주요 인접 비트 쌍 x₂ 및 x₃과, 상부 비트-트리플에 대한 비트 쌍 x₅ 및 x₆에 대한 예비적인 비트 판정의 품질을 크게 향상시킬 수 있다.

접선 방향으로 3-탭 임펄스-응답을 갖는 1D-PRML 비트 검출을 위한 격자가 도 9에 예시되어 있다. 알 수 있는 것과 같이, 각 상태는 정확히 2개의 선행 상태를 가진다. 이들 2개의 선행 상태는 최종 비트로서 현재(고려된) 상태의 제1비트를 갖는 상태이다. 예를 들어, 상태 "01"로부터의 전이는 다음 상태로서 상태 "10" 및 "11"에 대해서만 허용된다. 이들 전이는 3-비트 시퀀스 "010" 및 "011"을 각각 생성한다. 도 10은 접선 방향으로 3-탭 임펄스-응답을 갖는 1D-PRML 비트 검출을 위한 반복된 격자를 도시한 것이다. 격자를 통한 모든 경로는 모든 가능한 비트 시퀀스를 실현한다. (최대 가능성의 시퀀스 검출에 대한) 비터비 알고리즘은 최소 경로 원가를 갖는 경로인 "최적" 경로를 검색한다. 상기 경로 원가는 때때로 "경로 메트릭"이라고도 한다. 경로는 변이의 연속으로서 이해될 수 있다. 하나의 상태로부터 다른 상태로의(모멘트 k로부터 모멘트 k+1로의) 변이는 브랜치라고도 한다. 각 변이(또는 브랜치)는 특정 브랜치 메트릭(또는 브랜치 원가)과 연관되어 있다. 주어진 경로에 대한 경로 메트릭은 경로의 개별 브랜치의 원가의 합이고, 바꾸어 말하면, 경로 메트릭은 브랜치 메트릭의 합이다.

상기 경우(2-비트 상태 "00", "01", "10" 및 "11"을 가짐)에 대해, 모멘트(또는 시간) k-1에서 모멘트 k까지의, 상태 s0 및 s1간의 변이에 대한 브랜치 메트릭은, 시간 k에서 측정된 HF-샘플(HFk로 표시됨)과, 상태 s0으로부터 상태 s1까지의 변이와 연관된 기준 레벨 R.L. 사이의 차이의 L2 놈(norm)에 대한 제곱값(또는 L1 놈에 대한 절대값)이다. 기준 레벨은 고려되는 변이에 대한 일종의 이상적인(잡음 없는) 신호 레벨이다. 여기서, 강력한 2D 심볼간 간섭(ISI : intersymbol-interference)으로 인해, 기준 레벨은 인접 비트 행의 비트값에 의존한다. 표준 1D-저장에서는, 인접 비트 행이 항상 떨어져 있어서 이 문제가 제공되지 않는다. 이하, 도 11을 참조하여 상기 적용된 비터비 알고리즘에 대해 설명한다. 무차별적인 (철저한) 검색을 통해 최적 경로를 발견하는 것은 연산 부담으로 인해 유리하지 않다. 비터비(Viterbi)는 결정될 비트-시퀀스의 길이와 함께 선형적으로 성장하는 복잡도를 갖는 "다이나믹 프로그래밍(dynamic programming)의 절차를 도입하였다. 아래에서는, 상태 "01"에 도달하는 시간 k에서의 최적 경로가 발견된다고 가정하고 있다. 또한, 각 상태에 대해 아래의 2개의 국면이 시간 k-1에서 이전에 평가되었다고 가정하고 있다:

(a) 각 상태에 대해, 최적 경로를 위한 경로 메트릭, 즉, 그 상태에서 도달하는 최소 원가의 경로가 알려져 있다;

(b) 각 상태에 대해, 이전 시간의 선행 상태가 알려져 있다: 상기 선행 상태는 이전 시간 모멘트에서의 최적 경로에 놓여 있는 상태이다.

그 다음, "01"에 도달하는 모멘트 k에서의 최적 경로는 상태 "01"의 2개의 가능한 선행 상태를 고찰함으로써 발견될 수 있다: 하나의 경로는 경로 메트릭 p_00,k-1을 갖는 상태 "00"에서 시작하고, b_00->01,k에 의해 주어지는 브랜치 메트릭을 갖는 상태 "01"에 도달하는 브랜치"00"->"01"을 필요로 한다. 두 번째 경로는 경로 메트릭 p_10,k-1을 갖는 상태 "10"에서 시작하고, b_10->01,k에 의해 주어지는 브랜치 메트릭을 갖는 상태 "01"에 도달하는 브랜치 "10"->"01"을 필요로 한다. 최적 경로는 최소 원가를 실현하는 경로이다:

p_00,k-1 + b_00->01,k 및 p_10,k-1 + b_10->01,k의 최소

후자가 최적 경로일 경우, 상태 "01"의 선행 상태는 "10"이고, 다른 경우에는 상태 "01"의 선행 상태는 "00"이다. 이 절차는 가산-비교-선택(ACS : Add-Compare-Select)으로서 알려져 있다: 현재의 경로 메트릭에 대한 후보를 얻기 위하여 브랜치 메트릭은 이전 경로 메트릭에 가산되고; 2개의 후보 경로 메트릭이 비교되며, 가장 낮은 메트릭을 갖는 경로가 선택된다.

이 절차는 (각 시간 모멘트의) 모든 상태에 대해 반복된다. 그 결과, 각 상태와 각 시간 모멘트에 대한 경로 메트릭 및 선행 상태의 집합이 얻어진다. 그 다음, 실제 비트 판정이 소위 백-트래킹(back-tracking) 동작에 의해 수행된다: 하나는 모멘트 k에서의 최적 상태로부터 시작하여, 시간 k-1에서의 선행 상태로 되돌아가고, 모멘트 k-2 등에서의 상기 상태의 선행 상태로 되돌아간다. 상기 백-트래킹은 특정 깊이 K(백-트래킹 깊이로 알려짐)에 대해 행해지며; 모멘트 k-K에서의 비트값은 (예를 들어) 백-트래킹 동작의 끝에서 결과적으로 얻어진 상태에서 첫 번째 비트의 비트값이다. 상태 "00" 및 "01"은 비트 "0"에 이르게 되고; 상태 "10" 및 "11"은 비트 "1"에 이르게 된다.

"00", "01", "10" 및 "11"로 표시되는 4개의 상태가 존재한다. 이들 상태의 각각에 대해, 그 상태의 최적 선행 상태와, 그 상태로 가는 가장 낮은 원가를 갖는 경로에 대한 주어진 상태에 이르는 경로 원가가 도 12에 예시된 것과 같이 평가된다. 예를 들어, 상태 "00"에 대해, 가능한 선행 상태는, 상태 "00"에 관련된 상부 및 하부 라인으로 표시되는 것과 같이, (b4, b0, b1)에 의해 표시되는 비트의 트리플에 대해 비트 "000"(상태 "00"으로부터 상태 "00"을 향해) 및 "100"(상태 "10"로부터 상태 "00"을 향해)에 이르게 되는 상태 "00" 및 "10"이다. 상태 "00"을 향한 이들 개별 변이는 격자의 브랜치라고 불린다. 비트 b0은 트리플의 중앙 비트이다. 주어진 상태에 대해, 이와 같이 2개의 가능한 브랜치가 존재한다. 브랜치의 각각에 대해, 고려된 행에 대해 상대적으로 하부의 행에서의 비트 b2 및 b3과, 고려된 행에 대해 상대적으로 상부의 행에서의 비트 b5 및 b6의 가장 알맞은 후보가 결정된다.

도 12에 도시된 실시예에 따르면, 이것은 2개의 비트쌍 (b2 및 b3)과 (b5 및 b6)의 각각에 대한 HD-2 검출기를 이용하여 행해진다: 도 12에서, 각각의 HD-2 검출기는 "HD-2 Upp" 및 "HD-2 Low"로 표시되어 있다. 비트-트리플(b4, b0, b1)의 비트와 함께, 그 결과로 얻어지는 4개의 비트(b2 및 b3, b5 및 b6)은 6각 클러스터의 7비트를 정의한다: 이들 7비트는 기준 레벨의 메모리에서 특정 기준 레벨에 대한 인덱스를 정의하고, 후자는 HF Ref.Lev.Mem.으로 표시되어 있다. 2개의 브랜치의 각각(4개의 상태의 각각)에 대한 기준 레벨은, HF로 표시된, 비트 b0에 대해 실제로 측정된 HF 신호와 비교된다. 이러한 비교는, 수신 신호와 기준 레벨의 차이의 L2-놈의 경우의 제곱값(또는 L1 놈의 경우의 절대값)에 의해 행해질 수 있고: 이러한 차이값은 격자에서의 2개의 변이의 각각에 대한 실제 브랜치 메트릭을 산출한다. 현재의 브랜치 메트릭과, 2개의 가능한 선행 상태, 즉, 상태 "00"의 경우의 "00" 및 "10"에 이르는 경로 메트릭을 사용하는 표준 가산-비교-선택(ACS) 유닛은, pre₀₀으로 표시되는 현재 상태의 최적 선행 상태와, paco₀₀으로 표시되는, 현재의 고려된 상태에 이르는 가장 저렴한 경로에 대한 경로 원가를 결정한다. 4개의 상태의 각각에 대한 명확한 절차들 사이에 정보 교환이 필요하지 않기 때문에, 이 절차는 4개의 가능한 상태의 각각에 대해 개별적으로 그리고 독립적으로 행해진다. 도 13은 상부-행 비트(b5 및 b6)의 판정을 위한 HD-2 비트 검출기 HD-2 Upp를 도시한 것이다. HD-2 Upp 블록은 입력으로서 인접 비트의 8비트 값을 가지며, 그 중 3개는 고려하고 있는 행인 중앙 행에 대한 격자에서의 고려된 브랜치에 의해 설정된다; 다른 5비트는 2차적인 인접 비트라고 하며, 대응하는 비트-위치에서의 HF-샘플로부터 유도된 간단히 임계값이 검출된 비트로서 얻어진다. 또한, HD-2 Upp 블록은 비트 b5 및 b6의 비트 위치에 대한 입력으로 2개의 HF-샘플을 가진다.

소위 "브랜치-비트"는 고려하고 있는 비트 행에 대한 격자에서의 주어진 변이의 3개의 비트에 대해 적용한다. 유사한 도면(도시되지 않음)이, b2 및 b3으로 표시된 비트에 대한 하부 행에서의 비트 판정을 산출하는 블록 HD-2 Low에 적용된다.

또한, HD-2 Upp 블록에 의해 결정되는 비트는, -블록 HD-2 Low에 의해- 유사하게 유도된 하부 비트 b2 및 b3와 함께 사용되어 도 12에 도시된 것과 같은 기준 레벨 메모리로부터 기준 레벨을 유도한다. HD-2 비트 검출기의 코어에서 사용되는 기준 레벨은 도 14에 도시되어 있다. 도 14 및 15에 적용되는 비트-넘버링은 비트 쌍에서의 비트의 순서와 관련하여 표기되어야 한다. 비트 쌍에서의 첫 번째 비트, 비트 b₀에 대해, 밑줄 그어진 첫 번째 서브-스크립트(sub-script)에 의해 기준 레벨이 표시되어 있고; 비트 쌍에서의 두 번째 비트, 비트 b₁에 대해, 밑줄 그어진 두 번째 서브-스크립트에 의해 기준 레벨이 표시되어 있다.

도 15는 HD-2 비트 검출기 블록의 기본 배치를 도시한 것이다. 이 블록은 HD-2 Upp 및 HD-2 Low 블록을 설명하기 위한 것이다. 6각 격자 상에서의 8개의 가장 인접 비트와, 업데이트를 필요로 하는 비트 쌍의 2개의 비트의 HF 샘플이 입력된다. 2개의 업데이트된 비트값, 즉, HD-2 검출 비트가 출력된다.

하나의 중앙 비트와 6개의 인접 비트를 갖는 각 6각 클러스터에 대해, 메모리, 즉, HF 기준 레벨 메모리로부터 기준 신호 레벨이 입수 가능하다. 메모리로부터 얻어지는 기준 레벨은 비트 쌍의 2개의 비트와, 비트 쌍의 8개의 인접 비트 중의 5개에 의해 결정된다. 비트 쌍의 8개의 인접 비트는 중앙 비트 행의 3비트(고려된 실제 브랜치에 의해 결정됨)와, 5개의 2차적인 인접 비트를 포함한다.

비트 쌍의 2개의 비트의 각 비트에 대한 수신 HF-신호는 대응하는 기준 레벨로부터 감산되고; 이들 각각의 신호 차이의 절대값(여기서 도시된 것과 같이; 제곱값을 이용하는 대신에 2차 놈과 같은 다른 "놈"일 수도 있음)은 비트 쌍의 2개의 비트에 대한 4개의 가능한 2-비트 구성의 각각에 대해 함께 가산된다. HD-2 비트 검출기로부터 유도되는 비트는, 각각의 가능한 비트 쌍에 대해 하나의 샘플인, 선택 기준의 4개의 파라미터 또는 샘플의 상기 세트의 가장 작은 값으로 이르게 되는 비트이다. 이것은 도 15에서, 기준이 최대인 독립변수(비트 쌍의 비트 b₀ 및 b₁)인 arg min에 의해 단축 표기법으로 표시되어 있다.

대안적인 실시예에 의하면, 비트 쌍(x₂ 및 x₃과, x₅ 및 x₆으로 표시됨)에서의 주요 인접 비트에 관한 소프트-판정 정보가 사용된다. 그 다음, 상태 "i"로부터 상태 "j"로의 주어진 변이에 대한 브랜치 메트릭이 예상값으로 계산되고, 상기 예상값은 주요 인접 비트의 2개의 비트 쌍에서 모든 가능한 비트 구성에 대해 취해진 평균이다. 형식적으로, 이것은 다음과 같이 표현될 수 있다(6각 클러스터에서 k번째 비트에서의 샘플을 참조하는 HF_k 신호에 대한 인덱스 k를 가짐):

(b₀ ⁱ, b₁ ⁱ)로 표시된 비트값은4-상태 비터비-격자(도 9에 도시됨)의 상태 "i"에서 2개의 비트를 참조하고, 상태 "j"에 대해서도 유사하다는 점을 유의해야 한다. 상기 수학식에서의 확률 계수는 2개의 독립적인 비트 쌍의 각각에 대해 별도의 계수로 분리될 수 있다. 각각의 비트 쌍에 대해, 상기 계수는 아래의 수학식을 산출하는 개별적인 비트에 관한 계수로 분리될 수 있다:

HD-2 비트 검출기에서와 같이, 도 7이 참조될 수 있지만, 비트 쌍의 지금의 주요 인접 비트는 소프트-판정 정보를 갖는 비트를 참조한다. 비트 쌍의 가장 인접 비트 - 중앙 비트 행의 일부도 아니고, HD-2 비트 단위로부터의 비트도 아닌 것은 2차적인 인접 비트라고 함 - 는 임계값 검출에 의해 결정된다. 비트 쌍의 각 비트에 대해, 그 가장 인접 비트 모두는 이와 같이 특징화된다. 예를 들어, 소프트-판정 정보는 도 16(가장 인접 비트의 주어진 구성("config")과, HF 샘플)에 도시된 것과 같은 "페르미-디락(Fermi-Dirac)" 형의 S-곡선에 의해 결정될 수 있다. 여기서, 위치 (k, l)에서의 비트의 HF-신호로부터 소프트-판정 정보를 유도하는 페르미-디락 형의 S-곡선이 도시되어 있다. T₀은 (k, l)에서의 중앙 비트가 영(zero)일 때의 기준 레벨이고, T₁은 중앙 비트가 1일 경우에 대해 적용된다. 상이한 곡선은 상이한 잡음 변동과 관련된다. 기준 레벨 T₀ 및 T₁은 도 17에 도시된 것과 같은 신호 패턴으로부터 유도되고, 여기서는, 6각 클러스터에서의 2개의 가장 인접 비트가 "1"과 동일할 때에 예가 주어진다.

BD 밀도의 1.4x 밀도를 위한 여러 검출기에 대한 성능이 계산되었다. 피트-홀 직경이 120nm인 격자 파라미터 a=165nm를 가정하였다. 채널에 대해서는 AWGN 교란(부가적인 백색 가우시안 잡음)이 시행된다. 검출기는 아래와 같다:

- 임계값 검출(TD);

- HD-3 하드-판정 반복 비트 검출기(HD-3);

- TD-보조 1D-PRML;

- HD-2 보조 1D-PRML;

- HD-3 보조 1D-PRML;

- SD-1 소프트-판정 반복 비트 검출기(SD-1);

- 소프트-판정-보조 1D-PRML.

그 결과는 도 18에 도시되어 있다. 평가는 채널의 SNR의 함수로서, (채널) 비트-에러율(bER)에 의해 행해진다. TD-보조 1D-PRML은 높은 bER을 가진다는 점, 즉, 1D-PRML 검출기의 버전은 TD 검출기 자체에 비해 bER에 있어서의 마진 개선만을 제공한다는 점에 유의해야 한다. 한편으로, HD-3 보조 1D-PRML은 성능에 있어서 소프트-판정 비트 검출기 SD-1에 거의 이상적이며, 하드-판정 HD-3 비트 검출기보다 조금 더 낫다. HD-3 보조 1D-PRML은 SD-보조 1D-PRML보다 훨씬 더 좋고: 이것은, 소프트-판정 정보가 단지 비트마다 얻어지는(그 인접한 비트의 일부에서의 TD-판정을 사용함) 반면, HD-3 보조 1D-PRML 검출기는 고려된 트랙의 각 측에서 3-비트의 영역에서 최적 조인트(하드) 비트-판정을 검색한다는 사실로 인한 것이다.

본 발명은, 채널 튜브에서 각 비트 행에 대해 하나가 사용되는 다수의 독립적인 1D-비터비 비트 검출기(시퀀스 검출기로도 알려짐)를 이용하여 신뢰성 있는 비트 검출을 달성하는 해결책을 제공한다: 연속적인 인접 비트 행 사이의 간섭은 (고려된 비트 행에 대한) 브랜치 메트릭의 계산을 통해 고려되고, 여기서, 인접 행에서의 주요 인접 비트에 관한 국소 비트 판정이 사용된다. 국소 비트 판정이 임계값 검출기의 성능을 넘어설 때, HD-2 또는 HD-3 형의 하드-판정 비트 검출기의 사용이 제안된다. 다른 국소 비트 검출기가, 고려된 비트 행의 인접 행의 주요 인접 비트에 대한 예비적인 비트 검출을 조정하기 위하여, 1차원 행-기반 비터비 비트 검출기에 의해 처리되고 있는 중앙 행의 비터비 격자의 각각에 브랜치에 대해 특정 비트값을 고려하는 한, 상기 다른 국소 비트 검출기도 사용될 수 있다.

또한, 브랜치 메트릭을 계산하기 위하여, 중앙 행의 인접 행의 비트에서의 소프트-판정 비트 검출기의 출력을 사용하는 것이 제안되어 있다. 실제적으로, 신호 패턴(레벨의 7개의 쌍으로 그룹화된 2x7 신호 레벨을 가짐)으로부터 직접 발생될 수 있는 소프트-판정 정보를 사용하는 것이 제안되어 있다. 물론, 다른 소프트-판정 비트 검출기가, 예를 들어, 반복 소프트-판정 검출기와 같이, 동일한 목적을 위해 사용될 수 있다. 바람직하게는, 2차원 또는 3차원 격자 상에 비트가 배열되어 있는 경우에는 2차원 및 3차원의 경우가 유익하다.

Claims

N차원 채널 튜브를 따라 기록매체 상에 저장된 채널 데이터 스트림의 비트의 비트값을 검출하고, N은, 제1방향을 따라 1차원적으로 전개하며 적어도 N-1개의 다른 제2방향을 따라 서로 정렬되어 있는 적어도 2개의 비트 행 중의 적어도 2개이며, 상기 제1방향은, 상기 N-1개의 다른 방향과 함께, 상기 채널 튜브의 비트 행의 각각에 대해 독립적인 행-기반의 1차원 비터비 비트 검출방법의 적용을 포함하는 비트 위치의 N-차원 격자를 구성하는 비터비 비트 검출방법에 있어서,

1차원 행-기반 비터비 검출기의 비터비 격자에서의 모든 가능한 상태 변이에 대한 브랜치 메트릭의 계산은, 기준 레벨에 대한 수신된 HF 신호 값의 차이를 기반으로 하고, 상기 변이는 상기 비트 행에서의 다수의 후속 비트를 나타내고, 상기 비트는 비트의 N-차원 격자의 클러스터의 중앙-행 비트이며, 상기 기준 레벨은 상기 클러스터의 모든 비트에 의존하고, 상기 클러스터는, 중앙-행 비트와 함께, 1차원 비터비 비트 검출방법이 적용되는 상기 중앙 비트 행의 상기 N-1개의 다른 방향을 따라 각 측의 다수의 인접하는 비트 행의 각각에서 다수의 주요 인접 비트를 포함하며, 인접 비트 행에서의 주요 인접 비트에 대한 예비적인 비트 판정은 상기 브랜치 메트릭을 계산하기 위해 사용되는 기준 레벨을 결정하기 위해 사용되며,

상기 수신된 HF 신호 값에 대응하는 비트의 N-차원 격자의 상기 클러스터의 중앙 비트에 대한 비트 값의 선택은 상기 계산된 브랜치 메트릭을 기반으로 하고 있는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 인접 비트 행의 상기 주요 인접 비트에 대한 예비적인 비트 판정은 슬라이서 레벨을 이용한 임계값 검출에 의해 얻어지는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 중앙 행의 비터비 격자에서의 상기 브랜치의 각각을 구성하는 중앙 행의 비트값은, 상기 인접 비트 행의 상기 주요 인접 비트에 대한 예비적인 비트 판정을 결정하기 위해 사용되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 모든 주요 인접 비트에 대한 합에 의해 결정되는 소정의 기준의 평가에 의해, 상기 주요 인접 비트에 대한 예비적인 비트 판정이 얻어지며, 상기 합은 각 단일의 주요 인접 비트의 비트 클러스터에 대응하는 HF 신호값과 기준 HF 신호값의 차이를 기반으로 한 서브기준과 관련된 항을 포함하며, 상기 평가는 상기 주요 인접 비트의 모든 가능한 값에 대해 얻어진 모든 가능한 비트 단위에 대해 행해지며, 상기 소정의 평가 기준의 최저값을 갖는 비트 단위가 선택되는 것을 특징으로 하는 비터비 비트 검출방법.
제4항에 있어서,

상기 서브기준은, 각 단일 주요 인접 비트의 비트 클러스터에 대응하는 HF 신호값과 기준 HF 신호값의 차이의 제곱값과 관련되는 것을 특징으로 하는 비터비 비트 검출방법.
제4항에 있어서,

상기 서브기준은, 각 단일 주요 인접 비트의 비트 클러스터에 대응하는 HF 신호값과 기준 HF 신호값의 차이의 절대값과 관련되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 주요 인접 비트에 대한 예비적인 비트 판정은 소프트-판정 정보의 사용에 의해 얻어지는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 주요 인접 비트의 인접 비트이며 상기 클러스터의 중앙 비트 행의 일부가 아닌 2차적인 인접 비트에 대한 또 다른 예비적인 비트 판정은, 상기 주요 인접 비트에 대한 예비적인 비트 판정을 결정하기 위해 사용되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 브랜치 메트릭은, 상기 클러스터의 중앙 비트에 대한 수신된 HF 신호값과, 상기 클러스터의 모든 비트의 비트값에 의존하는 기준 HF 신호값간의 제곱 차이로서 결정되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 브랜치 메트릭은, 상기 클러스터의 중앙 비트에 대한 수신된 HF 신호값과, 상기 클러스터의 모든 비트의 비트값에 의존하는 기준 HF 신호값간의 차이의 절대값으로서 결정되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

N은 2이고, 채널 데이터 스트림의 비트의 비트값은, 제1방향을 따라 1차원적으로 전개하며 제2방향을 따라 서로 정렬된 적어도 2개의 비트 행의 2차원 채널 스트립을 따라 기록매체 상에 저장되며, 상기 2개의 방향은 비트 위치의 2차원 격자를 구성하는 것을 특징으로 하는 비터비 비트 검출방법.
제11항에 있어서,

비트의 2D 격자는 면방형인 것을 특징으로 하는 비터비 비트 검출방법.
제11항에 있어서,

비트의 2D 격자는 6각형인 것을 특징으로 하는 비터비 비트 검출방법.
제13항에 있어서,

상기 채널 스트립은 적어도 3개의 비트 행을 포함하고, 상기 6각 클러스터는 7개의 비트를 포함하며, 3개의 비트는 중앙 비트 행에 위치하고 2개의 비트는 상부 및 하부의 주요 인접 비트 행에 각각 위치하는 것을 특징으로 하는 비터비 비트 검출방법.
제13항 및 제14항에 있어서,

2차적인 인접 비트에 대한 예비적인 비트 판정은, 각각의 주요 인접 비트 행의 상기 2개의 인접 주요 비트에 대한 예비적인 비트 판정을 결정하기 위해 사용되는 것을 특징으로 하는 비터비 비트 검출방법.
제15항에 있어서,

상부 및 하부 주요 인접 비트 행에 각각 위치한 6각 클러스터의 2개의 주요 인접 비트는 주요 인접 비트 단위로서 그룹화되고, 각각의 비트 단위는 8개의 인접 비트에 의해 둘러싸여 있고, 그 중에서 5개는 2차적인 인접 비트이고, 3개는 상기 6각 클러스터의 중앙-행 비트이며, 상기 3개의 비트는, 1차원 행-기반 비터비 비트 검출기의 비터비 격자에서 고려되는 각각의 브랜치를 구성하는 2개의 상태의 비트에 의해 설정되는 것을 특징으로 하는 비터비 비트 검출방법.
제15항에 있어서,

상부 및 하부 주요 인접 비트 행에 각각 위치한 6각 클러스터의 2개의 주요 인접 비트는, 3비트로 구성되는 비트 단위를 이루는 다음의 인접 비트 행의 1비트와 함께, 주요 인접 비트 단위로서 그룹화되고, 각 비트 단위는 9개의 인접 비트로 둘러싸이고, 그 중에서 6개는 2차적인 인접 비트이며, 다른 3개는 상기 6각 클러스터의 중앙-행 비트이며, 상기 3개의 비트는, 1차원 행-기반 비터비 비트 검출기의 비터비 격자에서 고려되는 각각의 브랜치를 구성하는 2개의 상태의 비트에 의해 설정되는 것을 특징으로 하는 비터비 비트 검출방법.
제16항 또는 제17항에 있어서,

상기 6각 클러스터의 중앙 행에 속하지 않는 주요 인접 비트의 인접 비트인 2차적인 인접 비트의 비트값은 슬라이서 레벨을 이용한 임계값 검출에 의해 결정되는 것을 특징으로 하는 비터비 비트 검출방법.
제8항에 있어서,

상기 브랜치 메트릭은, 예상값, 특히, 상기 2차적인 인접 비트를 위해 입수 가능한 소프트-판정 정보를 이용한 상기 2차적인 인접 비트의 모든 가능한 비트값에 대해 취해진 평균으로서 계산되는 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

N은 비트의 3차원 격자를 산출하는 3인 것을 특징으로 하는 비터비 비트 검출방법.
제1항에 있어서,

상기 행-기반 1차원 비터비 비트 검출방법은 반복적으로 적용되고, 주요 인접 비트에 대한 예비적인 비트 판정은 이전의 반복에서 상기 행-기반 1차원 비터비 비트 검출방법의 출력으로부터 얻어지는 것을 특징으로 하는 비터비 비트 검출방법.
N차원 채널 튜브를 따라 기록매체 상에 저장된 채널 데이터 스트림의 비트의 비트값을 검출하고, N은, 제1방향을 따라 1차원적으로 전개하며 적어도 N-1개의 다른 제2방향을 따라 서로 정렬되어 있는 적어도 2개의 비트 행 중의 적어도 2개이며, 상기 제1방향은, 상기 N-1개의 다른 방향과 함께, 상기 채널 튜브의 비트 행의 각각에 대해 독립적인 행-기반의 1차원 비터비 비트 검출방법의 적용을 위한 비터비 비트 검출단위를 포함하는 비트 위치의 N-차원 격자를 구성하는 비터비 비트 검출기에 있어서,

1차원 행-기반 비터비 검출기의 비터비 격자에서의 모든 가능한 상태 변이에 대한 브랜치 메트릭의 계산수단은, 그 계산에 있어서 기준 레벨에 대한 수신된 HF 신호 값의 차이를 기반으로 하고, 상기 변이는 상기 비트 행에서의 다수의 후속 비트를 나타내고, 상기 비트는 비트의 N-차원 격자의 클러스터의 중앙-행 비트이며, 상기 기준 레벨은 상기 클러스터의 모든 비트에 의존하고, 상기 클러스터는, 중앙-행 비트와 함께, 1차원 비터비 비트 검출방법이 적용되는 상기 중앙 비트 행의 상기 N-1개의 다른 방향을 따라 각 측의 다수의 인접하는 비트 행의 각각에서 다수의 주요 인접 비트를 포함하며, 인접 비트 행에서의 주요 인접 비트에 대한 예비적인 비트 판정은 상기 브랜치 메트릭을 계산하기 위해 사용되는 기준 레벨을 결정하기 위해 사용되며,

상기 수신된 HF 신호 값에 대응하는 비트의 N-차원 격자의 상기 클러스터의 중앙 비트에 대한 비트 값의 선택수단은 상기 계산된 브랜치 메트릭을 기반으로 하고 있는 것을 특징으로 하는 비터비 비트 검출기.
제22항에 있어서,

상기 선택수단은 가산-비교-선택부와 백-트래킹부를 포함하는 것을 특징으로 하는 비터비 비트 검출기.
채널 데이터 스트림으로 부호화되어 기록매체 상에 저장되는 에러정정 코드 및 변조 코드인 사용자 데이터 스트림의 재생방법에 있어서,

상기 채널 데이터 스트림의 비트의 비트값을 검출하는 청구항 1에 기재된 비트 검출방법과, 변조코드 복호화방법과, 에러정정 코드 복호화방법을 포함하는 것을 특징으로 하는 사용자 데이터 스트림의 재생방법.
채널 데이터 스트림으로 부호화되어 기록매체 상에 저장되는 에러정정 코드 및 변조 코드인 사용자 데이터 스트림의 재생장치에 있어서,

상기 채널 데이터 스트림의 비트의 비트값을 검출하는 청구항 22에 기재된 비트 검출기와, 변조코드 복호화기와, 에러정정 코드 복호화기를 포함하는 것을 특징으로 하는 사용자 데이터 스트림의 재생장치.
컴퓨터 상에서 실행될 경우에 청구항 1 또는 24에 기재된 방법의 단계를 컴퓨터가 수행하도록 하는 프로그램 코드 수단을 포함하는 컴퓨터 프로그램.
N차원 채널 튜브를 따라 기록매체 상에 저장된 채널 데이터 스트림의 비트의 비트값을 검출하고, N은, 제1방향을 따라 1차원적으로 전개하며 적어도 N-1개의 다른 제2방향을 따라 서로 정렬되어 있는 적어도 2개의 비트 행 중의 적어도 2개이며, 상기 제1방향은, 상기 N-1개의 다른 방향과 함께, 상기 채널 튜브의 비트 행의 각각에 대해 독립적인 행-기반의 1차원 비터비 비트 검출방법의 적용을 위한 비터비 비트 검출단위를 포함하는 비트 위치의 N-차원 격자를 구성하는 비터비 비트 검출기를 포함하는 광 기록기에 있어서,

1차원 행-기반 비터비 검출기의 비터비 격자에서의 모든 가능한 상태 변이에 대한 브랜치 메트릭의 계산수단은, 그 계산에 있어서 기준 레벨에 대한 수신된 HF 신호 값의 차이를 기반으로 하고, 상기 변이는 상기 비트 행에서의 다수의 후속 비트를 나타내고, 상기 비트는 비트의 N-차원 격자의 클러스터의 중앙-행 비트이며, 상기 기준 레벨은 상기 클러스터의 모든 비트에 의존하고, 상기 클러스터는, 중앙-행 비트와 함께, 1차원 비터비 비트 검출방법이 적용되는 상기 중앙 비트 행의 상기 N-1개의 다른 방향을 따라 각 측의 다수의 인접하는 비트 행의 각각에서 다수의 주요 인접 비트를 포함하며, 인접 비트 행에서의 주요 인접 비트에 대한 예비적인 비트 판정은 상기 브랜치 메트릭을 계산하기 위해 사용되는 기준 레벨을 결정하기 위해 사용되며,

상기 수신된 HF 신호 값에 대응하는 비트의 N-차원 격자의 상기 클러스터의 중앙 비트에 대한 비트 값의 선택수단은 상기 계산된 브랜치 메트릭을 기반으로 하고 있는 것을 특징으로 하는 광 기록기.