KR20050071074A - Method for fabricating gate dielectric layer of semiconductor device - Google Patents
Method for fabricating gate dielectric layer of semiconductor device Download PDFInfo
- Publication number
- KR20050071074A KR20050071074A KR1020030101900A KR20030101900A KR20050071074A KR 20050071074 A KR20050071074 A KR 20050071074A KR 1020030101900 A KR1020030101900 A KR 1020030101900A KR 20030101900 A KR20030101900 A KR 20030101900A KR 20050071074 A KR20050071074 A KR 20050071074A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- ion implantation
- substrate
- oxygen
- gate dielectric
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
반도체 소자의 게이트 유전층 형성 방법을 제시한다. 본 발명의 일 관점에 따르면, 실리콘 기판에 질소 이온 주입을 수행하고, 산소 이온 주입을 수행한다. 이온 주입들이 수행된 실리콘 기판을 어닐링(annealing)하여 이온 주입된 산소 도펀트(dopant)와 기판의 실리콘이 반응하도록 허용하여 실리콘 산화층을 형성하고, 질소 도펀트와 기판의 실리콘 및 산소 도펀트가 반응하도록 허용하여 실리콘 산질화층을 형성한다. A method of forming a gate dielectric layer of a semiconductor device is provided. According to one aspect of the present invention, nitrogen ion implantation is performed on a silicon substrate, and oxygen ion implantation is performed. Annealing the silicon substrate on which ion implantation is performed to allow the ion implanted oxygen dopant to react with the silicon of the substrate to form a silicon oxide layer, allowing the nitrogen dopant to react with the silicon and oxygen dopant of the substrate A silicon oxynitride layer is formed.
Description
본 발명은 반도체 소자 제조에 관한 것으로, 특히, 이온 주입(ion implantation)을 이용한 게이트 유전층 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor device fabrication, and more particularly, to a method of forming a gate dielectric layer using ion implantation.
반도체 기술에 있어 고도의 집적화가 이루어지면서, 게이트 유전층(또는 게이트 산화층)의 두께 변화가 초래되고 있다. 내성이 강하면서 두께가 보다 얇고 또한 전압 항복(breakdown) 특성을 향상시킬 수 있는 게이트 유전층 구조가 요구되고 있다. As semiconductor devices are highly integrated, a change in the thickness of a gate dielectric layer (or gate oxide layer) is caused. There is a need for a gate dielectric layer structure that is strong in resistance, thinner in thickness, and can improve voltage breakdown characteristics.
종래의 게이트 유전층의 형성은 확산로(furnace)에서 행해지고 있으며, 고순도의 산소 가스(O2)와 질소 가스(N2) 등을 제공하여, 이들과 기판 실리콘(Si)과의 반응을 통하여 게이트 산화층을 형성하고 있다. 이러한 게이트 유전층의 형성은 기판 실리콘 상에 존재하는 산화막을 습식 세정(wet cleaning) 공정을 진행하여 제거하고, 산소 가스를 이용하여 대략 30 내지 400Å 두께로 게이트 산화층을 형성하고 있다.The conventional gate dielectric layer is formed in a diffusion furnace, and provides a high purity oxygen gas (O 2 ), nitrogen gas (N 2 ), and the like, and reacts these with the substrate silicon (Si) to form a gate oxide layer. To form. In the formation of the gate dielectric layer, an oxide film existing on the substrate silicon is removed by a wet cleaning process, and a gate oxide layer is formed to have a thickness of approximately 30 to 400 kPa using oxygen gas.
그럼에도 불구하고, 보다 내성이 강하면서 두께가 보다 얇고 또한 개선된 전압 항복 특성을 가지는 게이트 유전층이 요구되고 있다. Nevertheless, there is a need for a gate dielectric layer that is more resistant, thinner and has improved voltage breakdown characteristics.
본 발명이 이루고자 하는 기술적 과제는, 보다 개선된 품질 특성을 가질 수 있는 반도체 소자의 게이트 유전층을 형성하는 방법을 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a gate dielectric layer of a semiconductor device which may have more improved quality characteristics.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 실리콘 기판에 질소 이온 주입을 수행하는 단계, 상기 실리콘 기판에 산소 이온 주입을 수행하는 단계, 및 상기 이온 주입들이 수행된 상기 실리콘 기판을 어닐링(annealing)하여 상기 이온 주입된 산소 도펀트(dopant)와 상기 기판의 실리콘이 반응하도록 허용하여 실리콘 산화층을 형성하고 상기 질소 도펀트와 상기 기판의 실리콘 및 상기 산소 도펀트가 반응하도록 허용하여 실리콘 산질화층을 형성하는 단계를 포함하는 반도체 소자의 게이트 유전층 형성 방법을 제시한다. One aspect of the present invention for achieving the above technical problem, the step of performing nitrogen ion implantation into the silicon substrate, performing the oxygen ion implantation into the silicon substrate, and annealing the silicon substrate on which the ion implantation is performed annealing to allow the ion implanted oxygen dopant to react with the silicon of the substrate to form a silicon oxide layer and allow the nitrogen dopant to react with the silicon and the oxygen dopant of the substrate to react with the silicon oxynitride layer. A method of forming a gate dielectric layer of a semiconductor device, the method including forming the same, is provided.
상기 실리콘 산질화층이 상기 실리콘 산화층과 상기 실리콘 기판의 계면에 위치하도록 상기 실리콘 기판에 상기 질소 이온 주입 또는 상기 산소 이온 주입 시 상기 질소 도펀트 또는 상기 산소 도펀트의 분포를 조절할 수 있다. The nitrogen dopant or the oxygen dopant may be adjusted when the nitrogen ion is implanted or the oxygen ion is implanted into the silicon substrate such that the silicon oxynitride layer is positioned at an interface between the silicon oxide layer and the silicon substrate.
상기 실리콘 산질화층이 상기 실리콘 산화층 내에 위치하도록 상기 실리콘 기판에 상기 질소 이온 주입 또는 상기 산소 이온 주입 시 상기 질소 도펀트 또는 상기 산소 도펀트의 분포를 조절할 수 있다. The distribution of the nitrogen dopant or the oxygen dopant may be controlled when the nitrogen ion implantation or the oxygen ion implantation is implanted into the silicon substrate so that the silicon oxynitride layer is located in the silicon oxide layer.
상기 어닐링은 급속 열처리 과정(RTP) 또는 확산로(furnace) 과정으로 수행될 수 있다. The annealing may be performed by a rapid heat treatment process (RTP) or a diffusion furnace process.
상기 어닐링은 850℃ 내지 1050℃ 온도 범위에서 수행될 수 있다. The annealing may be performed at a temperature range of 850 ° C to 1050 ° C.
상기 어닐링은 질소 가스(N2) 분위기에서 수행될 수 있다.The annealing may be performed in a nitrogen gas (N 2 ) atmosphere.
본 발명에 따르면, 고순도의 산화층 형성 및 산화층과 기판 실리콘의 계면에 실리콘 산질화층을 형성할 수 있다. 이에 따라, 게이트 유전층의 품질 개선을 구현할 수 있고, 또한, 보론 침투(boron penetration)를 방지할 수 있다. According to the present invention, a high purity oxide layer can be formed and a silicon oxynitride layer can be formed at the interface between the oxide layer and the substrate silicon. Accordingly, quality improvement of the gate dielectric layer can be realized, and boron penetration can be prevented.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, and should be understood by those skilled in the art. It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 게이트 유전층 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 to 7 are cross-sectional views schematically illustrating a method of forming a gate dielectric layer of a semiconductor device according to an embodiment of the present invention.
도 1 내지 도 3을 참조하면, 반도체 기판(100)에 활성 영역(active region)을 설정하는 소자 분리 영역을 설정한다. 이러한 소자 분리는 얕은 트렌치 소자 분리로서 수행될 수 있다. 이에 따라, 버퍼층(buffer layer:151)을 개재하는 소자 분리막(150)이 반도체 기판(100)에 형성된다. 1 to 3, an isolation region for setting an active region is set in the semiconductor substrate 100. This device isolation can be performed as shallow trench device isolation. Accordingly, the device isolation layer 150 is formed on the semiconductor substrate 100 via the buffer layer 151.
소자 분리막(150)의해 설정된 활성 영역에 트랜지스터(transistor) 형성에 필요한 이온 주입 과정들을 수행한다. 예를 들어, 문턱 전압(VT) 조절을 위한 이온 주입, 펀치 쓰루(punch through) 방지를 위한 이온 주입, 채널 스톱(channel stop) 이온 주입 및 웰(well) 이온 주입 등을 P웰(110) 영역 및 N웰(120) 영역 지역에 실시한다. 즉, 도 1에 제시된 바와 같이 제1포토레지스트 패턴(310)을 도입하여 NMOS가 형성될 지역에 보론(Boron) 등을 이온 주입하여 P웰(110)을 형성하고, 다시, 도 2에 제시된 바와 같이 제2포토레지스트 패턴(320)을 도입하여 PMOS가 형성될 지역에 인(P) 등을 이온 주입하여 N웰(120)을 형성하는 이온 주입 과정들을 수행할 수 있다.Ion implantation processes required for forming a transistor in the active region set by the device isolation layer 150 are performed. For example, the P well 110 may include ion implantation for adjusting the threshold voltage (V T ), ion implantation for preventing punch through, channel stop ion implantation, and well ion implantation. In the region and N well 120 region region. That is, as shown in FIG. 1, a P well 110 is formed by introducing a first photoresist pattern 310 and implanting boron or the like into an area where an NMOS is to be formed, and again, as shown in FIG. 2. As described above, the second photoresist pattern 320 may be introduced to perform ion implantation to form the N well 120 by ion implanting phosphorus (P) into a region where the PMOS is to be formed.
이때, 이온 주입 과정들이 수행될 때, 실리콘 기판(100) 상에는 패드(pad) 산화막(200)이 도입될 수 있다. 이러한 패드 산화막(200)은 이온 주입 공정에 의한 실리콘 기판(100)의 파손을 방지하는 역할을 하기도 하며, 또한, 이온 주입의 깊이 프로파일(depth profile)을 결정하는 주요 변수로서 작용하기도 한다. In this case, when the ion implantation processes are performed, a pad oxide layer 200 may be introduced onto the silicon substrate 100. The pad oxide layer 200 may serve to prevent breakage of the silicon substrate 100 by an ion implantation process, and may also serve as a main variable for determining a depth profile of ion implantation.
이와 같은 이온 주입 과정들이 수행된 후, 이온 주입 마스크로 사용된 포토레지스트 패턴들을 도 3에 제시된 바와 같이 선택적으로 제거된다. After such ion implantation processes are performed, the photoresist patterns used as the ion implantation mask are selectively removed as shown in FIG. 3.
도 4를 참조하면, 질소(nitrogen) 이온 주입을 반도체 기판(100) 전면에 실시하여, 기판(100) 표면 아래에 질소 이온 주입층(130)을 형성한다. Referring to FIG. 4, nitrogen ion implantation is performed on the entire surface of the semiconductor substrate 100 to form a nitrogen ion implantation layer 130 under the surface of the substrate 100.
이러한 질소 이온 주입층(130)은, 차후 산소(oxygen)와 기판(100)의 실리콘(Si)이 반응을 하여 형성하게 되는 실리콘 산화층과 기판(100)의 실리콘과의 경계 또는 계면(interface)에 위치하도록 할 수 있으며, 또는, 이러한 계면에서 산화층 내로 분포하도록, 즉, 실리콘 산화층 내에 해당되는 위치에 질소 이온 주입층(130)이 분포하도록 할 수 있다. 이러한 질소 이온 주입층(130)의 분포 프로파일 등은 질소 이온 주입의 조건들을 조절하여 조절할 수 있다. The nitrogen ion implantation layer 130 is formed at a boundary or interface between the silicon oxide layer and silicon of the substrate 100, which are formed by reaction between oxygen and silicon of the substrate 100. Alternatively, the nitrogen ion implantation layer 130 may be distributed in the oxide layer at the interface, that is, in the silicon oxide layer. The distribution profile of the nitrogen ion implantation layer 130 may be controlled by adjusting the conditions of nitrogen ion implantation.
이러한 주입된 질소의 주요한 역할을 차후에 게이트 등으로 도입되는 P형으로 도핑(doping)된 폴리 실리콘(poly silicon)의 도펀트(dopant)인 보론(boron)으로부터 게이트 유전층으로 이용될 실리콘 산화층의 품질을 유지하도록 허용하기 위해서이다. 즉, 보론의 침투(penetration)를 방지하는 효과를 얻기 위해서이다. Maintain the quality of the silicon oxide layer to be used as the gate dielectric layer from boron, which is a dopant of P-doped poly silicon, which is subsequently introduced into the gate, etc. To allow that. That is, in order to obtain the effect of preventing the penetration of boron.
도 5를 참조하면, 반도체 기판(100)에 산소 이온 주입을 실시한다. 이에 따라, 기판(100) 표면 아래에 산소 이온 주입층(140)이 형성된다. 이러한 주입된 산소 이온은 게이트 유전층으로 사용될 실리콘 산화층을 형성하기 위해서 준비된다. Referring to FIG. 5, oxygen ion implantation is performed in the semiconductor substrate 100. Accordingly, the oxygen ion implantation layer 140 is formed under the surface of the substrate 100. These implanted oxygen ions are prepared to form a silicon oxide layer to be used as the gate dielectric layer.
형성할 게이트 유전층의 두께에 따라, 이러한 산소 이온 주입층(140)의 분포 프로파일 및 그 양이 조절될 수 있는 데, 이는 실리콘 기판(100)의 표면과 요구되는 필요한 실리콘 산화층의 두께를 고려하여, 이러한 주입된 산소 이온의 분포 및 그 양을 조절한다. Depending on the thickness of the gate dielectric layer to be formed, the distribution profile and the amount of this oxygen ion implantation layer 140 can be adjusted, taking into account the surface of the silicon substrate 100 and the required thickness of the silicon oxide layer, The distribution and amount of these implanted oxygen ions are controlled.
도 6을 참조하면, 이제까지 이온 주입 과정들에서 실리콘 기판(100) 표면 보호용으로 사용된 패드 산화층(200)을 선택적으로 제거한다. 패드 산화층(200)의 제거는 습식 세정 장비를 사용하여 수행될 수 있다. Referring to FIG. 6, the pad oxide layer 200 used to protect the surface of the silicon substrate 100 is selectively removed in the ion implantation processes. Removal of the pad oxide layer 200 may be performed using wet cleaning equipment.
도 7을 참조하면, 어닐링(annealing) 공정을 실시한다. 이러한 어닐링 공정은 RTP(Rapid Thermal Process) 설비나 확산로 등을 이용할 수 있으며, 대략 850 내지 1050℃ 정도 온도에서 질소 가스(N2) 분위기에서 진행될 수 있다.Referring to FIG. 7, an annealing process is performed. The annealing process may use a rapid thermal process (RTP) facility, a diffusion furnace, or the like, and may be performed in a nitrogen gas (N 2 ) atmosphere at a temperature of about 850 to 1050 ° C.
이러한 어닐링 공정은 크게 두 가지 효과를 구현하기 위해서 수행된다. 먼저, 이온 주입 시의 실리콘 기판(100)의 손상을 회복 또는 완화하기 위해서이다. 이와 함께, 이온 주입된 질소 및 산소 도펀트들이 기판(100) 실리콘과 반응하도록 유도한다. 이때, 산소 원자는 실리콘과 반응하여 산화층(141)을 형성하게 되고, 동시에 질소 원자도 또한 산화층(141)과 기판(100) 실리콘과의 계면 또는 산화층(141)의 아래 부분에서 기판(100) 실리콘과 산소 등과 반응하여, 실리콘 산질화(SiON)층(131)을 형성하게 된다. This annealing process is largely performed to realize two effects. First, in order to recover or alleviate damage to the silicon substrate 100 at the time of ion implantation. In addition, ion implanted nitrogen and oxygen dopants are induced to react with the substrate 100 silicon. At this time, the oxygen atom reacts with silicon to form the oxide layer 141, and at the same time, the nitrogen atom is also at the interface between the oxide layer 141 and the silicon of the substrate 100 or at the lower portion of the oxide layer 141. React with oxygen and the like to form a silicon oxynitride (SiON) layer 131.
도 7에서는 이러한 실리콘 산질화층(131)이 실리콘 산화층(141)과 기판(100)의 실리콘과의 계면 또는 그 아래에 형성되는 바를 나타내고 있으나, 앞서 설명한 바와 같이 질소 이온 주입시 질소 도펀트의 분포 프로파일을 조절하여, 실리콘 산질화층(131)이 실리콘 산화층(141) 중간에 또는 실리콘 산화층(141) 내에 형성되도록 조절할 수도 있다. In FIG. 7, the silicon oxynitride layer 131 is formed at or below the interface between the silicon oxide layer 141 and the silicon of the substrate 100. However, as described above, the distribution profile of the nitrogen dopant during nitrogen ion implantation is described. The silicon oxynitride layer 131 may be adjusted to be formed in the middle of the silicon oxide layer 141 or in the silicon oxide layer 141.
이와 같이 형성된 실리콘 산화층(141) 및 실리콘 산질화층(131)의 구조를 게이트 유전층으로 이용한다. The structures of the silicon oxide layer 141 and the silicon oxynitride layer 131 thus formed are used as the gate dielectric layer.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 게이트 유전층 형성 시에 질소 이온 주입 및 산소 이온 주입 후 어닐링을 통해, 실리콘 산화층 및 실리콘 산질화층을 포함하는 게이트 유전층을 형성할 수 있다. 고순도의 산화층 형성과 또한 산화층과 기판과의 계면에 실리콘 산질화층의 형성을 동시에 할 수 있어, 고집적화에 부합되는 높은 품질의 게이트 유전층을 형성할 수 있다. 또한, 실리콘 산질화층의 형성에 따라 보론 침투 현상을 효과적으로 방지할 수 있다. According to the present invention described above, a gate dielectric layer including a silicon oxide layer and a silicon oxynitride layer may be formed by annealing after nitrogen ion implantation and oxygen ion implantation at the time of forming the gate dielectric layer. It is possible to simultaneously form a high purity oxide layer and also to form a silicon oxynitride layer at the interface between the oxide layer and the substrate, thereby forming a high quality gate dielectric layer conforming to high integration. In addition, boron penetration can be effectively prevented by forming the silicon oxynitride layer.
이에 따라, 많은 비용 절감과 생산성 향상을 또한 구현할 수 있다. Thus, many cost savings and productivity improvements can also be realized.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 게이트 유전층 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 to 7 are cross-sectional views schematically illustrating a method of forming a gate dielectric layer of a semiconductor device according to an embodiment of the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101900A KR100591127B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating gate dielectric layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101900A KR100591127B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating gate dielectric layer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071074A true KR20050071074A (en) | 2005-07-07 |
| KR100591127B1 KR100591127B1 (en) | 2006-06-19 |
Family
ID=37261062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101900A KR100591127B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating gate dielectric layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100591127B1 (en) |
-
2003
- 2003-12-31 KR KR1020030101900A patent/KR100591127B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100591127B1 (en) | 2006-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918129A (en) | Method of channel doping using diffusion from implanted polysilicon | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| JP4846167B2 (en) | Manufacturing method of semiconductor device | |
| KR100591127B1 (en) | Method for fabricating gate dielectric layer of semiconductor device | |
| KR20000026191A (en) | Rapid thermal processing apparatus and method thereof | |
| KR100349363B1 (en) | Method for manufacturing pmos device with high-dielectric constant gate dielectric | |
| KR100443789B1 (en) | Fabricating method of gate oxidation layer in semiconductor device | |
| JP4568304B2 (en) | Manufacturing method of semiconductor device | |
| JPH0567579A (en) | Manufacture of semiconductor device | |
| KR100807501B1 (en) | Fabricating method of semiconductor device | |
| JP4073171B2 (en) | Manufacturing method of semiconductor device | |
| KR100268865B1 (en) | Method for fabricating semiconductor device | |
| KR100720405B1 (en) | Method for manufacturing of semiconductor device | |
| KR100451768B1 (en) | Method for fabricating gate dielectric of semiconductor device | |
| JP4568308B2 (en) | Manufacturing method of semiconductor device | |
| KR100871356B1 (en) | Method for preventing boron penetration in semiconductor device | |
| KR100923762B1 (en) | Method for fabricating gate oxide of semiconductor device | |
| KR100824661B1 (en) | Method for manufacturing of semiconductor device | |
| KR100707580B1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100597084B1 (en) | Method for fabricating transistor of semiconductor device | |
| KR20060072411A (en) | A manufacturing method of semiconductor device using the epitaxial process | |
| KR100451039B1 (en) | Method of forming a gate electrode in a semiconductor device | |
| KR100622812B1 (en) | Method for fabricating the gate structure of semiconductor device | |
| KR100400781B1 (en) | Method for fabricating of PMOS Semiconductor Device | |
| KR20070081721A (en) | Method of forming semiconductor device having super steep retrograde(ssr) channel doping profile |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |