KR20050067629A - 프렉션널-ｎ 분주기 타입 위상동기루프 - Google Patents

프렉션널-ｎ 분주기 타입 위상동기루프 Download PDF

Info

Publication number
KR20050067629A
KR20050067629A KR1020030098621A KR20030098621A KR20050067629A KR 20050067629 A KR20050067629 A KR 20050067629A KR 1020030098621 A KR1020030098621 A KR 1020030098621A KR 20030098621 A KR20030098621 A KR 20030098621A KR 20050067629 A KR20050067629 A KR 20050067629A
Authority
KR
South Korea
Prior art keywords
frequency
division
signal
fractional
division ratio
Prior art date
Application number
KR1020030098621A
Other languages
English (en)
Other versions
KR100506742B1 (ko
Inventor
신성철
권효석
백원진
권기성
이수웅
이진택
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2003-0098621A priority Critical patent/KR100506742B1/ko
Publication of KR20050067629A publication Critical patent/KR20050067629A/ko
Application granted granted Critical
Publication of KR100506742B1 publication Critical patent/KR100506742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 MOPLL 튜너에 적용되는 프렉션널-N 분주기 타입 위상동기루프에 관한 것으로,
본 발명은 사전에 설정된 프렉션널 분주비의 분수부에 기초해서 3차 시그마-델타(Σ△)신호를 출력하는 3차 시그마 델타 변조기(405)를 이용하고, 발진주파수의 분주 주파수(Fv) 및 기준주파수의 분주 주파수(Fr)와의 위상차에 따라, 상기 발진주파수(Fvco)를 위상 동기시키는 프렉션널-N 분주기 타입 위상동기루프를 제공하는 것을 특징으로 하며.
이러한 본 발명에 의하면, 3차 시그마-델타 변조기를 이용하여 구현하고, 다중 가변 분주비로 분주하도록 구현함으로서, 3차 시그마-델타 신호에 따라 발진주파수에 대해 다중 가변 분주를 수행하여 저 위상잡음 특성을 개선할 수 있고, 보다 간단하면서도 소형으로 제작 가능하다.

Description

프렉션널-Ｎ 분주기 타입 위상동기루프{FRACTIONAL-N TYPE PHASE LOCKED LOOP}
본 발명은 디지털 MOPLL 튜너에 적용되는 프렉션널-N 분주기 타입 위상동기루프에 관한 것으로, 특히 3차 시그마-델타 변조기를 이용하여 구현하고, 다중 가변 분주비로 분주하도록 구현함으로서, 3차 시그마-델타 신호에 따라 발진주파수에 대해 다중 가변 분주를 수행하여 저 위상잡음 특성을 개선할 수 있고, 보다 간단하면서도 소형으로 제작 가능하게 하는 프렉션널-N 분주기 타입 위상동기루프에 관한 것이다.
일반적으로, 발진주파수(Fvco)를 생성하는 합성기(Frequency Synthesizer)는 정확도, 안정도가 높은 1개의 수정 발진기를 기준으로 하여, 그 발진 주파수를 체배, 체감 또는 혼합 등의 처리를 하여 안정된 임의의 주파수를 발진시키는 가변 발진기와, 이 가변 발진기의 발진주파수의 위상을 제어하는 위상 동기 루프(PLL:Phase Locked Loop, 이하 PLL이라 함)가 사용된다.
이러한 주파수 합성기에서는 디지털 TV의 수신용으로 쓰이는 디지털 MOPLL 튜너 등에 적용되는 경우에는 위상 잡음과 측대파 스퓨리어스(Sideband Spurious)와 같은 잡음특성을 채널간격(Channel Spacing)에 고려하여 만족할 수 있는 범위내에서 높은 채널 선택도 특성을 가져야 한다. 이와 같은 상기 주파수 합성기에 사용되는 PLL은 크게 정수 분주기(Integer-N) 타입 PLL과 프렉션널-N(Fractional-N) 분주기 타입 PLL로 구분되는데, 특히 프렉션널-N(Fractional-N) 분주기 타입 PLL는 저 위상잡음(Low Phase Noise) 특성 개선에 유리하다는 것이 알려져 있다.
상기 프렉션널-N(Fractional-N) 분주기 타입 PLL에서는, 그 특성상 플렉션널 스퓨리어스(Fractional Spur)가 필히 발생되는데, 이러한 플렉션널 스퓨리어스(Fractional Spur)를 억제시키기 위해 가장 널리 알려진 잡음세이핑(Noise Shaping) 방법으로 시그마-델타 변조기(Discrete Sigma-Delta Modulator)가 이용되고 있으며, 상기 시그마-델타 변조기는 저주파 잡음(Low Frequency Noise)을 고주파 잡음(High Frequency Noise)으로 변환(Convert)시키므로, 플렉션널 스퓨리어스(Fractional Spur)를 PLL의 루프 대역폭(Loop Bandwidth) 밖으로 밀어내는 역할을 하는데, 이러한 시그마-델타 변조기가 적용되기 위해서는 매 분주 주기 마다 넓은 분주비 가변범위내에서 더욱 빈번이 가변되는 분주비가 요구된다.
도 1은 일반적인 주파수 합성기의 개략도이다.
도 1에 도시된 일반적인 주파수 합성기는 디지털 MOPLL 튜너에 적용되는 경우, VHF-L, VHF-H 및 UHF 밴드를 포함하는 입력신호(SL,SM,SH)와 각 발진주파수를 믹싱하여 중간주파신호(IFout)를 출력하는 복수의 믹서(M1-M3)와, 상기 복수의 믹서(M1-M3)에 해당 발진주파수를 공급하는 복수의 발진주파수(VCO1-VCO3)와, 상기 복수의 발진주파수(VCO1-VCO3) 각각을 제어하기 위한 멀티밴드용 PLL(100)를 포함한다.
이러한 일반적인 주파수 합성기에서, 복수의 밴드가 내재하는 광대역의 고주파신호 중 설정된 신호를 선택하기 위한 상기 PLL은 전파를 수신하는 수신기에서 원하는 주파수만 선택하고, 원하지 않는 주파수를 수신하지 않도록 주파수의 선택 정확도를 높이기 위해서 사용되는데, 이러한 종래의 PLL중의 일예를 도 2를 참조하여 설명한다.
도 2는 종래의 프렉션널-N 분주기 타입 위상동기루프의 구성도이다.
도 2에 도시된 종래의 프렉션널-N 분주기 타입 위상동기루프는 기준주파수 생성기(210)로부터의 기준주파수(Fref)를 기준 분주하는 기준 분주부(212)와, 입력되는 제어신호에 따라 분주비를 가변하고, 이 가변된 분주비로 전압제어발진기(VC0)의 발진주파수(Fvco)를 분주하는 프로그램가능 주파수 분주부(220)와, 상기 기준주파수(Fref)의 분주 주파수(Fr)와 상기 발진주파수(Fvco)의 분주 주파수(Fv)의 위상차를 검출하는 위상차 검출부(230)와, 상기 위상차 검출부(230)로부터의 위상차에 따라 차지 펌핑하여 위상차에 해당되는 전압을 공급하는 차지펌프(240)와, 상기 차지펌프(240)로부터의 전압을 저역 통과시켜 전압을 안정화시킨 후 튜닝전압(VT)으로 상기 전압제어발진기(VCO)로 공급하는 저역통과필터(250)를 포함한다.
또한, 상기 주파수 합성기는 분주비의 가변을 위해, 상기 프로그램가능 주파수 분주부(220)에 제어신호를 2차 시그마-델타 변조기(280)가 적용되는데, 상기 2차 시그마-델타 변조기(280)는 내부에 M비트 어큐뮬레이터를 포함하여 플렉션널-N 분주비(FN=N + K/2M)중 분수부의 분자에 해당되는 K[M비트]를 입력받아서, 상기 K를 누적하면서 누적값이 분모(2M)를 초과하는 경우에 캐리를 발생하여 동작을 수행한다. 이때 발생되는 캐리를 상기 프로그램가능 주파수 분주부(220)에 제어신호로 출력한다.
이러한 상기 M비트 어큐뮬레이터에서 발생하는 주기적인 제어 신호에 따라, 상기 프로그램 가능 주파수 분주부(220)에서의 분주비는 'N' 혹은 'N+1'로 선택되는데, 이와 같이 발진주파수의 분주비가 하나의 주기를 가지고 N에서 N+1로 바뀌게 되면, 그 주기안에서의 평균치 분주비는 정수가 아닌 소수점 까지 포함된 분주비가 나온다.
이러한 과정에서, 상기 프로그램가능 주파수 분주부(220)에서 평균치 분주비가 분수 형태가 되므로, 이러한 프로그램가능 주파수 분주부(220)를 포함하는 PLL를 프렉션널-N(Fractional-N) 분주기 타입 PLL이라 한다. 즉, 프렉션널-N(Fractional-N) 분주기 타입 PLL에서의 분주 방식에서, 상기 프로그램 가능 분파수 분주부(220)에 이용되는 분주비 N이, 예를 들어 어떤 값으로 변경하는 경우에, 그 빈도가 주기적이라면 이에 비례하는 주파수가 발생되는데, 이것이 바로 프렉션널-N(Fractional-N) 분주기 타입 PLL이다.
한편, 종래의 프렉션널-N(Fractional-N) 분주기의 분주 방법은, 가변되는 분주비를 이용하여 발진주파수(Fvco)를 분주하는 방법으로서, 필요한 분주비(Divide Ratio)들을 미리 계산하여 설정해 둔 상태에서, 원하는 분주비를 일정한 순서에 따라 선택하여 분주하는 방법이다. 이에 대해서는 도 3을 참조하여 설명한다.
도 3은 종래의 프로그램가능 주파수 분주부의 구성도이다.
도 3에 도시된 종래의 프로그램가능 분주부는 펄스 스왈로 신호에 따른 펄스 스왈로 분주 방식으로, 상기 발진주파수(Fvco)를 사전에 고정된 4 또는 5 분주하는 투 모듈러스 카운터(TMC:Two Modulus Counter)(221)와, 상기 투 모듈러스 카운터(221)로부터의 주파수를 결정되는 분주비로 분주하는 메인 카운터(222)와, 상기 2차 시그마-델타 변조기(280)로부터의 제어신호에 따라 사전에 설정된 4개의 분주비(FN,FN+1,FN-1,FN+2)중 하나를 선택하고, 이 선택된 분주비중 2개의 LSB(Least Significant Bit)는 펄스 스왈로 비트로 할당하고, 그 나머지 비트를 분주비로 할당하여 상기 메인 카운터(320)에 제공하는 멀티플렉서(223)와, 상기 멀티플렉서(223)에 의해 할당된 펄스 스왈로 비트에 따라 상기 투 모듈러스 카운터(221)의 출력신호를 카운트하여 펄스 스왈로 신호를 투 모듈러스 카운터(221)에 공급하는 펄스 스왈로 카운터(224)를 포함한다.
예를 들어, 상기 멀티플렉서(223)에서 선택된 분주비가 10비트의 FN[9:0]이라면, 이중 2개의 LSB인 FN[1:0]은 펄스 스왈로 비트로 할당되어 상기 펄스 스왈로 카운터(224)로 공급되고, 나머지 FN[9:2]는 분주비로 할당되어 상기 메인 카운터(222)로 공급된다.
그런데, 이러한 종래의 프렉션널-N 분주기 타입 PLL에서는, 매 분주주기 마다 선택된 분주비가 변경되는 구조이지만, 천이노이즈(Transient Noise)의 발생으로 인하여 노이즈 플로어(Noise floor)를 높일 수 있을 뿐만 아니라, 사전에 설정된 네 개의 분주비중 하나를 선택하는 멀티플렉서의 필요성으로 인하여 칩 면적도 커지게 되는 문제점이 있다.
또한, 2차 시그마-델타 변조기를 사용하는 것만으로는 프렉션널 스퓨리어스(Fractional Spur)를 PLL의 인밴드(In-Band)에서 제거하기 어렵다는 단점이 있다.
이러한 단점을 해결하기 위해서, 2차 시그마 델타 변조기에 대신에, 3차 시그마-델타 변조기를 사용하는 기술이 연구 및 개발되어야 하는 필요성이 있으며, 이러한 3차 시그마-델타 변조기를 적용하기 위해서는 종래의 프렉션널-N 분주기 타입 PLL 구조에는 적용하기 어렵기 때문에, 새로운 프렉션널-N 분주기 타입 PLL이 구현되어야 한다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 3차 시그마-델타 변조기를 이용하여 구현하고, 다중 가변 분주비로 분주하도록 구현함으로서, 3차 시그마-델타 신호에 따라 발진주파수에 대해 다중 가변 분주를 수행하여 저 위상잡음 특성을 개선할 수 있고, 보다 간단하면서도 소형으로 제작 가능하게 하는 프렉션널-N 분주기 타입 위상동기루프를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 프렉션널-N 분주기 타입 위상동기루프는
사전에 설정된 프렉션널 분주비의 분수부에 기초해서 3차 시그마-델타신호를 출력하는 3차 시그마 델타 변조기를 이용하고, 발진주파수의 분주 주파수 및 기준주파수의 분주 주파수와의 위상차에 따라, 상기 발진주파수를 위상 동기시키는 프렉션널-N 분주기 타입 위상동기루프에 있어서,
상기 3차 시그마 델타 변조기로부터의 3차 시그마-델타신호, 제1,제2 밴드 선택신호를 포함하는 밴드선택신호, 발진주파수의 분주 주파수의 레벨을 이용하여, 상기 발진주파수의 분주 주파수가 하이레벨일 경우에는 상기 시그마-델타신호에 의한 3차 다중 가변 분주비에 해당되는 분주 제어신호를 출력하고, 상기 발진주파수의 분주 주파수가 로우레벨일 경우에는 상기 밴드선택신호에 따라 사전에 설정된 분주비에 해당되는 분주 제어신호를 출력하는 디코더;
상기 발진주파수를 사전에 설전된 분주비로 분주하는 프리스케일러; 및
상기 디코더로부터의 분주 제어신호에 의한 3차 다중 가변 분주비 또는 사전에 설정된 분주비로 상기 프리스케일러로부터의 주파수를 1차 분주하고, 사전에 설정된 프렉션널 분주비의 정수에 의한 분주비로 상기 1차 분주된 주파수를 2차 분주하는 프로그램 가능 주파수 분주부
를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 4는 본 발명에 따른 프렉션널-N 분주기 타입 위상동기루프의 구성도이다.
도 4를 참조하면, 본 발명의 프렉션널-N 분주기 타입 위상동기루프는 기준주파수 발진기(210)와, 상기 기준주파수 발진기(210)로부터의 기준주파수(Vref)를 기준 분주하는 기준분주부(220)와, 상기 기준분주부(220)에 의해 기준주파수의 분주 주파수(Fr)와 발진주파수의 분주 주파수(Fv)와의 위상차 검출하는 위상차 검출부(240)와, 상기 위상차 검출부(240)로부터의 위상차 정보에 따라 전류를 펌핑하여 상기 위상차에 해당되는 전압을 출력하는 차지펌퍼(250)와, 상기 차지펌퍼(250)의 출력전압을 저역통과시켜 전압제어발진기(VCO)에 튜닝전압(VT)을 공급하는 저역통과필터(260)를 포함한다.
또한, 본 발명의 프렉션널-N 분주기 타입 위상동기루프는 이러한 위상동기루프에서, 상기 발진주파수의 분주 주파수(Fv)를 제공하기 위해서, 밴드선택신호(SBS)와, 상기 프렉션널-N 생성기(403)로부터 프렉션널 분주비(FN=IN/2M=N+K/2M)의 정수(N)와, 3차 시그마 델타 변조기(405)로부터 3차 시그마-델타(Σ△)신호에 기초해서 상기 전압제어발진기(260)로부터의 발진주파수(Fvco)를 프렉션널-N 분주(FN)하여 상기 위상차 검출부(230)로 제공하도록 이루어진다.
상기 프렉션널-N 생성기(401)는 I2C 통신회로부(401)로부터 인티저-N 분주비(IN)와 채널 스텝 선택 신호(CHS-S)를 입력받고, 사전에 매핑된 채널스텝 선택신호(CHS-S)에 해당되도록 사전에 설정된 기준주파수 분주비(2m 또는 r)로 상기 인티저-N 분주비(IN)를 나누어, 하기 수학식 1과 같이 프렉션널 분주비(FN)가 구해지고, 이 프렉션널 분주비(FN)의 정수(N), 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분자(K) 및 분모(2M)를 각각 출력하도록 이루어진다.
상기 3차 시그마-델타 변조기(405)는 3개의 누산기가 캐스케이디드(cascaded)되어, 상기 발진주파수의 분주 주파수(Fv)를 클럭신호로 입력받아 이에 동기되어, 상기 프렉션널-N 생성기(403)로부터 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분자(K) 및 분모(2M)를 입력받아, 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분모(2M)를 주기로 캐스코디드된 3개의 누산기가 각 입력을 누적하면서, 이 누적값이 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분모(2M)를 초과할 때 캐리(CARRY)를 발생하는 동작을 반복적으로 수행하여, 상기 캐리를 누적하여 3차 시그마-델타(Σ△)신호를 출력하도록 이루어진다.
또한, 본 발명에 따른 프렉션널-N 분주기 타입 위상동기루프는 상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1,제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 발진주파수의 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 시그마-델타(Σ△)신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값)에 해당되는 분주 제어신호를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 분주 제어신호를 출력하는 디코더(410)와, 상기 발진주파수(Fvco)를 사전에 설전된 분주비(P)로 분주하는 프리스케일러(420)와, 상기 디코더(410)로부터의 분주 제어신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값) 또는 사전에 설정된 분주비로 상기 프리스케일러(420)로부터의 주파수를 1차 분주하고, 사전에 설정된 프렉션널 분주비(FN=N+K/2M)의 정수(N)에 의한 분주비(N)로 상기 1차 분주된 주파수를 2차 분주하는 프로그램 가능 주파수 분주부(430)를 포함한다.
상기 디코더(410)는 상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1 밴드 또는 제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 3차 시그마-델타(Σ△)신호에 기초한 다중 가변 분주비(Σ△+제1 설정값)의 범위중 하나의 분주비에 해당되도록 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 및 더블카운트 선택신호(SDCS)를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨(0)일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 제1 및 제2 분주 제어신호(SDC1,SDC2)를 출력하도록 이루어진다.
상기 프로그램 가능 주파수 분주부(430)는 다중 가변 모듈러스 카운터(431)와, 레벨 변환부(432)와, 메인 카운터(433) 및 멀티플렉서(434)를 포함한다.
상기 다중 가변 모듈러스 카운터(431)는 상기 발진주파수의 분주 주파수(Fv)가 하이레벨 동안에는 상기 제2 분주 제어신호(SDC2)를 입력받아 MVMC 모드 동작하여 상기 3차 시그마-델타(Σ△)신호에 따른 'Σ△+제1 설정값'으로 분주비가 할당되고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨 동안에는 펄스 스왈로 신호(SPS)를 입력받아 TMC 모드로 동작하여 상기 제1, 제2 분주 제어신호(SDC1,SDC2)와 더블카운트 선택신호(SDCS)에 따라 분주비가 할당되며, 상기 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주하도록 이루어진다.
그 다음, 상기 레벨 변환부(432)는 상기 다중 가변 모듈러스 카운터(431)의 출력레벨을 풀스윙 레벨로 변환하는 상기 메인카운터(433)로 출력하도록 이루어진다.
상기 메인 카운터(433)는 사전에 설정된 분주비와 상기 펄스 스왈로 신호를 포함하는 분주 데이터를 입력받고, 상기 분주비로 상기 레벨 변환부(432)로부터의 주파수를 분주하고, 상기 펄스 스왈로 신호를 출력하도록 이루어진다.
상기 멀티플렉서(434)는 상기 메인 카운터(433)의 출력신호(Fv)의 레벨에 따라 상기 디코더(410)의 제2 분주 제어신호(SDC2) 또는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 선택적으로 상기 다중 가변 모듈러스 카운터(431)로 출력하도록 이루어지는데, 즉 상기 메인 카운터(433)의 출력신호(Fv)가 하이레벨일 경우에는 상기 디코더(410)의 제2 분주 제어신호(SDC2)를 상기 다중 가변 모듈러스 카운터(431)로 출력하고, 상기 메인 카운터(433)의 출력신호(S0)가 로우레벨일 경우에는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 상기 다중 가변 모듈러스 카운터(431)로 출력하도록 이루어진다.
도 5는 본 발명의 다중 가변 모듈러스 카운터의 구성도이다.
도 4 및 도 5를 참조하면, 상기 다중 가변 모듈러스 카운터(431)는 상기 디코더(410)로부터의 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 또는 스왈로 신호(SPS)에 따라 분주비가 할당되어 이 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주하는 가변 분주기(431A)와, 상기 가변 분주기(431A)의 주파수를 더블 카운트하여 2 분주하는 더블 카운터(431B)와, 상기 더블 카운트 선택신호(SDCS)에 따라, 상기 가변 분주기(431A)의 출력신호 또는 상기 더블 카운터(431B)의 출력신호를 선택하여 출력하는 출력 선택기(431C)를 포함한다.
도 6은 본 발명에 따른 메인 카운터의 구성도이다.
도 4 및 도 6을 참조하면, 상기 메인 카운터(433)는 사전에 할당된 분주비의 데이터 비트 각각을 입력받도록 직렬로 연결되고, 상기 메인 카운터의 출력이 하이레벨일 경우, 연결된 분주비의 각 데이터 비트를 출력하는 복수의 TFF를 포함하고, 각 TFF는 자신에 연결된 비트보다 하위의 비트에 연결된 TFF가 모두 동시에 '0'출력일 경우에 '0'을 출력하여 할당된 분주비에 따라 상기 레벨변환부(432)로부터의 신호를 다운 카운트하도록 이루어진 TFF부(433A)와, 상기 TFF부(433A)의 복수의 TFF의 각 출력을 배타적 부정 논리합하여 다운 카운트의 종료를 검출하는 배타적 부정 논리합 연산기(433B)와, 상기 배타적 부정 논리합 연산기(433B)로부터의 다운 카운트 종료 검출시 하이레벨을 출력한 후 카운트 리세트시키는 DFF(433C)와, 사전에 펄스 스왈로 신호로 할당된 비트와 상기 TFF부(433A)의 다운 카운트 비트가 동일한 시점에서 하이레벨을 출력하는 펄스 스왈로 제어부(433D)와, 상기 펄스 스왈로 제어부(433D)로부터의 신호를 상기 레벨 변환부(432)의 출력신호에 동기하여 출력하는 DFF(433E)를 포함한다.
상기 메인 카운터(433)는 자체 출력레벨이 하이레벨일 경우, 즉 상기 다중 가변 모듈러스 카운터(431)가 MVMC모드로 동작하는 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)에 사전에 설정된 제1 설정값을 빼어서 분주비(N-제2 설정값)가 할당되도록 이루어진다.
또한, 상기 메인 카운터(433)는 자체 출력레벨이 로우레벨일 경우, 즉 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드일 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)를 분주비(N)로 할당되는데, 이때, 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제1 밴드의 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수(N)중 0-1비트가 상기 펄스 스왈로 신호로 할당되고, 나머지 비트로 분주비가 할당되며, 또한, 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제2 밴드 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수(N)중 0-2비트가 상기 펄스 스왈로 신호로 할당되고, 나머지 비트로 분주비가 할당되도록 이루어진다.
여기서, 제1 밴드는 VHF 밴드로 설정되고, 상기 제2 밴드는 UHF 밴드로 설정되는데, 상기 VHF 밴드는 VHF-L 밴드 및 VHF-H 밴드를 포함한다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 4를 참조하여 본 발명의 프렉션널-N 분주기 타입 위상동기루프에 관련된 전체 동작을 간단히 설명하면, 먼저, 기준주파수 발진기(210)의 기준주파수는 기준분주부(220)에서 기준 주파수가 분주되어 위상차 검출부(230)로 출력되고, 또한, 전압제어발진부(260)의 발진주파수(Fvco)가 프로그래머블 분주기로 프렉션널-N 분주(FN)되어 상기 위상차 검출부(230)로 출력되며, 상기 위상차 검출부(230)는 상기 기준분주부(220)에 의해 기준주파수의 분주 주파수(Fr)와 상기 발진주파수의 분주 주파수(Fv)와의 위상차 검출하여 위상차 신호를 차지펌퍼(240)로 출력하면, 상기 차지펌프(240)는 상기 위상차 검출부(230)로부터의 위상차 신호에 따라 전류를 펌핑하여 상기 위상차에 해당되는 전압을 저역통과필터(260)로 출력한다. 그리고, 상기 저역통과필터(260)는 상기 차지펌퍼(240)의 출력전압을 저역통과시켜 전압제어발진기(260)에 튜닝전압(VT)을 공급한다.
이러한 동작에서, 본 발명의 위상도기루프는 상기 위상차 검출부(230)에 상기 전압제어발진기(260)의 발진주파수(Fvco)를 프렉션널-N 분주(FN)하여 제공하는데, 상기 발진주파수의 분주 주파수(Fv)를 제공하기 위해서, 본 발명의 프렉션널-N 분주기 타입 위상동기루프는 밴드선택신호(SBS)와, 상기 프렉션널-N 생성기(403)로부터 프렉션널 분주비(FN=IN/2M=N+K/2M)의 정수(N)와, 3차 시그마 델타 변조기(405)로부터 3차 시그마-델타(Σ△)신호에 기초해서 상기 전압제어발진기(260)로부터의 발진주파수(Fvco)를 프렉션널-N 분주(FN)하여 상기 위상차 검출부(230)로 제공한다.
상기 프렉션널-N 생성기(401)는 I2C 통신회로부(401)로부터 인티저-N 분주비(IN)와 채널 스텝 선택 신호(CHS-S)를 입력받고, 사전에 매핑된 채널스텝 선택신호(CHS-S)에 해당되도록 사전에 설정된 기준주파수 분주비(2m)로 상기 인티저-N(IN)을 나누어, 프렉션널 분주비(FN)를 생성하고, 이 프렉션널 분주비(FN=IN/2M=N+K/2M)의 정수(N), 상기 프렉션널 분주비(FN)의 분수부(K/2M )의 분자(K) 및 분모(2M)를 각 출력한다.
여기서, 본 발명의 위상 동기 루프가 디지털 MOPLL 튜너에 적용되는 경우, 상기 채널스텝은 예를 들어, 50kHz, 62.5kHz, 125kHz, 142.86kHz, 166.67kHz중의 하나로 설정되는데, 이러한 채널스텝에 해당되는 각 기준주파수 분주비(2m)가 사전에 매핑되는데, 예를 들어, 50kHz에는 20, 62.5kHz 및 125kHz에는 32, 142.86kHz에는 28, 그리고 166.67kHz에는 24로 매핑되어 있다.
이러한 매칭된 상태에서, 상기 채널스텝 선택신호(CHS-S)로 사전에 매핑된 기준주파수 분주비(2m)를 선택하게 된다.
또한, 상기 3차 시그마-델타 변조기(405)는 3개의 누산기가 캐스코디드(cascoded)되어, 상기 발진주파수의 분주 주파수(Fv)를 클럭신호로 입력받고 이에 동기도어, 상기 프렉션널-N 생성기(403)로부터 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분자(K) 및 분모(2M)를 입력받아, 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분모(2M)를 주기로 입력을 누적하면서, 이 누적값이 상기 프렉션널 분주비(FN)의 분수부(K/2M)의 분모(2M)를 초과할 때 캐리(CARRY)를 발생하는 동작을 반복적으로 수행하여, 상기 캐리를 누적하여 생성되는 3차 시그마-델타(Σ△)신호를 출력한다.
도 4를 참조하여 본 발명에 따른 프렉션널-N 분주기 타입 위상동기루프에 대한 동작을 설명하면 다음과 같다.
도 4에서, 본 발명의 프렉션널-N 분주기 타입 위상동기루프의 디코더(410)는 상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1,제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 발진주파수의 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 시그마-델타(Σ△)신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값)에 해당되는 분주 제어신호를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 분주 제어신호를 출력한다.
보다 구체적으로, 상기 디코더(410)에 대해서 설명하면, 상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1 밴드 또는 제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 3차 시그마-델타(Σ△)신호에 기초한 다중 가변 분주비(Σ△+제1 설정값)의 범위중 하나의 분주비에 해당되도록 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 및 더블카운트 선택신호(SDCS)를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨(0)일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 제1,제2 분주 제어신호(SDC1,SDC2) 및 더블카운트 선택신호(SDCS)를 출력한다.
예를 들어, 상기 제1 설정값이 '8'인 경우, 상기 3차 시그마 델타 변조기(405)에서 제공되는 3차 시그마-델타(Σ△)신호는 '-3'에서 '+4'까지의 가변범위내에서 입력되는 변조주기에 따라 랜덤하게 변하게 되고, 이 가변되는 3차 시그마-델타(Σ△)신호중의 하나에 상기 제1 설정값 8에 더하게 된다. 이와 같이 상기 3차 시그마 델타 변조기(405)에 의해서 변화되는 분주비로 상기 프로그램 가능 주파수 분주부(430)의 다중 가변 모듈러스 카운터(431)가 분주 동작하도록 상기 디코더(410)가 제어하게 되는데, 이에 대해서 구체적으로 설명한다.
본 발명의 위상 동기 루프에서, 밴드선택신호(SBS)는 VHF-L 밴드와 VHF-H 밴드에 해당되는 제1 밴드 선택신호 또는 UHF 밴드에 해당되는 제2 밴드 선택신호가 될 수 있는데, 상기 밴드선택신호(SBS)가 제1 밴드 선택신호일 경우에 대해서 설명하면 다음과 같다.
먼저, 제1 밴드 선택시에는 다중 가변 모듈러스 카운터에서의 분주비는 4또는 5로 할당되는데, 일에로 분주비 4가 할당된 경우, 본 발명에서는 3차 시그마-델타(Σ△)신호에 제1 설정값 8을 더한다. 이는 상기 다중 가변 모듈러스 카운터(Multi-Variance Modulus Counter)의 분주비 4에 3차 시그마-델타(Σ△)신호를 더한 후, 다시 추가로 4를 더 더한 결과이다. 여기서 추가로 4가 더 더해지는 것은, 예를 들어, 3차 시그마-델타(Σ△)신호가 "-3"인 경우, 상기 다중 가변 모듈러스 카운터의 분주비는 '-3+4=1'이 되므로, 실질적으로 발진주파수(Fvco)가 상기 다중 가변 모듈러스 카운터에서 다운스케일(Down scale) 되지 않은 상태에서 상기 메인 카운터로 입력되므로 이 입력 주파수는 거의 발진주파수(Fvco)와 동일하게 되므로, 상기 발진주파수(Fvco)가 높은 주파수로 동작하는 경우에는 상기 메인 카운터의 동작 스피드 한계로 인하여 메인 카운터가 입력되는 주파수를 카운트할 수 없게 되는 단점이 있어, 이를 개선하기 위해서 3차 시그마-델타(Σ△)신호에 추가로 4를 더하는 것이다.
다음, 제2 밴드 선택시에는 다중 가변 모듈러스 카운터에서의 분주비는 8또는 9로 할당되는데, 일에로 분주비 8이 할당된 경우, 본 발명에서는 3차 시그마-델타(Σ△)신호에 제1 설정값 8을 더한다. 이는 상기 다중 가변 모듈러스 카운터(Multi-Variance Modulus Counter)의 분주비 8에 3차 시그마-델타(Σ△)신호를 더한 것과 같은 결과이다.
이러한 본 발명의 디코더(Decoder)에 의한 다중 가변 분주비(Σ△+제1 설정값)를 제어하기 위한 분주 제어신호, 및 다중 가변 분주비(Σ△+제1 설정값)를 하기 표1에 보인다.
입력 내부설정된제1 설정값 전체분주비 분주 제어신호 다중 가변 모듈러스 카운터의 분주 동작
Σ△ SDC SDC1 SDC2
4 + 8 = 12 1 1,1 0,0 6+6
3 + 8 = 11 1 0,1 1,0 5+6
2 + 8 = 10 1 0,0 1,1 5+5
1 + 8 = 9 1 0,0 1,0 5+4
0 + 8 = 8 1 0,0 0,0 4+4
-1 + 8 = 7 0 1 1 7
-2 + 8 = 6 0 1 0 6
-3 + 8 = 5 0 0 1 5
그 다음, 본 발명의 프리스케일러(420)는 상기 발진주파수(Fvco)를 사전에 설전된 분주비(P)로 분주하여 프로그램 가능 주파수 분주부(430)로 출력하면(도 8의 S81), 상기 프로그램 가능 주파수 분주부(430)는 상기 디코더(410)로부터의 분주 제어신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값) 또는 사전에 설정된 분주비로 상기 프리스케일러(420)로부터의 주파수를 1차 분주하고, 사전에 설정된 프렉션널 분주비(FN=N+K/2M)의 정수(N)에 의한 분주비(N)로 상기 1차 분주된 주파수를 2차 분주하여 상기 위상차 검출부(230)로 출력한다.
이하, 상기 프로그램 가능 주파수 분주부(430)에 대해서 구체적으로 설명한다.
상기 프로그램 가능 주파수 분주부(430)의 멀티플렉서(434)는 상기 메인 카운터(433)의 출력신호(Fv)의 레벨에 따라 상기 디코더(410)의 제2 분주 제어신호(SDC2) 또는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 선택적으로 상기 다중 가변 모듈러스 카운터(431)로 출력하는데, 예를 들면, 상기 메인 카운터(433)의 출력신호(Fv)가 하이레벨일 경우에는 상기 디코더(410)의 제2 분주 제어신호(SDC2)를 상기 다중 가변 모듈러스 카운터(431)로 출력하고, 상기 메인 카운터(433)의 출력신호(S0)가 로우레벨일 경우에는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 상기 다중 가변 모듈러스 카운터(431)로 출력한다.
도 9는 본 발명의 프로그램 가능 주파수 분주부의 분주비 설명 챠트이다.
도 9를 참조하면, 상기 프로그램 가능 주파수 분주부(430)의 다중 가변 모듈러스 카운터(431)는 상기 발진주파수의 분주 주파수(Fv)가 하이레벨 동안에는 상기 제2 분주 제어신호(SDC2)를 입력받아 MVMC 모드 동작하여 상기 3차 시그마-델타(Σ△)신호에 따른 'Σ△+제1 설정값'으로 분주비가 할당되고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨 동안에는 펄스 스왈로 신호(SPS)를 입력받아 TMC 모드로 동작하여 상기 제1, 제2 분주 제어신호(SDC1,SDC2)와 더블카운트 선택신호(SDCS)에 따라 분주비가 할당되며, 상기 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주한다.
한편, 상기 디코더(410)의 분주 제어신호에 따른 상기 다중 가변 모듈러스 카운터(431)의 분주비 할당에 대해서 설명하면, 상기 표1에 보인 바와 같이, 상기 제2 설정값이 8일 경우에, 다중 가변 분주비(Σ△+제1 설정값)가 8이상일 경우에는 더블카운트 선택신호(SDCS)가 '1'이고, 상기 다중 가변 분주비(Σ△+제1 설정값)가 8미만일 경우에는 더블카운트 선택신호(SDCS)가 '0'이다. 상기 제1 분주 제어신호(SDC1)가 '1'일 경우에는 분주비 4 또는 5에 해당되고, 상기 제1 분주 제어신호(SDC1)가 '0'일 경우에는 분주비 6 또는 7에 해당된다. 그리고, 상기 제2 분주 제어신호(SDC2)가 '1'일 경우에는 분주비 4,5중에 '5' 또는 6,7중의 '7'에 해당되고, 상기 제1 분주 제어신호(SDC1)가 '0'일 경우에는 분주비 4,5중에 '4' 또는 6,7중의 '6'에 해당된다.
도 4 및 도 5를 참조하여 상기 다중 가변 모듈러스 카운터(431)에 대해서 구체적으로 설명하면 다음과 같다.
상기 다중 가변 모듈러스 카운터(431)의 가변 분주기(431A)는 상기 디코더(410)로부터의 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 또는 스왈로 신호(SPS)에 따라 분주비가 할당되어 이 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주한다(도 8의 S82,S83,S84).
그 다음, 상기 다중 가변 모듈러스 카운터(431)의 더블 카운터(431B)는 상기 더블카운트 선택신호(SDCS)에 따라 동작하여 상기 가변 분주기(431A)의 주파수를 더블 카운트하여 2 분주하여 출력 선택시(431C)로 출력한다.
이때, 상기 다중 가변 모듈러스 카운터(431)의 출력 선택기(431C)는 상기 더블 카운트 선택신호(SDCS)에 따라, 상기 가변 분주기(431A)의 출력신호 또는 상기 더블 카운터(431B)의 출력신호를 선택하여 출력한다.
한편, 본 발명의 다중 가변 모듈러스 카운터(431)는 별도의 펄스 스왈로 카운터 없이 펄스 스왈로(Pulse Swallow)방식의 분주를 하게 되며, 즉, 상기 다중 가변 모듈러스 카운터(431)는 투 모듈러스 카운터(TMC)와 유사한 기능을 수행하면서 펄스 스왈로(Pulse Swallow)방식의 분주를 하게 된다.
또한, 도 9를 참조하여 구체적으로 설명하면, 본 발명의 메인 카운터(Main Counter)의 출력신호가 하이레벨일 경우, 즉 첫 번째 클럭 펄스 동안(Clock Pulse duration)에 3차 다중 가변 분주비(Σ△+제1 설정값)에 따라 발진주파수(Fvco)를 4 또는 5 분주하는 구간 뿐만 아니라 6, 7, 8, 9, 10, 11, 12, 13, 14 분주하는 구간을 만들어 줌으로써, 발진주파수(Fvco)의 분주비를 3차 시그마-델타 변조기(405)의 3차 시그마-델타(Σ△)신호에 의해 변화시킨다.
또한, 본 발명의 메인 카운터(Main Counter)의 출력신호가 로우레벨일 경우, 즉 첫 번째 클럭 펄스의 다음 시간동안에, 상기 다중 가변 모듈러스 카운터(431)는 사전에 할당된 분주비에 따라 발진주파수(Fvco)를 4 또는 5 내지 8 또는 9분주하도록 하며, 이는 선택밴드가 제1 밴드일 경우에는 발진진주파수(Fvco)를 4또는 5분주하고, 선택된 밴드가 제2 밴드일 경우에는 발진진주파수(Fvco)를 8또는 9분주하게 된다.
일예로, 상기 다중 가변 모듈러스 카운터(431)에 의한 13분주기는 7분주된 신호와 6번 분주된 신호의 조합으로 만들어지게 되는데, 전류 모드 로직으로 설계된 다중 가변 모듈러스 카운터(431)의 가변 분주기(431A)의 동작은, 제1 분주 제어신호(SDC1)에 의해 '4 or 5' 분주 또는 '6 or 7' 분주 중 하나가 할당되거나, 제2 분주 제어신호(SDC2)에 의해 '4 or 5' 분주 중 5, 또는 '6 or 7'분주 중 7이 할당되며, 이와 같이 할당되는 분주비로 6과 7이 연이어 할당되고, 이는 더블 카운트 선택신호에 의해 더블 카운트 동작하여 '6+7'분주비가 할당된다.
다른 한편, 상기 다중 가변 모듈러스 카운터(431)는 아날로그 전류 모드 로직으로 구현되어 신호가 천이되는 하이레벨과 로우레벨의 피크대 피크 전압(Vpp)이 대략 '0.3V'이고, 이에 반해, 상기 메인 카운터(433)는 디지털 로직셀로 구현되어 신호가 천이되는 하이레벨과 로우레벨의 피크대 피크 전압(Vpp)이 대략 '4V'이므로, 상기 다중 가변 모듈러스 카운터(431)의 신호 레벨을 상기 메인 카운터(433)가 정상적으로 인식할 수 있도록 레벨 변환이 이루어져야 한다. 이에 따라, 상기 프로그램 가능 주파수 분주부(430)의 레벨 변환부(432)는 상기 다중 가변 모듈러스 카운터(431)의 출력레벨을 풀스윙 레벨로 변환하여 메인 카운터(433)로 출력한다(도 8의 S85).
그 다음, 상기 프로그램 가능 주파수 분주부(430)의 메인 카운터(433)는 사전에 설정된 분주비와 상기 펄스 스왈로 신호를 포함하는 분주 데이터를 입력받고, 상기 분주비로 상기 레벨 변환부(432)로부터의 주파수를 분주하고, 상기 펄스 스왈로 신호를 출력한다(도 8의 S86-S89).
동작 모드별로 설명하면, 상기 메인 카운터(433)는 상기 다중 가변 모듈러스 카운터(431)가 TMC모드로 동작하는 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)에 해당되는 분주비(N)가 할당되고, 상기 다중 가변 모듈러스 카운터(431)가 MVMC모드로 동작하는 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)에 사전에 설정된 제1 설정값을 빼어서 분주비(N-제2 설정값)가 할당된다.
구체적으로는 상기 메인 카운터(433)는 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드일 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)를 분주비(N)로 로딩되는데, 여기서, 상기 프렉션널 분주비(N+K/2M)의 정수(N)가 N[9:0]일 경우, 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제1 밴드의 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수(N)중 2비트[1:0], 즉 두 LSB(Least Significant Bit)가 상기 펄스 스왈로 신호로 할당되고, 나머지 비트로 분주비, 즉 N[9:2]를 결정하며, 또한, 상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제2 밴드 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수 N[9:0]중 두 LSB[2:0]가 상기 펄스 스왈로 신호로 할당되고, 나머지 N[9:3]으로 분주비가 할당된다. 여기서, 제1 밴드는 VHF 밴드이고, 상기 제2 밴드는 UHF 밴드이다.
이에 반해, 상기 메인 카운터(433)는 상기 다중 가변 모듈러스 카운터(431)가 MVMC 모드인 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)를 분주비(N)에서 사전에 설정된 제2 설정값을 빼어서 분주비로 로딩되는데, 이때, 로딩된 분주비에 따라 메인 카운터의 분주비로 할당된다.
도 6을 참조하면, 상기 메인 카운터(433)의 TFF부(433A)는 상기 메인 카운터의 출력이 하이레벨일 경우, 연결된 분주비의 각 데이터 비트를 해당 TFF가 출력하고, 각 TFF는 자신에 연결된 비트보다 하위의 비트에 연결된 TFF가 모두 동시에 '0'출력일 경우에 '0'을 출력하여 상기 할당된 분주비에 따라 상기 레벨변환부(432)로부터의 신호를 다운 카운트하며, 이후, 배타적 부정 논리합 연산기(433B)는 상기 TFF부(433A)의 복수의 TFF의 각 출력을 배타적 부정 논리합하여 다운 카운트의 종료를 검출하며, 그리고, DFF(433C)는 상기 배타적 부정 논리합 연산기(433B)로부터의 다운 카운트 종료 검출시 하이레벨을 출력한 후 카운트 리세트시킨다. 또한, 펄스 스왈로 제어부(433D)는 사전에 펄스 스왈로 신호로 할당된 비트와 상기 TFF부(433A)의 다운 카운트 비트가 동일한 시점에서 하이레벨을 출력하고, DFF(433E)는 상기 펄스 스왈로 제어부(433D)로부터의 신호를 상기 레벨 변환부(432)의 출력신호에 동기하여 출력한다.
예를 들면, 상기 프렉션널 분주비(N+K/2M)의 정수(N)가 N[9:0]으로 '22'일 경우에 대해서 설명하면, 상기 22 = N[9:0] = '00 0001 0110'으로 되며, 이때, 9[9:2]에 해당되는 '00 0001 01 = 5'는 메인 카운터의 분주비로 할당되고, N[1:0]에 해당되는 '10 = 2'는 스왈로 신호로 할당되며, 이때, 상기 메인 카운터를 트리거(trigger)하는 클럭(clock)은 이미 다중 가변 모듈러스 카운터(431)에서 4 또는 5로 분주 되어진 것이기에 때문에, 상기 메인 카운터에서 분주되는 분주비 5를 3(5-2)과 2로 구분하여 4와 5에 곱하게 되면, 전체 분주비가 하기 수학식 2와 같이 된다.
도 7은 본 발명의 메인 카운터의 다운 카운트 설명도이다.
도 7을 참조하면, 상기 메인 카운터(433)에 분주비 N[9:2]로 카운트가 시작되면, 상기 다중 가변 모듈러스 카운터(431)의 출력 펄스로 상기 메인 카운터(433)를 트리거하여 상기 메인카운터(433)의 TFF부(433A)가 다운 카운트 동작이 수행되는데, 이후, 상기 메인 카운터의 카운트값이 카운트 다운 되면서 '0000 0100'에서 '0000 0001'이 되는 시간동안에 상기 펄스 스왈로 제어부(433D)는 하이레벨을 출력한다.
도 10은 본 발명에 따른 프로그램 가능 주파수 분주부의 주요 신호 타이밍챠트이다.
도 10에서는 본 발명에 따른 프로그램 가능 주파수 분주부에 대한 시뮬레이션(Simulation)을 통해서, 발진주파수(Fvco)를 분주하는 과정에 관련된 중요 신호의 타이밍을 보이고 있다. 도 10에서, 3차 시그마-델타 변조기(405)의 출력은 디코더(410)를 통해 다중 가변 모듈러스 카운터(431)를 구동하는 제어신호가 되어, 상기 디코더(410)에서는 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 및 더블카운트 선택신호(SDCS)가 다중 가변 모듈러스 카운터로 제공되어, 상기 다중 가변 모듈러스 카운터가 동작된다. 상기 3개의 신호가 모두 하이 일때와 로우 일때에 대한 주요신호의 타이밍을 보이고 있다. 도 10에서와 같이 메인 카운터의 하이구간은 상기 다중 가변 모듈러스 카운터가 3차 시그마-델타 변조기의 제어신호에 의해 구동되어지는 구간이고, 상기 메인카운터의 로우구간은 상기 다중 가변 모듈러스 카운터가 펄스 스왈로 분주방식으로 동작하는 정상 동작(Normal Operation)구간이다.
도 11은 본 발명의 위상 동기 루프에 의한 발진 주파수 특성도이다.
도 11에 보인 주파수 특성은 본 발명의 위상 동기 루프가 적용된 경우의 발진주파수(Fvco)의 주파수 특성도이며, 도 11을 참조하면, 본 발명의 위상 동기 루프에 의해서 플렉션널 스퓨리어스가 밴드 밖의 고주파 대역으로 컨버트되는 것을 알 수 있다.
이에 따라, 3차 시그마-델타 변조기를 사용한 본 발명의 프렉션널-N 타입 위상 동기 루프에서는 간단하게 구현되면서도 저 위상 잡음(Low Phase Noise) 특성을 갖게 되고, 칩 사이즈를 줄여 IC의 경쟁성을 높일 수 있으며,
상술한 바와 같은 본 발명에 따르면, 디지털 MOPLL 튜너에 적용되는 프렉션널-N 분주기 타입 위상동기루프에서, 3차 시그마-델타 변조기를 이용하여 구현하고, 다중 가변 분주비로 분주하도록 구현함으로서, 3차 시그마-델타 신호에 따라 발진주파수에 대해 다중 가변 분주를 수행하여 저 위상잡음 특성을 개선할 수 있고, 보다 간단하면서도 소형으로 제작 가능하게 하는 효과가 있다.
이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하므로, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.
도 1은 일반적인 주파수 합성기의 개략도이다.
도 2는 종래의 종래 프렉션널-N 분주기 타입 위상동기루프의 구성도이다.
도 3은 종래의 프로그램가능 주파수 분주부의 구성도이다.
도 4는 본 발명에 따른 프렉션널-N 분주기 타입 위상동기루프의 구성도이다.
도 5는 본 발명의 다중 가변 모듈러스 카운터의 구성도이다.
도 6은 본 발명의 메인 카운터의 구성도이다.
도 7은 본 발명의 메인 카운터의 다운 카운트 설명도이다.
도 8은 본 발명의 프로그램 가능 주파수 분주부의 동작 흐름도이다.
도 9는 본 발명의 프로그램 가능 주파수 분주부의 분주비 설명 챠트이다.
도 10은 본 발명에 따른 프로그램 가능 주파수 분주부의 주요 신호 타이밍챠트이다.
도 11은 본 발명의 위상 동기 루프에 의한 발진 주파수 특성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
401 : I2C 통신회로부 403 : 프렉션널-N 생성기
405 : 3차 시그마 델타 변조기 410 : 디코더
420 : 프리스케일러 430 : 프로그램 가능 주파수 분주부
431 : 다중 가변 모듈러스 카운터 431A : 가변 분주기
431B : 더블 카운터 431C : 출력 선택기
432 : 레벨 변환부 433 : 메인 카운터
434 : 멀티플렉서 Fvco : 발진주파수
Fv : 발진주파수의 분주 주파수 Fr : 기준주파수의 분주 주파수
FN : 프렉션널 분주비[IN/2M=N+K/2M] Σ△ : 3차 시그마-델타
SBS : 밴드선택신호 Σ△+제1 설정값 : 다중 가변 분주비
SDC1 : 제1 분주 제어신호 SDC2 : 제2 분주 제어신호
SDCS : 더블카운트 선택신호 SPS : 펄스 스왈로 신호

Claims (9)

  1. 사전에 설정된 프렉션널 분주비(FN=IN/2M=N+K/2M)의 분수부(K/2M)에 기초해서 3차 시그마-델타(Σ△)신호를 출력하는 3차 시그마 델타 변조기(405)를 이용하고, 발진주파수의 분주 주파수(Fv) 및 기준주파수의 분주 주파수(Fr)와의 위상차에 따라, 상기 발진주파수(Fvco)를 위상 동기시키는 프렉션널-N 분주기 타입 위상동기루프에 있어서,
    상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1,제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 발진주파수의 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 시그마-델타(Σ△)신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값)에 해당되는 분주 제어신호를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 분주 제어신호를 출력하는 디코더(410);
    상기 발진주파수(Fvco)를 사전에 설전된 분주비(P)로 분주하는 프리스케일러(420); 및
    상기 디코더(410)로부터의 분주 제어신호에 의한 3차 다중 가변 분주비(Σ△+제1 설정값) 또는 사전에 설정된 분주비로 상기 프리스케일러(420)로부터의 주파수를 1차 분주하고, 사전에 설정된 프렉션널 분주비(FN=N+K/2M)의 정수(N)에 의한 분주비(N)로 상기 1차 분주된 주파수를 2차 분주하는 프로그램 가능 주파수 분주부(430)
    를 포함하는 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  2. 제1항에 있어서, 상기 디코더(410)는
    상기 3차 시그마 델타 변조기(405)로부터의 3차 시그마-델타(Σ△)신호, 제1 밴드 또는 제2 밴드 선택신호를 포함하는 밴드선택신호(SBS), 분주 주파수(Fv)의 레벨을 이용하여, 상기 발진주파수의 분주 주파수(Fv)가 하이레벨일 경우에는 상기 3차 시그마-델타(Σ△)신호에 기초한 다중 가변 분주비(Σ△+제1 설정값)의 범위중 하나의 분주비에 해당되도록 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 및 더블카운트 선택신호(SDCS)를 출력하고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨(0)일 경우에는 상기 밴드선택신호(SBS)에 따라 사전에 설정된 분주비에 해당되는 제1,제2 분주 제어신호(SDC1,SDC2) 및 더블카운트 선택신호(SDCS)를 출력하도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  3. 제2항에 있어서, 상기 프로그램 가능 주파수 분주부(430)는
    상기 발진주파수의 분주 주파수(Fv)가 하이레벨 동안에는 상기 제2 분주 제어신호(SDC2)를 입력받아 MVMC 모드 동작하여 상기 3차 시그마-델타(Σ△)신호에 따른 'Σ△+제1 설정값'으로 분주비가 할당되고, 상기 발진주파수의 분주 주파수(Fv)가 로우레벨 동안에는 펄스 스왈로 신호(SPS)를 입력받아 TMC 모드로 동작하여 상기 제1, 제2 분주 제어신호(SDC1,SDC2)와 더블카운트 선택신호(SDCS)에 따라 분주비가 할당되며, 상기 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주하는 다중 가변 모듈러스 카운터(431);
    상기 다중 가변 모듈러스 카운터(431)의 출력레벨을 풀스윙 레벨로 변환하는 레벨 변환부(432);
    사전에 설정된 분주비와 상기 펄스 스왈로 신호를 포함하는 분주 데이터를 입력받고, 상기 분주비로 상기 레벨 변환부(432)로부터의 주파수를 분주하고, 상기 펄스 스왈로 신호를 출력하는 메인 카운터(433); 및
    상기 메인 카운터(433)의 출력신호(Fv)의 레벨에 따라 상기 디코더(410)의 제2 분주 제어신호(SDC2) 또는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 선택적으로 상기 다중 가변 모듈러스 카운터(431)로 출력하는 멀티플렉서(434)
    를 포함하는 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  4. 제3항에 있어서, 상기 다중 가변 모듈러스 카운터(431)는
    상기 디코더(410)로부터의 제1 분주 제어신호(SDC1), 제2 분주 제어신호(SDC2) 또는 스왈로 신호(SPS)에 따라 분주비가 할당되어 이 할당된 분주비로 상기 프리스케일러(420)로부터의 주파수를 분주하는 가변 분주기(431A);
    상기 가변 분주기(431A)의 주파수를 더블 카운트하여 2 분주하는 더블 카운터(431B); 및
    상기 더블 카운트 선택신호(SDCS)에 따라, 상기 가변 분주기(431A)의 출력신호 또는 상기 더블 카운터(431B)의 출력신호를 선택하여 출력하는 출력 선택기(431C)
    를 포함하는 것을 특징으로 프렉션널-N 분주기 타입 위상동기루프.
  5. 제3항에 있어서, 상기 메인 카운터(433)는
    상기 다중 가변 모듈러스 카운터(431)가 MVMC모드로 동작하는 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)에 사전에 설정된 제1 설정값을 빼어서 분주비(N-제2 설정값)가 할당되도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  6. 제3항에 있어서, 메인 카운터(433)는
    상기 다중 가변 모듈러스 카운터(431)가 TMC 모드일 경우에는 사전에 설정된 프렉션널 분주비(N+K/2M)의 정수(N)를 분주비(N)로 할당되도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  7. 제3항에 있어서, 메인 카운터(433)는
    상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제1 밴드의 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수(N)중 0-1비트가 상기 펄스 스왈로 신호로 할당되고, 나머지 비트로 분주비가 할당되도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  8. 제3항에 있어서, 메인 카운터(433)는
    상기 다중 가변 모듈러스 카운터(431)가 TMC 모드중 제2 밴드 분주비 선택시에는, 상기 프렉션널 분주비(N+K/2M)의 정수(N)중 0-2비트가 상기 펄스 스왈로 신호로 할당되고, 나머지 비트로 분주비가 할당되도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
  9. 제3항에 있어서, 상기 멀티플렉서(434)는
    상기 메인 카운터(433)의 출력신호(Fv)가 하이레벨일 경우에는 상기 디코더(410)의 제2 분주 제어신호(SDC2)를 상기 다중 가변 모듈러스 카운터(431)로 출력하고, 상기 메인 카운터(433)의 출력신호(S0)가 로우레벨일 경우에는 상기 메인 카운터(433)의 펄스 스왈로 신호(SPS)를 상기 다중 가변 모듈러스 카운터(431)로 출력하도록 이루어진 것을 특징으로 하는 프렉션널-N 분주기 타입 위상동기루프.
KR10-2003-0098621A 2003-12-29 2003-12-29 프렉션널-ｎ 분주기 타입 위상동기루프 KR100506742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098621A KR100506742B1 (ko) 2003-12-29 2003-12-29 프렉션널-ｎ 분주기 타입 위상동기루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098621A KR100506742B1 (ko) 2003-12-29 2003-12-29 프렉션널-ｎ 분주기 타입 위상동기루프

Publications (2)

Publication Number Publication Date
KR20050067629A true KR20050067629A (ko) 2005-07-05
KR100506742B1 KR100506742B1 (ko) 2005-08-08

Family

ID=37258263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098621A KR100506742B1 (ko) 2003-12-29 2003-12-29 프렉션널-ｎ 분주기 타입 위상동기루프

Country Status (1)

Country Link
KR (1) KR100506742B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810501B1 (ko) * 2005-12-08 2008-03-07 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기
KR100916723B1 (ko) * 2007-12-28 2009-09-14 포스데이타 주식회사 Ｏｆｄｍａ 통신 장치
KR101327100B1 (ko) * 2011-11-11 2013-11-07 엘지이노텍 주식회사 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810501B1 (ko) * 2005-12-08 2008-03-07 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기
US7511581B2 (en) 2005-12-08 2009-03-31 Electronics And Telecommunications Research Institute Wide-band multimode frequency synthesizer and variable frequency divider
KR100916723B1 (ko) * 2007-12-28 2009-09-14 포스데이타 주식회사 Ｏｆｄｍａ 통신 장치
KR101327100B1 (ko) * 2011-11-11 2013-11-07 엘지이노텍 주식회사 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법

Also Published As

Publication number Publication date
KR100506742B1 (ko) 2005-08-08

Similar Documents

Publication Publication Date Title
US8278982B2 (en) Low noise fractional divider using a multiphase oscillator
US7482885B2 (en) Method of frequency synthesis for fast switching
US6198353B1 (en) Phase locked loop having direct digital synthesizer dividers and improved phase detector
KR100389666B1 (ko) Ｐｌｌ 회로
JP4649362B2 (ja) 発振器制御装置
US6600378B1 (en) Fractional-N frequency synthesizer with sine wave generator
US7885369B2 (en) PLL frequency generator
US8242818B2 (en) Phase-locked loop frequency synthesizer
US7298218B2 (en) Frequency synthesizer architecture
US7279990B2 (en) Sigma-delta modulator for PLL circuits
CA2284842A1 (en) Frequency synthesis circuit tuned by digital words
US7369001B2 (en) Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
US7212050B2 (en) System and method for synthesizing a clock at digital wrapper (FEC) and base frequencies using one precision resonator
US6188288B1 (en) Fully integrated digital frequency synthesizer
US20020114386A1 (en) Fractional N synthesizer with reduced fractionalization spurs
KR100506742B1 (ko) 프렉션널-ｎ 분주기 타입 위상동기루프
US9385688B2 (en) Filter auto-calibration using multi-clock generator
KR100616688B1 (ko) 저분주비 프로그램가능 주파수 분주기 및 그 방법
WO1993008645A1 (en) Frequency converter, multistage frequency converter, and frequency synthesizer using them
KR0149126B1 (ko) 혼합형 주파수 합성기
KR100468734B1 (ko) 노이즈를 감소시키기 위한 주파수 합성 회로
JP2003179490A (ja) フラクショナルｎ周波数シンセサイザ
CN107113002B (zh) 振荡器校准
KR100638894B1 (ko) Σ△ 변조를 이용한 프로그램가능 주파수 분주기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee