KR20050067537A - 전류 소모를 줄일 수 있는 반도체 장치 - Google Patents

전류 소모를 줄일 수 있는 반도체 장치 Download PDF

Info

Publication number
KR20050067537A
KR20050067537A KR1020030098523A KR20030098523A KR20050067537A KR 20050067537 A KR20050067537 A KR 20050067537A KR 1020030098523 A KR1020030098523 A KR 1020030098523A KR 20030098523 A KR20030098523 A KR 20030098523A KR 20050067537 A KR20050067537 A KR 20050067537A
Authority
KR
South Korea
Prior art keywords
repair
column address
signal
cell
refresh operation
Prior art date
Application number
KR1020030098523A
Other languages
English (en)
Inventor
윤석철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098523A priority Critical patent/KR20050067537A/ko
Publication of KR20050067537A publication Critical patent/KR20050067537A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 동작에서 전류소모를 줄일 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 노멀셀과 에러가 발견된 노멀셀을 대체하기 위한 예비셀을 구비하는 반도체 메모리 장치에 있어서, 입력된 컬럼어드레스가 리페어된 컬럼어드레스인지 비교하여 리페어신호를 출력하는 리페어 컬럼어드레스 비교부; 상기 리페어신호의 활성화 여부에 따라 상기 노멀셀 또는 상기 예비셀에서 데이터가 억세스되도록 제어하는 데이터 억세스 제어부; 및 리프레쉬 동작중에는 상기 컬럼어드레스 비교부를 비활성화시키기 위한 리페어제어부를 구비하는 반도체 메모리 장치를 제공한다.

Description

전류 소모를 줄일 수 있는 반도체 장치{SEMICONDUCTOR DEVICE FOR REDUCING CURRENT CONSUMPTION}
본 발명은 반도체 장치에 관한 것으로서, 특히 레이저를 조사하여 퓨즈(fuse)를 블로잉(blowing)시킴으로서 에러가 발생한 회로를 리페어(repair)할 수 있는 반도체 장치에 관한 것이다.
반도체 메모리 장치 제조시 수 많은 노멀셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 노멀셀에만 결함이 발생하였는데도 불구하고 반도체 메모리 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.
따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀을 이용하여 불량이 발생한 노멀셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
예비셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(sparecolumn)을 미리 설치해 두어 결함이 발생된 불량이 발생한 노멀셀을 로우/컬럼 단위의 예비셀로 치환해 주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 가공 완료후 테스트를 통해 불량이 발생한 노멀셀을 골라내면 그에 해당하는 컬럼어드레스(address)를 예비셀의 컬럼어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 이 발생한 노멀셀에 해당하는 컬럼어드레스 신호가 입력되면, 예비셀이 대신하여 선택되는 것이다.
전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버림으로서 컬럼어드레스의 경로를 바꾸는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 한다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭구성도이다.
도1을 참조하여 살펴보면, 종래기술에 의한 반도체 메모리 장치는 입력되는 컬럼어드레스(A<0:21>)가 리페어된 컬럼어드레스인지를 판단하고, 그에 대응하여 리페어신호(hti)를 활성화시켜 출력하는 리페어 회로(10)와, 다수의 노멀셀을 구비하는 노멀셀블럭(30)과, 노멀셀블럭(30)에 에러가 발생하였을 때에 리페어 공정에서 대체하기 위한 다수의 예비셀을 구비하는 예비셀블럭(40)과, 리페어신호(hit)에 응답하여, 노멀셀블럭(30)에서 데이터를 억세스할 지 예비셀블럭(40)에서 데이터를 억세스할 지를 제어하는 데이터억세스 제어부(20)를 구비한다.
도2는 도1에 도시된 리페어 회로(10)를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 리페어 회로(10)는 뱅크신호(bank)와 셀블럭신호(blk)를 입력받아 인에이블신호(enable)를 출력하는 리페어 제어부(11)와, 인에이블신호(enable)에 인에이블되어 입력된 컬럼어드레스(CCA<0:15>)가 리페어된 컬럼어드레스인지를 비교하기 위한 리페어 컬럼어드레스 비교부(12)를 구비한다.
도3은 도2에 도시된 리페어 제어부(11)를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 리페어 제어부는 뱅크신호(bank)와 셀블럭신호(blk)를 입력받는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력을 반전하여 인에이블신호(hit)를 출력하는 인버터(I1 ~ I3)를 구비한다.
도2는 도1에 도시된 리페어 컬럼어드레스 비교부(12)를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 리페어 컬럼어드레스 비교부(10)는 인에이블신호(enable)를 입력받고, 일측은 전원전압단(VDD)에 타측은 노드(N)에 접속된 피모스트랜지스터(MP0)와, 일측이 노드(N)에 연결된 다수의 퓨즈(f1 ~ f16)와, 일측으로 각각의 퓨즈의 일측에 연결되고, 타측은 접지전압단(VSS)에 연결되며 각각 한 비트의 컬럼어드레스(A0 ~ A15)를 입력받는 모스트랜지스터(MN1 ~ MN16)를 구비한다.
이하에서 도1 내지 도4를 참조하여 종래기술에 의한 반도체 메모리 장치의 동작을 살펴본다.
먼저, 제조가 완료된 반도체 메모리 장치를 웨이퍼상태에서 테스트하여 에러가 발견된 노멀셀을 찾는다. 노멀셀에 에러가 발견되면, 에러가 발생한 노멀셀의 컬럼어드레스에 대응하여 예비셀이 에러가 발생한 노멀셀을 대체될 수 있도록, 리페어 컬럼어드레스 비교부(10)의 퓨즈(f1~f15)를 선택적으로 블로잉시키는 리페어공정을 진행한다.
전술한 바와 같이 리페어 공정시에 하나의 단위셀을 하나의 예비셀로 대체하는 것이 아니고, 에러가 발생한 노멀셀이 포함되는 워드라인을 예비워드라인으로 대체하는 것이다. 도2 내지 도4는 에러가 난 단위셀의 컬럼어드레스를 예비셀의 컬럼어드레스로 치환하는 것을 나타낸 것이고, 통상적으로 로우어드레스를 대체하는 리페어 공정을 먼저 수행하고, 이후 컬럼어드레스를 대체하는 리페어 공정을 진행하게 된다. 이어서 패키지 공정을 진행하게 된다.
계속해서 메모리 장치가 동작 할 때를 살펴보면, 먼저 리페어 제어부(11)에서는 뱅크를 선택하기 위한 뱅크신호(bank)와 선택된 뱅크의 내부에 다수 구비하는 셀블럭중 하나를 선택하기 위한 셀블럭신호(blk)에 응답하여 인에이블신호를 활성화시켜 출력한다. 여기서 뱅크신호(blk)는 다수의 뱅크중 하나를 선택하기 위한 신호이며, 셀블럭신호(blk)는 한 뱅크에 구비되는 다수의 셀블럭중 하나를 선택하기 위한 신호이다. 리페어회로는 각 뱅크별로 구비되며, 리페어 제어부(11)도 실제로는 다수 구비되어 각각 서로 다른 셀블럭신호(blk)를 입력받게 되는데, 도2에는 편의상 하나의 리페어 제어부만을 도시한 것이다.
이어서, 리페어 컬럼어드레스 비교부(12)는 인에이블신호(enable)에 인에이블되어, 입력되는 컬럼어드레스(CA<0:15>)가 리페어 컬럼어드레스인지를 비교하여, 리페어 컬럼어드레스이면 리페어신호(hit)를 하이레벨로 활성화시켜 출력한다.
이어서 데이터 억세스제어부(20)에서는 데이터 억세스를 하는 전반적인 과정을 제어하게 되는데, 리페어신호(hit)가 비활성화상태로 입력되면 노멀셀블럭에서 데이터가 억세스되도록 제어한다. 만약 리페어신호(hit)가 활성화되어 입력되면 억세스될 노멀셀에 에러가 발생하여 에비셀로 대체된 것을 나타내므로, 예비셀블럭(40)에서 데이터가 억세스될 수 있도록 제어한다.
계속해서 도4를 참조하여 리페어 컬럼어드레스 비교부(12)의 동작을 자세히 살펴보면, 인에이블신호(enable)가 초기동작시 로우레벨로 입력되면, 피모스트랜지스터(MP0)가 턴온되어 노드(N)는 하이레벨로 초기 셋팅된다.
이후 입력되는 컬럼어드레스(CA<0:15>)에 의해 턴온되는 모스트랜지스터와 블로잉된 퓨즈가 일치하게 되면, 노드(N)의 전압레벨은 하이레벨로 유지가 된다. 만약 입력되는 컬럼어드레스에 의해 턴온되는 모스트랜지스터와 블로잉된 퓨즈가 서로 일치하지 않게 되면, 노드(N)는 하이레벨에서 로우레벨로 천이하게 된다.
예를 들어 리페어공정에서 리페어 컬럼어드레스 비교부의 블로잉된 퓨즈가 f1,f3,f4 라면, 입력되는 컬럼어드레스가 00001101 이라면, 노드(N)은 하이레벨을 유지할 것이고, 다른 컬럼어드레스가 입력되면 로우레벨을 유지할 것이다.
노드(N)가 하이레벨을 유지한다는 것은 입력된 컬럼어드레스가 리페어된 컬럼어드레스가 되는 것으로 출력신호인 리페어신호(hit)를 로우레벨로 활성화시켜 출력하게 되는 것이다. 노드(N)이 로우레벨로 천이한다는 것은 입력된 컬럼어드레스가 리페어되지 않는 컬럼어드레스가 되는 것으로, 출력신호인 리페어신호(hit)는 하이레벨로 비활성화시켜 출력하게 되는 것이다.
따라서 하나의 리페어 컬럼어드레스 비교부(12)는 하나의 컬럼어드레스를 비교하여 리페어신호(hit)를 활성화 또는 비활성화시켜 출력하게 되며, 반도체 메모리 장치에 구비되는 리페어 컬럼어드레스 비교부의 수에 따라 리페어될 수 있는 컬럼어드레스의 수도 정해지게 된다. 도2와 도4는 편의상 하나의 컬럼어드레스를 리페어할 수 있는 컬럼어드레스 비교부를 나타낸 것이다.
한편, 메모리 장치의 동작상태를 크게 나누어보면, 액티브상태, 리드 또는 라이트 명령상태, 프리차지상태등의 데이터 억세스를 위한 상태와, 리프레쉬 상태등이 있다.
액티브상태는 액티브 명령과 로우어드레스를 입력받아 다수 구비된 워드라인중 하나의 워드라인을 선택하고, 선택된 워드라인에 대응하는 단위셀의 데이터를 감지증폭시키는 동작을 말한다. 리드 또는 라이트 명령상태는 리드 또는 라이트명령과 컬럼어드레스를 입력받아 상기에서 감지증폭된 다수의 데이터중 억세스될 데이터를 선택하는 동작을 말한다.
프리차지 상태는 감지증폭된 다수의 데이터를 리셋시키는 상태이며, 리프레쉬 상태는 디램등의 캐패시터를 저장매체로 사용하는 메모리 장치의 경우 정기적으로 단위셀의 데이터를 리프레쉬 시키는 상태를 말한다.
리프레쉬는 한 워드라인에 대응하는 단위셀의 데이터를 감지증폭하고 다시 감지증폭된 데이터를 원래의 단위셀에 저장하는 동작을 워드라인별로 순차적으로 수행하게 된다.
따라서 리페어회로중에서 컬럼어드레스가 리페어된 회로인지 비교하는 리페어 컬럼어드레스 비교부(12)는 리프레쉬 동작중에는 사용될 필요가 없게 된다. 리프레쉬 동작중에서는 컬럼어드레스를 사용하지 않기 때문이다.
종래기술에 의한 메모리 장치의 리페어제어부(11)는 정상적인 데이터 억세스를 위한 경우와 리프레쉬 동작을 수행하는 경우 모두 인에이블신호를 활성화시켜 출력하였다. 리페어제어부(11)에 입력되는 뱅크신호(bank)와 셀블럭신호(blk)는 리프레쉬 동작에서도 필요한 신호이기 때문에 정상적으로 활성화되어 입력이 되는 것이다.
따라서 컬럼리페어 어드레스 비교부(12)는 정상적인 데이터 억세스를 위한 경우와 리프레쉬 동작을 수행하는 경우 모두 인에에블 상태를 유지하게 되어 불필요한 전류를 소모하게 된다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 리프레쉬 동작에서 전류소모를 줄일 수 있는 메모리 장치를 제공함을 목적으로 한다.
본 발명은 상기의 과제를 달성하기 위하여, 다수의 노멀셀과 에러가 발견된 노멀셀을 대체하기 위한 예비셀을 구비하는 반도체 메모리 장치에 있어서, 입력된 컬럼어드레스가 리페어된 컬럼어드레스인지 비교하여 리페어신호를 출력하는 리페어 컬럼어드레스 비교부; 상기 리페어신호의 활성화 여부에 따라 상기 노멀셀 또는 상기 예비셀에서 데이터가 억세스되도록 제어하는 데이터 억세스 제어부; 및 리프레쉬 동작중에는 상기 컬럼어드레스 비교부를 비활성화시키기 위한 리페어제어부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 회로도이다.
도5를 참조하여 살펴보면, 본 발명의 실시예에 따른 반도체 메모리 장치는 다수의 노멀셀을 구비하는 노멀셀블럭(400)과 에러가 발견된 노멀셀을 대체하기 위한 예비셀을 다수 구비하는 예비셀블럭(500)과, 입력된 컬럼어드레스가 리페어된 컬럼어드레스(CA<0:15>)인지 비교하여 리페어신호(hit)를 출력하는 리페어 컬럼어드레스 비교부(200)와, 리페어신호(hit)의 활성화 여부에 따라 노멀셀 또는 예비셀에서 데이터가 억세스되도록 제어하는 데이터 억세스 제어부(300)와, 리프레쉬 동작중에는 컬럼어드레스 비교부(200)를 비활성화시키기 위한 리페어제어부(10)를 구비한다. 여기서의 리프레쉬 동작은 오토리프레쉬 동작일 수도 있도, 또는 셀프리프레쉬동작일 수도 있다.
도6은 도5에 도시된 리페어제어부의 제1 실시예를 나타내는 회로도로서 오토리프레쉬 신호(reflesh_flag)를 입력받는 경우이다.
도6을 참조하여 살펴보면, 리페어제어부(100)는 셀프리프레쉬 동작 모드에 활성화되는 셀프리프레쉬 동작신호(refresh_flag)와 뱅크신호(bank)와 셀블럭신호(blk)를 입력받는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력을 반전하여 컬럼어드레스 비교부(200)를 활성화시키기 위한 인에이블신호(enable)를 출력하는 인버터(I ~ I10)를 구비한다. 또한 리페어 컬럼어드레스 비교부(200)는 도4에 도시된 것과 같은 구성을 갖도록 한다.
도7은 도5에 도시된 리페어 제어부의 다른 실시예를 나타내는 회로도로서, 셀프리프레쉬 신호(sref)를 입력받는 경우이다.
도7을 참조하여 살펴보면, 리페어제어부(100)는 셀프리프레쉬 동작 모드에 활성화되는 셀프리프레쉬 동작신호(sref)와 뱅크신호(bank)와 셀블럭신호(blk)를 입력받는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력을 반전하여 컬럼어드레스 비교부(200)를 활성화시키기 위한 인에이블신호(enable)를 출력하는 인버터(I ~ I10)를 구비한다.
이하에서 도5 내지 도7을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.
리페어 제어부(11)에서는 뱅크를 선택하기 위한 뱅크신호(bank)와 선택된 뱅크의 내부에 다수 구비하는 셀블럭중 하나를 선택하기 위한 셀블럭신호(blk)에 응답하여 인에이블신호를 활성화시켜 출력한다.
여기서 뱅크신호(blk)는 다수의 뱅크중 하나를 선택하기 위한 신호이며, 셀블럭신호(blk)는 한 뱅크에 구비되는 다수의 셀블럭중 하나를 선택하기 위한 신호이다. 리페어회로는 각 뱅크별로 구비되며, 리페어 제어부(100)도 실제로는 다수 구비되어 각각 서로 다른 셀블럭신호(blk)를 입력받게 되는데, 도5에는 편의상 하나의 리페어 제어부만을 도시한 것이다.
이어서, 리페어 컬럼어드레스 비교부(200)는 인에이블신호(enable)에 인에이블되어, 입력되는 컬럼어드레스(CA<0:15>)가 리페어 컬럼어드레스인지를 비교하여, 리페어 컬럼어드레스이면 리페어신호(hit)를 하이레벨로 활성화시켜 출력한다.
이어서 데이터 억세스제어부(300)에서는 데이터 억세스를 하는 전반적인 과정을 제어하게 되는데, 리페어신호(hit)가 비활성화상태로 입력되면 노멀셀블럭에서 데이터가 억세스되도록 제어한다. 만약 리페어신호(hit)가 활성화되어 입력되면 억세스될 노멀셀에 에러가 발생하여 에비셀로 대체되는 것을 나타내는 것이므로, 예비셀블럭(40)에서 데이터가 억세스될 수 있도록 제어한다.
본 실시예에 따른 리페어 제어부(100)는 오토리프레쉬신호(refresh_flag)나 셀프리프레쉬 신호(sref)가 하이레벨로 활성화되어 입력되는 경우에는 뱅크신호(bank)와 셀블럭신호(blk)의 입력에 상관없이 인에이블신호를 로우레벨로 디스에이블시켜 출력하게 된다.
따라서 셀프리프레시 동작중이나 오토리프레쉬 동작중에는 리페어 컬럼어드레스 비교부(300)의 동작이 중지되어 불필요한 전류소모가 발생하지 않게 된다.
전술한 바와 같이 메모리 장치의 리프레쉬 동작은 워드라인별로 이루어지므로, 리프레쉬 동작중에는 컬럼어드레스가 리페어된 어드레스인지 비교하는 리페어 컬럼어드레스 비교부는 동작시킬 필요가 없는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 여분의 셀을 더 구비하여 리페어 공정을 수행하는 메모리 장치에 있어서, 리프레쉬 동작 중에는 사용되지 않는 리페어 관련 블럭의 동작을 중지시킴으로서, 리프레쉬 동작에서의 불필요한 전류 소모를 크게 줄일 수 있어, 전체적인 파워소모가 줄어드는 것을 기대할 수 있다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭구성도.
도2는 도1에 도시된 리페어 회로를 나타내는 블럭구성도.
도3은 도2에 도시된 리페어 제어부를 나타내는 회로도.
도4는 도2에 도시된 리페어 컬럼어드레스 비교부를 나타내는 회로도.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 회로도.
도6은 도5에 도시된 리페어 제어부의 제1 실시예를 나타내는 회로도.
도7은 도5에 도시된 리페어 제어부의 다른 실시예를 나타내는 회로도.
* 도면의 주요부분에 대한 부호설명 *
MN1 ~ MN16 : 앤모스트랜지스터
f1 ~ f16 : 퓨즈
MP0 : 피모스트랜지스터
ND1 ~ ND3 : 낸드게이트
I1 ~ I14 : 인버터

Claims (4)

  1. 다수의 노멀셀과 에러가 발견된 노멀셀을 대체하기 위한 예비셀을 구비하는 반도체 메모리 장치에 있어서,
    입력된 컬럼어드레스가 리페어된 컬럼어드레스인지 비교하여 리페어신호를 출력하는 리페어 컬럼어드레스 비교부;
    상기 리페어신호의 활성화 여부에 따라 상기 노멀셀 또는 상기 예비셀에서 데이터가 억세스되도록 제어하는 데이터 억세스 제어부; 및
    리프레쉬 동작중에는 상기 컬럼어드레스 비교부를 비활성화시키기 위한 리페어제어부를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬 동작은 오토리프레쉬 또는 셀프리프레쉬 동작인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 리페어제어부는
    셀프리프레쉬 동작 모드에 활성화되는 셀프리프레쉬 동작신호와, 뱅크신호와, 셀블럭선택신호를 입력받는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하여 상기 컬럼어드레스 비교부를 활성화시키기 위한 인에이블신호를 출력하는 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 리페어제어부는
    오토리프레쉬 동작 모드에 활성화되는 오토리프레쉬 동작신호와, 뱅크신호와, 셀블럭신호를 입력받는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하여 상기 컬럼어드레스 비교부를 활성화시키기 위한 인에이블신호를 출력하는 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020030098523A 2003-12-29 2003-12-29 전류 소모를 줄일 수 있는 반도체 장치 KR20050067537A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098523A KR20050067537A (ko) 2003-12-29 2003-12-29 전류 소모를 줄일 수 있는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098523A KR20050067537A (ko) 2003-12-29 2003-12-29 전류 소모를 줄일 수 있는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20050067537A true KR20050067537A (ko) 2005-07-05

Family

ID=37258181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098523A KR20050067537A (ko) 2003-12-29 2003-12-29 전류 소모를 줄일 수 있는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20050067537A (ko)

Similar Documents

Publication Publication Date Title
KR100497164B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US8379471B2 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
CN110827884A (zh) 用于刷新半导体装置的存储器的设备
US20150043288A1 (en) Semiconductor memory device having fuse cell array
US6314030B1 (en) Semiconductor memory having segmented row repair
KR100395031B1 (ko) 리던던트의 메모리 셀 유닛을 포함하는 집적 반도체 메모리
TW201443915A (zh) 用於記憶體之目標更新之裝置及方法
JP2000260198A (ja) 半導体メモリ装置及び半導体メモリ装置搭載システム
US8913451B2 (en) Memory device and test method thereof
US8867288B2 (en) Memory device and test method thereof
US9852814B1 (en) Rupture control device and semiconductor device to improve yield
KR20150002004A (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
KR20160119586A (ko) 반도체 메모리 장치 및 그 동작방법
JP4257342B2 (ja) 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法
US8745454B2 (en) Semiconductor device having test mode and method of controlling the same
KR20080100830A (ko) 반도체 메모리
US7099209B2 (en) Semiconductor memory device having repair circuit
US6809972B2 (en) Circuit technique for column redundancy fuse latches
JPH05198199A (ja) 半導体記憶装置
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR20050067537A (ko) 전류 소모를 줄일 수 있는 반도체 장치
KR100466983B1 (ko) 면적을 최소화하고 리던던시 효율을 향상시키는 리던던시회로를 갖는 반도체 메모리 장치
KR20050073232A (ko) 리페어 어드레스를 고속으로 감지할 수 있는 반도체메모리 장치
KR20080101149A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100913

Effective date: 20120120