KR20050067471A - Ｃｍｏｓ 이미지센서의 단위화소 - Google Patents

Ｃｍｏｓ 이미지센서의 단위화소 Download PDF

Info

Publication number
KR20050067471A
KR20050067471A KR1020030098455A KR20030098455A KR20050067471A KR 20050067471 A KR20050067471 A KR 20050067471A KR 1020030098455 A KR1020030098455 A KR 1020030098455A KR 20030098455 A KR20030098455 A KR 20030098455A KR 20050067471 A KR20050067471 A KR 20050067471A
Authority
KR
South Korea
Prior art keywords
diffusion region
reset
transistor
photodiode
floating diffusion
Prior art date
Application number
KR1020030098455A
Other languages
English (en)
Other versions
KR100518888B1 (ko
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0098455A priority Critical patent/KR100518888B1/ko
Publication of KR20050067471A publication Critical patent/KR20050067471A/ko
Application granted granted Critical
Publication of KR100518888B1 publication Critical patent/KR100518888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

포토다이오드의 리셋 효율을 증대시키고, 포토다이오드의 리셋 경로에서 포토다이오드와 플로팅확산영역이 직접 연결되는 것을 방지하여 이미지 왜곡을 방지하는 CMOS 이미지센서의 단위 화소가 개시되어 있는 바, 이를 위하여 본 발명은 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 플로팅확산영역 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 포토다이오드 사이를 연결하는 연결배선을 포함하며, 상기 플로팅확산영역은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 포토다이오드는 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.

Description

ＣＭＯＳ 이미지센서의 단위화소{Unit pixel of CMOS image sensor}
본 발명은 CMOS 이미지센서에 관한 것으로, 특히 단위 화소의 리셋 효율을 개선하기 위한 CMOS 이미지센서의 단위화소(Unit Pixel)에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서가 개발되어 있다.
CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드(Photodiode)와 모스트랜지스터들을 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.
도 1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(PD)와, 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(Load) 트랜지스터가 형성되어 있다.
도 1b는 단위화소의 레이아웃을 보인 도면으로, 포토다이오드 및 확산영역이 형성될 액티브 영역을 정의하는 아이솔레이션과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다. 이를 참조하면, 포토다이오드 (101)는 정방형을 이루고 있고, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(102)이 포토다이오드(101)의 일측면에 접하여 구성되어 있다.
플로팅확산영역(103)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(102) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 레이아웃되며, 리셋 트랜지스터의 게이트 폴리실리콘(104)의 일측과 접하게 된다.
리셋 트랜지스터의 게이트 폴리실리콘(104)의 타측은 드레인영역(105)과 접하여 형성되고 드레인영역(105)은 X축 방향에서 Y축 방향으로 90°꺽여 형성된 후, 드라이브 트랜지스터의 게이트 폴리실리콘(106)과 접하게 된다.
이어, 동일방향으로 셀렉트 트랜지스터의 게이트 폴리실리콘(108)이 형성되고 드라이브 트랜지스터의 게이트 폴리실리콘(106)의 타측과 셀렉트 트랜지스터의 게이트 폴리실리콘(108) 사이 및 셀렉트 트랜지스터의 게이트 폴리실리콘(108) 타측에 소오스/드레인 영역(107, 109)이 형성된다.
이와 같이 구성된 종래의 단위화소의 레이아웃에서 플로팅확산영역(103)은 트랜스퍼 트랜지스터(102)와 리셋 트랜지스터(104) 사이의 액티브 영역에 형성되어 있으며, 플로팅확산영역(103)과 드라이브 트랜지스터의 게이트 폴리실리콘(106)은 콘택 및 연결배선을 통하여 전기적으로 연결되어 있다.
상술한 바와 같은 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다.
(가) 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)를 턴-온(Turn-On)시켜 포토다이오드(PD)를 리셋한다.
(나) 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx) 및 셀렉트트랜지스터(Sx)를 턴-오프시킨다. 이때 포토다이오드(PD)는 완전한 공핍(Fully depletion) 상태이다.
(다) 광전하(Photogenerated Charge)를 저전압 포토다이오드(PD)에 모은다.
(라) 적정 인터그레이션(Integration) 시간 후에 리셋트랜지스터(Rx)를 턴-온시켜 플로팅확산영역(FD)를 리셋(Reset) 시킨다.
(마) 셀렉트트랜지스터(Sx)를 턴-온시켜 원하는 단위화소를 어드레싱한다.
(바) 소스 팔로워 버퍼(Source Follower Buffer)인 드라이브트랜지스터(Dx)의 출력전압(V1)을 측정하는 바, 이 값은 단지 플로팅 확산영역(FD)의 직류 전위 변화(DC level shift)를 의미한다.
(사) 트랜스퍼트랜지스터(Tx)를 턴-온 시킨다. 이에 의해 포토다이오드에 축적된 모든 광전하는 플로팅확산영역(FD)로 운송된다.
(아) 트랜스퍼트랜지스터(Tx)를 턴-오프 시킨다.
(자) 드라이브트랜지스터(Dx)의 출력전압(V2)을 측정한다.
(차) 출력전압 차이를 얻는다. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그날 값이 된다.
이와 같은 CMOS 이미지센서의 동작은, 먼저 잡음으로 인한 전압(V1)을 측정하고 잡음성분과 이미지정보가 합쳐진 전압(V2)을 측정한 다음 여기서 잡음으로 인한 전압을 빼는 방식을 통하야 순수한 이미지 정보에 대한 출력값을 얻는다. 이를 상호관련이중샘플링(Correlated Double Sampling : CDS)이라 하며 CMOS 이미지센서에서 통상적으로 적용되고 있는 기술이다.
이러한 CDS를 이용하여 포토다이오드에 축전된 광전하를 읽어내는 동작을 수행하기 전에, 전술한 바와 같이 리셋 트랜지스터 등을 이용하여 포토다이오드를 리셋시키는 동작을 수행하게 된다.
즉, 리셋 트랜지스터와 트랜스퍼 트랜지스터를 차례로 턴온시켜서 포토다이오드내에 존재하는 잔여전자를 제거하는 포토다이오드 리셋 동작을 수행하는데, 이는 잡음성분을 제거하여 보다 정확한 이미지 값을 얻기 위해서이다.
도 1a에 도시된 종래구조의 단위화소에서 이러한 리셋 동작시에 포토다이오드에 존재하는 잔여전자를 끌어당기는 힘은 전원전압(VDD) 에 의해 좌우되는데, 전원전압(VDD)에서 소정의 전압을 감산한 전압이 최종적으로 포토다이오드에 인가되어 전자를 제거하는데 사용된다.
즉, 포토다이오드에 최종적으로 인가되는 전압(VFD)은
VPD = VDD - ( VTX + VFD + VRX ) = 3.3 - (i ×R TX + i ×RFD + i ×RRX) 이다.
여기서, RTX는 트랜스퍼 트랜지스터가 형성된 웰(well)의 저항이며, RFD는 플로팅확산영역의 저항, RRX는 리셋 트랜지스터가 형성된 웰(well)의 저항이며 i는 포토다이오드에 존재하는 전자에 의해 생성되는 전류를 나타낸다.
이와 같이 포토다이오드에 존재하는 전자를 제거하는데 사용되는 전압으로, 전원전압이 다 사용되지 못하고, 전원전압에서 (VTX + VFD + VRX )만큼 감소된 전압이 포토다이오드에 존재하는 전자를 제거하는데 사용된다.
즉, 종래와 같은 단위회소 구조에서는 포토다이오드에 남아있는 잔여 전자를 제거하는데 사용되는 전압이 전원전압보다 상당히 감소함에 따라, 잔여전자가 완전히 제거되지 못하여 잔여전자로 인한 암신호가 유발될 가능성이 높아지는 문제가 있다.
또한, 종래의 단위화소 구조는 포토다이오드의 리셋 경로에 플로팅확산영역(FD)이 존재하기 때문에 CMOS이미지센서의 이미지 왜곡 현상이 발생될 수 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 포토다이오드의 리셋 효율을 증대시키는 CMOS 이미지센서의 단위 화소를 제공하는데 그 목적이 있다.
또한 본 발명의 다른 목적은 포토다이오드의 리셋 경로에서 포토다이오드와 플로팅확산영역이 직접 연결되는 것을 방지하여 이미지 왜곡을 방지하는 CMOS 이미지센서의 단위 화소를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 플로팅확산영역 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 포토다이오드 사이를 연결하는 연결배선을 포함하며, 상기 플로팅확산영역은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 포토다이오드는 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.
또한, 다른 측면에 따른 본 발명은 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드; 상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역; 전원전압단과 상기 포토다이오드 사이에 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및 상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 플로팅확산영역 사이를 연결하는 연결배선을 포함하며, 상기 포토다이오드는 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 플로팅확산영역은 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명한다.
(제1실시예)
도 2a는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도이다.
도 2a를 참조하면, 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소는 빛을 감지하여 광전하를 생성 및 축적하는 포토다이오드(PD)와, 포토다이오드(PD)에서 생성된 광전하를 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)를 통해 광전하를 전달받아 저장하는 플로팅확산영역(FD)과, 전원전압단(VDD)과 플로팅확산영역(FD) 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)와, 제1리셋트랜지스터(Rx1) 및 제2리셋트랜지스터(Rx2)의 접속노드(N)와 포토다이오드(PD) 사이를 연결하는 연결배선과, 일측이 전원전압단(VDD)에 연결되어 플로팅확산영역(FD)으로부터의 전기적 신호를 검출하기 위한 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단(OUT)이 되는 셀렉트 트랜지스터(Sx)로 구성된다.
그리고, 중요하게 플로팅확산영역(FD)의 리셋은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온될때 이루어지며, 이때 플로팅확산영역(FD)에 전원전압이 가해지므로서 플로팅확산영역 내의 잉여전자가 제거되므로써 리셋이 이루어진다.
또한, 포토다이오드(PD)는 상기 제2리셋트랜지스토가 턴-오프되고 상기 제1리셋트랜지스터가 턴-온되어 리셋이 이루어진다.
도 2b는 도 2a의 단위화소 회로를 구현하기 위한 레이아웃의 바람직한 실시예를 보여준다.
도 2b를 참조하면, 포토다이오드 및 확산영역이 형성될 액티브 영역을 정의하는 아이솔레이션과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다.
도 1b의 종래기술과 다른점은, 제1 및 제2 리셋트랜지스터를 구성하는 게이트라인이 상호 분리된 두개의 폴리실리콘(204A, 204B)으로 형성되고, 접속노드(도 2a의 N)가 제1 및 제2리셋트랜지스터의 공통확산영역(210)에 의해 구성되면서, 이 공통확산영역(210)에 형성된 콘택(C3)과 포토다이오드(201)에 형성된 콘택(C1)을 통해 연결배선이 형성된다는 것이다.
이러한 구성의 레이아웃은 기존의 레이아웃 변형을 최소화하므로 본 발명의 CMOS 이미지센서 개발시간을 단축할 수 있어 매우 바람직하다.
도 2b를 참조하여 전체적인 구성을 다시 설명하면, 포토다이오드(201)는 정방형을 이루고 있고, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(202)이 포토다이오드(201)의 일측면에 접하여 구성되어 있다.
플로팅확산영역(203)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(202) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 레이아웃되며, 제2리셋트랜지스터의 게이트 폴리실리콘(204B)의 타측과 접하게 된다.
제1리셋트랜지스터의 일측확산영역과 상기 제2리셋트랜지스터의 일측확산영역을 각기 구성하는 공통확산영역으로 이루어지며,
제2리셋트랜지스터(Rx2)의 게이트 폴리실리콘(204B)의 일측은 공통확산영역(210)과 접하여 형성되고, 공통확산영역(210)은 제1리셋트랜지스터(Rx1)의 게이트 폴리실리콘(204A)와 접하여 구성된다. 즉, 공통확산영역(210)이 접속노드(N)가 된다. 제1리셋트랜지스터(Rx1)의 게이트 폴리실리콘(204A) 타측에는 X축 방향에서 Y축 방향으로 90°꺽여 형성되는 확산영역(205)이 형성되고, 이 확산영역(205)에 VDD 콘택이 이루어진다.
확산영역(205)는 드라이브 트랜지스터의 게이트 폴리실리콘(106)과 접하게 되고, 드라이브 트랜지스터의 게이트 폴리실리콘(106)의 타측은 셀렉트 트랜지스터의 게이트 폴리실리콘(208)을 사이에 두고 소오스/드레인 영역(207, 209)이 형성된다.
제2리셋트랜지스터의 타측확산영역과 플로팅확산영역(203)은 공통으로 구성되며, 플로팅확산영역(203)과 상기 드라이브트랜지스터의 게이트 폴리실리콘(206)은 이들에 각기 콘택(C2, C4)된 연결배선을 통해 접속된다.
상술한 바와 같이 본 발명의 제1실시예에 따른 CMOS 이미지센서는 종래와 다르게 포토다이오드의 리셋 경로 상에 트랜스퍼트랜지스터가 존재하지 않게 되어, 포토다이오드에 남아있는 잉여 전자를 제거하는데 사용되는 전원전압이 종래보다 손실이 적다. 결국, 잔여 전자가 완전히 제거되지 못하여 잔여 전자로 인한 암신호가 유발될 가능성이 높아지는 종래기술의 문제점을 해결할 수 있다.
또한, 본 발명의 포토다이오드의 리셋 경로는 플로팅확산영역을 거치지 않는다. 결국, CMOS이미지센서의 이미지 왜곡 현상을 방지할 수 있다.
상술한 바와 같은 본 발명에 따른 CMOS 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다.
(가) 트랜스퍼트랜지스터(Tx)가 오프된 상태에서 제1리셋트랜지스터(Rx1)만을 턴-온(Turn-On)시켜 포토다이오드(PD)를 리셋한다.
(나) 트랜스퍼트랜지스터(Tx), 제1 및 제2 리셋트랜지스터(Rx1, Rx2) 및 셀렉트트랜지스터(Sx)를 턴-오프시킨다. 이때 포토다이오드(PD)는 완전한 공핍(Fully depletion) 상태이다.
(다) 광전하(Photogenerated Charge)를 저전압 포토다이오드(PD)에 모은다.
(라) 적정 인터그레이션(Integration) 시간 후에 제1 및 제2 리셋트랜지스터(Rx1, Rx2)를 턴-온시켜 플로팅확산영역(FD)를 리셋(Reset) 시킨다.
(마) 셀렉트트랜지스터(Sx)를 턴-온시켜 원하는 단위화소를 어드레싱한다.
(바) 소스 팔로워 버퍼(Source Follower Buffer)인 드라이브트랜지스터(Dx)의 출력전압(V1)을 측정하는 바, 이 값은 단지 플로팅 확산영역(FD)의 직류 전위 변화(DC level shift)를 의미한다.
(사) 트랜스퍼트랜지스터(Tx)를 턴-온 시킨다. 이에 의해 포토다이오드(PD)에 축적된 모든 광전하는 플로팅확산영역(FD)로 운송된다.
(아) 트랜스퍼트랜지스터(Tx)를 턴-오프 시킨다.
(자) 드라이브트랜지스터(Dx)의 출력전압(V2)을 측정한다.
(차) 출력전압 차이를 얻는다. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그날 값이 된다.
이와 같이 본 발명의 CMOS 이미지센서의 단위화소는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)의 제어를 약간 변경하여 통상의 CDS(Correlated Double Sampling) 방식으로 이미지 테이터를 얻을 수 있다.
(제2실시예)
도 3a는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도이다.
도 3a를 참조하면, 본 발명의 제2실시예에 따른 CMOS 이미지센서의 단위화소는 빛을 감지하여 광전하를 생성 및 축적하는 포토다이오드(PD)와, 포토다이오드(PD)에서 생성된 광전하를 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)를 통해 광전하를 전달받아 저장하는 플로팅확산영역(FD)과, 전원전압단(VDD)과 포토다이오드(PD) 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터(Rx1, Rx2)와, 제1리셋트랜지스터(Rx1) 및 제2리셋트랜지스터(Rx2)의 접속노드(N)와 플로팅확산영역(FD) 사이를 연결하는 연결배선과, 일측이 전원전압단(VDD)에 연결되어 플로팅확산영역(FD)으로부터의 전기적 신호를 검출하기 위한 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단(OUT)이 되는 셀렉트 트랜지스터(Sx)로 구성된다.
그리고, 중요하게 포토다이오드는(PD)의 리셋은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온될 때 이루어지며, 플로팅확산영역(FD)은 상기 제2리셋트랜지스터가 턴-오프되고 상기 제1리셋트랜지스터가 턴-온되어 리셋이 이루어진다.
상술한 바와 같이 본 발명의 제2실시예에 따른 CMOS 이미지센서는 포토다이오드(PD)의 리셋 경로 상에 플로팅확산영역을 갖지 않는다. 결국, 포토다이오드(PD)가 플로팅확산영역(FD)을 거지치지 않고 리셋이 이루어지므로 CMOS이미지센서의 이미지 왜곡 현상을 방지할 수 있다.
도 3b는 도 3a의 단위화소 회로를 구현하기 위한 레이아웃의 바람직한 실시예를 보여준다.
중요하게, 접속노드는 제1리셋트랜지스터(Rx1)와 제2리셋트랜지스터(Rx2)의 공통확산영역(310)으로 이루어지며, 상기 연결배선은 공통확산영역(310)과 플로팅확산영역(FD)에 각기 형성된 콘택(C34, C32)을 통해 형성된다.
플로팅확산영역(FD)에는 또 다른 콘택(C31)이 형성되고, 이 콘택과 드라이브트랜지스터(Dx)의 게이트에 형성된 콘택을 통해 연결배선이 형성되어 상호 전기적 접속된다.
이상에서 설명한 실시예들은 트랜스퍼트랜지스터, 리셋트랜지스터, 드라이브트랜지스터 및 셀레트트랜지스터로 이루어지는 통상의 4트랜지스터 구성 단위화소에서 설명된 것으로서, 이밖에 포토다이오드, 플로팅확산영역 및 이들 사이에 형성된 트랜스퍼게이트를 갖는 모든 구조의 단위화소에서 작용이 가능하다.
이렇듯, 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명은 포토다이오드의 리셋동작에서 잔여 전자의 제거효율을 증대시켜 암전류를 감소시킴으로써 보다 정확한 이미지재현이 가능하고 다이내믹 레인지가 증가하며, 또한 포토다이오드의 리셋 경로상에 플로팅확산영역이 존재하지 않도록 하여 이미지 왜곡을 막는 효과가 있다.
도 1a는 종래기술에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,
도 1b는 종래기술에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면,
도 2a는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,
도 2b는 본 발명의 제1실시예에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면,
도 3a는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 구성을 도시한 회로도,
도 3b는 본 발명의 제2실시예에 따른 CMOS 이미지센서에서 단위화소의 레이아웃을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
PD : 포토다이오드
Tx : 트랜스퍼 트랜지스터
FD : 플로팅확산영역
Rx1 : 제1리셋트랜지스터
Rx2 : 제2리셋트랜지스터
Dx : 드라이브 트랜지스터
Sx : 셀렉트 트랜지스터

Claims (8)

  1. 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드;
    상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역;
    전원전압단과 상기 플로팅확산영역 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및
    상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 포토다이오드 사이를 연결하는 연결배선을 포함하며,
    상기 플로팅확산영역은 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 포토다이오드는 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  2. 제1항에 있어서,
    일측이 상기 전원전압에 연결되어 상기 플로팅확산영역으로부터의 전기적 신호를 검출하기 위한 드라이브 트랜지스터; 및
    상기 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단이 되는 셀렉트 트랜지스터를 더 포함하는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  3. 제1항 또는 제2항에 있어서,
    상기 접속노드는 상기 제1리셋트랜지스터의 일측확산영역과 상기 제2리셋트랜지스터의 일측확산영역을 각기 구성하는 공통확산영역으로 이루어지며, 상기 연결배선은 상기 공통 확산영역과 상기 포토다이오드에 각기 콘택되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  4. 제2항에 있어서,
    제2리셋트랜지스터의 타측확산영역과 상기 플로팅확산영역은 공통으로 구성되며, 플로팅확산영역과 상기 드라이브트랜지스터의 게이트는 이들에 각기 콘택된 연결배선을 통해 접속된 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  5. 외부로부터의 빛을 감지하여 광전하를 생성하는 포토다이오드;
    상기 포토다이오드로부터 생성된 전하를 트랜스퍼트랜지스터를 통해 전달받아 저장하는 플로팅확산영역;
    전원전압단과 상기 포토다이오드 사이에 사이에 직렬 접속되는 제1 및 제2 리셋트랜지스터; 및
    상기 제1리셋트랜지스터 및 상기 제2리셋트랜지스터의 접속노드와 상기 플로팅확산영역 사이를 연결하는 연결배선을 포함하며,
    상기 포토다이오드는 상기 제1 및 제2 리셋트랜지스터가 모두 턴-온되어 리셋되고, 상기 플로팅확산영역은 상기 제2리셋트랜지스토가 턴-오프, 상기 제1리셋트랜지스터가 턴-온되어 리셋되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  6. 제5항에 있어서,
    일측이 상기 전원전압에 연결되어 상기 플로팅확산영역으로부터의 전기적 신호를 검출하기 위한 드라이브 트랜지스터; 및
    상기 드라이브 트랜지스터의 타측에 그 일측이 연결되고 타측단이 단위화소의 출력단이 되는 셀렉트 트랜지스터를 더 포함하는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  7. 제5항 또는 제6항에 있어서,
    상기 접속노드는 상기 제1리셋트랜지스터의 일측확산영역과 상기 제2리셋트랜지스터의 일측확산영역을 각기 구성하는 공통확산영역으로 이루어지며, 상기 연결배선은 상기 공통 확산영역과 상기 플로팅확산영역에 각기 콘택되는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  8. 제2항에 있어서,
    상기 플로팅확산영역과 상기 드라이브트랜지스터의 게이트는 이들에 각기 콘택된 연결배선을 통해 접속된 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
KR10-2003-0098455A 2003-12-29 2003-12-29 Ｃｍｏｓ 이미지센서의 단위화소 KR100518888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098455A KR100518888B1 (ko) 2003-12-29 2003-12-29 Ｃｍｏｓ 이미지센서의 단위화소

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098455A KR100518888B1 (ko) 2003-12-29 2003-12-29 Ｃｍｏｓ 이미지센서의 단위화소

Publications (2)

Publication Number Publication Date
KR20050067471A true KR20050067471A (ko) 2005-07-04
KR100518888B1 KR100518888B1 (ko) 2005-09-30

Family

ID=37258127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098455A KR100518888B1 (ko) 2003-12-29 2003-12-29 Ｃｍｏｓ 이미지센서의 단위화소

Country Status (1)

Country Link
KR (1) KR100518888B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977834B1 (ko) * 2007-12-31 2010-08-25 인제대학교 산학협력단 넓은 동적 범위을 갖는 씨모스 이미지 센서

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241487B1 (ko) * 2011-04-11 2013-03-11 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977834B1 (ko) * 2007-12-31 2010-08-25 인제대학교 산학협력단 넓은 동적 범위을 갖는 씨모스 이미지 센서

Also Published As

Publication number Publication date
KR100518888B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
US9991306B2 (en) Hybrid bonded image sensor and method of operating such image sensor
US9602750B2 (en) Image sensor pixels having built-in variable gain feedback amplifier circuitry
US8035171B2 (en) CMOS image sensor
KR100834424B1 (ko) 이미지 센서
US6618083B1 (en) Mismatch-independent reset sensing for CMOS area array sensors
US9838636B2 (en) Image pickup apparatus, image pickup system, and method of driving image pickup apparatus
US6248991B1 (en) Sequential correlated double sampling technique for CMOS area array sensors
US9596426B2 (en) Imaging device, imaging system, and method for driving imaging device
JP4655898B2 (ja) 固体撮像装置
JP2014216537A (ja) 撮像装置、および、撮像システム。
KR101003246B1 (ko) Ｃｍｏｓ 이미지센서
KR20070016382A (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
KR100298199B1 (ko) 피엔 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100873280B1 (ko) 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
KR100518888B1 (ko) Ｃｍｏｓ 이미지센서의 단위화소
KR100303773B1 (ko) 플로팅센싱노드에 접속된 피앤 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100532286B1 (ko) 새로운 단위화소를 구비한 시모스 이미지센서
KR100298198B1 (ko) 쇼트키 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR20030084489A (ko) 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소
KR100460760B1 (ko) 암전류 특성과 필팩터를 향상시킨 시모스 이미지센서의단위화소
KR100623347B1 (ko) 제어 신호의 레벨 변동을 최소화할 수 있는 이미지센서
KR100444494B1 (ko) 특성을 향상시킨 시모스 이미지센서의 단위화소
JP2004104116A (ja) 撮像装置
KR100660335B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100776152B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee