KR20050066853A - 2단자 켈빈 패턴 및 그 측정 방법 - Google Patents
2단자 켈빈 패턴 및 그 측정 방법 Download PDFInfo
- Publication number
- KR20050066853A KR20050066853A KR1020030098335A KR20030098335A KR20050066853A KR 20050066853 A KR20050066853 A KR 20050066853A KR 1020030098335 A KR1020030098335 A KR 1020030098335A KR 20030098335 A KR20030098335 A KR 20030098335A KR 20050066853 A KR20050066853 A KR 20050066853A
- Authority
- KR
- South Korea
- Prior art keywords
- metal pad
- sample
- probe tip
- pattern
- kelvin pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 반도체 칩의 직류(DC) 테스트 시에 켈빈 패턴(Kelvin Pattern)을 2단자로 만들어 측정에 필요한 금속 패드 수를 절반으로 줄일 수 있는 2단자 켈빈 패턴 및 그 측정 방법에 관한 것이다. 본 발명에 따른 2단자 켈빈 패턴은, 반도체 칩의 소정 부분의 저항을 측정하기 위한 테스트 패턴에 있어서, 측정하고자 하는 시료의 일측에 배치된 제1 금속 패드; 상기 제1 금속 패드에 접촉되어 전류를 흘려보내는(current forcing) 제1 프로우브 팁; 상기 제1 금속 패드에 접촉되어 전압을 감지하는 제2 프로우브 팁; 상기 저항 측정용 시료의 타측에 배치된 제2 금속 패드; 상기 제2 금속 패드에 접촉되어 전류를 받아들이는(current sinking) 제3 프로우브 팁; 및 상기 제2 금속 패드에 접촉되어 전압을 감지하는 제4 프로우브 팁을 포함한다. 본 발명에 따르면, 종래의 4단자 켈빈 패턴을 2단자로 만들 수 있으므로 켈빈 패턴 측정에 필요한 단자 수를 절반으로 줄임으로써 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입하여 테스트할 수 있다.
Description
본 발명은 2단자 켈빈 패턴 및 그 측정 방법에 관한 것으로, 보다 구체적으로, 반도체 칩의 직류(DC) 테스트 시에 켈빈 패턴을 2단자로 만들어 측정에 필요한 금속 패드 수를 절반으로 줄일 수 있는 2단자 켈빈 패턴 및 그 측정 방법에 관한 것이다.
일반적으로, 실리콘 웨이퍼 상에 각각의 반도체 칩을 만들고, 각각의 반도체 칩 경계면 사이인 스크라이브 레인(Scribe Lane)에서 공정이 제대로 진행되었는지를 검사(monitoring)하게 된다. 이를 위해 트랜지스터 특성이나 저항값 등을 측정할 수 있는 특수한 패턴(PCM)을 삽입하여, 공정 완료 후 상기 특수한 패턴(PCM)을 테스트하여 공정이 제대로 진행되었는지 검사하게 된다.
또한, 반도체 웨이퍼 내에 상기 스크라이브 레인이 한정되어 있기 때문에 이러한 PCM 모듈을 제한적으로 삽입할 수밖에 없으므로 최대한 패턴을 밀집(Compact)되게 만들기 위해 많은 노력을 기울이고 있다.
이러한 테스트 패턴 중에서 금속, 폴리(Poly), 모트(Moat) 또는 웰(Well) 저항(Rs) 등을 측정할 때 프로우브 팁(Probe Tip)의 자체 저항이나 프로우브 팁과 금속 패드(Metal Pad) 사이의 접촉 저항값 등을 배제하기 위해 4단자 켈빈 패턴을 많이 사용하고 있다.
도 1은 종래의 기술에 따른 4단자 켈빈 패턴 형태 및 그 측정 방법을 나타내는 도면으로서, 제1 금속 패드(11)에서 제4 금속 패드(14)로 전류를 흘려보내고, 제2 금속 패드(12)와 제3 금속 패드(13)에서 각각의 전압을 감지하여 옴의 법칙에 의해 알고자 하는 길이가 "L"인 금속, 폴리, 모트 또는 웰의 저항 또는 시트 저항(Sheet Resistance)을 쉽게 구할 수 있다. 여기서, 도면부호 15a 내지 15d는 프로우브 팁을 나타내며, 도면부호 17a 및 17b는 콘택을 나타낸다.
하지만 4단자 켈빈 패턴 경우, 4개의 금속 패드(11, 12, 13, 14)를 필요로 하기 때문에 한정된 스크라이브 레인에 많은 켈빈 패턴을 넣을 수 없으므로 한정된 켈빈 패턴만 삽입하여 측정할 수밖에 없다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 종래의 4단자 켈빈 패턴을 2단자로 만들어 측정에 필요한 금속 패드 수를 절반으로 줄임으로써, 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입할 수 있는 2단자 켈빈 패턴 및 그 측정 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 2단자 켈빈 패턴은, 반도체 칩의 소정 부분의 저항을 측정하기 위한 테스트 패턴에 있어서,
측정하고자 하는 시료의 일측에 배치된 제1 금속 패드;
상기 제1 금속 패드에 접촉되어 전류를 흘려보내는 제1 프로우브 팁;
상기 제1 금속 패드에 접촉되어 전압을 감지하는 제2 프로우브 팁;
상기 저항 측정용 시료의 타측에 배치된 제2 금속 패드;
상기 제2 금속 패드에 접촉되어 전류를 받아들이는 제3 프로우브 팁; 및
상기 제2 금속 패드에 접촉되어 전압을 감지하는 제4 프로우브 팁
을 포함한다.
여기서, 상기 측정하고자 하는 시료의 저항값은 상기 2개의 프로우브 팁에 의해 상기 감지된 전압의 차(Vs1-Vs2)에 흘려보낸 전류를 분배하여 산출하는 것을 특징으로 한다.
여기서, 상기 측정하고자 하는 시료의 시트 저항은 상기 시료의 저항값에 평방(Square) 수를 나누어 준 값인 것을 특징으로 한다.
여기서, 상기 측정하고자 하는 시료는 소정 길이를 갖는 금속, 폴리, 모트 또는 웰인 것을 특징으로 한다.
여기서, 상기 제1 및 제2 금속 패드는 한정된 스크라이브 레인(Scribe lane)에 삽입되는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 2단자 켈빈 패턴의 측정 방법은, 반도체 칩의 소정 부분의 저항을 측정하기 위한 켈빈 패턴 측정 방법에 있어서,
제1 금속 패드에 제1 및 제2 프로우브 팁을 접촉시키고, 제2 금속 패드에 제1 및 제2 프로우브 팁을 접촉시키는 단계;
상기 제1 금속 패드에 접촉되어 있는 상기 제1 프로우브 팁에 전류를 흘려보내고, 상기 제2 프로우브 팁으로 전압을 감지하는 단계;
상기 제2 금속 패드에 접촉되어 있는 제3 프로우브 팁에서 상기 전류를 받아들이고, 상기 제4프로우브 팁으로 전압을 감지하는 단계; 및
상기 제2 및 제4 프로우브 팁에 의해 감지된 전압의 차(Vs1-Vs2)에 상기 흘려보낸 전류를 분배하여 측정하고자 하는 시료의 저항값을 산출하는 단계
를 포함한다.
여기서, 상기 측정하고자 하는 시료의 시트 저항은 상기 시료의 저항값에 평방수를 나누어 준 값인 것을 특징으로 한다.
본 발명에 따르면, 종래의 4단자 켈빈 패턴을 2단자로 만들 수 있으므로 켈빈 패턴 측정에 필요한 단자 수를 절반으로 줄임으로써 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입하여 테스트할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 2단자 켈빈 패턴 및 그 측정 방법을 상세히 설명한다.
본 발명은 종래의 켈빈 패턴보다 필요한 금속 패드 수를 절반으로 줄임으로써 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입할 수 있도록 2단자 켈빈 패턴을 제공하게 된다.
도 2는 본 발명에 따른 2단자 켈빈 패턴 형태 및 그 측정 방법을 나타내는 도면으로서, 본 발명에 따른 2단자 켈빈 패턴은 측정하고자 하는 길이가 "L"인 금속, 폴리, 모트 또는 웰(25)에 제1 금속 패드(21)와 제2 금속 패드(22)가 연결되어 있는 간단한 구조로 되어 있다.
도 2에 도시된 바와 같이, 상기 2단자 켈빈 패턴의 저항값(Rs) 측정은 제1 금속 패드(21)에 프로우브 팁 2개(23a, 24a)를 접촉시키고, 제2 금속 패드(22)에도 마찬가지로 프로우브 팁 2개(23b, 24b)를 접촉시킨다.
이러한 상태에서 상기 제1 금속 패드(21)에 접촉되어 있는 상기 프로우브 팁(23a, 24a) 중에서 1개(23a)는 전류를 흘려보내고, 나머지 1개(24a)는 전압을 감지하며, 상기 제2 금속 패드(22)에 접촉되어 있는 프로우브 팁(23b, 24b) 중에서 1개(23b)는 전류를 받아들이고(Sinking), 나머지 1개(24b)는 전압을 감지하게 된다.
상기와 같은 방법으로 측정하고자 하는 패턴의 저항은 상기 감지된 전압의 차(Vs1-Vs2)에 흘려보낸 전류를 분배하면 되고, 시트 저항은 상기와 같이 구해진 저항값에 평방(Square) 수(L/W)를 나누어 주면 된다. 여기서, 상기 L은 상기 금속, 폴리, 모트 또는 웰(25)의 길이이고, W는 그 폭이다.
본 발명에 따른 2단자 켈빈 패턴 경우에도 종래의 4단자 켈빈 패턴과 마찬가지로 프로우브 팁(23a, 23b, 24a, 24b)의 자체 저항값과 상기 프로우브 팁(23a, 23b, 24a, 24b)과 금속 패드 사이의 접촉 저항값이 배제되게 되므로 정확한 저항값을 얻을 수 있다.
결국, 본 발명에 따르면 켈빈 패턴 측정에 필요한 단자 수를 절반으로 줄이게 되어, 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입할 수 있게 된다.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
본 발명에 따르면, 종래의 4단자 켈빈 패턴을 2단자로 만들 수 있으므로 켈빈 패턴 측정에 필요한 단자 수를 절반으로 줄임으로써 한정된 스크라이브 레인에 더 많은 켈빈 패턴을 삽입하여 테스트할 수 있다.
도 1은 종래의 기술에 따른 4단자 켈빈 패턴 형태 및 그 측정 방법을 나타내는 도면이다.
도 2는 본 발명에 따른 2단자 켈빈 패턴 형태 및 그 측정 방법을 나타내는 도면이다.
Claims (7)
- 반도체 칩의 소정 부분의 저항을 측정하기 위한 테스트 패턴에 있어서,측정하고자 하는 시료의 일측에 배치된 제1 금속 패드;상기 제1 금속 패드에 접촉되어 전류를 흘려보내는(current forcing) 제1 프로우브 팁;상기 제1 금속 패드에 접촉되어 전압을 감지하는 제2 프로우브 팁;상기 저항 측정용 시료의 타측에 배치된 제2 금속 패드;상기 제2 금속 패드에 접촉되어 전류를 받아들이는(current sinking) 제3 프로우브 팁; 및상기 제2 금속 패드에 접촉되어 전압을 감지하는 제4 프로우브 팁을 포함하는 2단자 켈빈 패턴.
- 제 1항에 있어서,상기 측정하고자 하는 시료의 저항값은 상기 2개의 프로우브 팁에 의해 상기 감지된 전압의 차(Vs1-Vs2)에 흘려보낸 전류를 분배하여 산출하는 것을 특징으로 하는 2단자 켈빈 패턴.
- 제 2항에 있어서,상기 측정하고자 하는 시료의 시트 저항은 상기 시료의 저항값에 평방(Square) 수를 나누어 준 값인 것을 특징으로 하는 2단자 켈빈 패턴.
- 제 1항에 있어서,상기 측정하고자 하는 시료는 소정 길이를 갖는 금속, 폴리, 모트 또는 웰인 것을 특징으로 하는 2단자 켈빈 패턴.
- 제 1항에 있어서,상기 제1 및 제2 금속 패드는 한정된 스크라이브 레인(Scribe Lane)에 삽입되는 것을 특징으로 하는 2단자 켈빈 패턴.
- 반도체 칩의 소정 부분의 저항을 측정하기 위한 켈빈 패턴 측정 방법에 있어서,제1 금속 패드에 제1 및 제2 프로우브 팁을 접촉시키고, 제2 금속 패드에 제1 및 제2 프로우브 팁을 접촉시키는 단계;상기 제1 금속 패드에 접촉되어 있는 상기 제1 프로우브 팁에 전류를 흘려보내고, 상기 제2 프로우브 팁으로 전압을 감지하는 단계;상기 제2 금속 패드에 접촉되어 있는 제3 프로우브 팁에서 상기 전류를 받아들이고, 상기 제4프로우브 팁으로 전압을 감지하는 단계; 및상기 제2 및 제4 프로우브 팁에 의해 감지된 전압의 차(Vs1-Vs2)에 상기 흘려보낸 전류를 분배하여 측정하고자 하는 시료의 저항값을 산출하는 단계를 포함하는 2단자 켈빈 패턴의 측정 방법.
- 제 6항에 있어서,상기 측정하고자 하는 시료의 시트 저항은 상기 시료의 저항값에 평방수를 나누어 준 값인 것을 특징으로 하는 2단자 켈빈 패턴의 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098335A KR100591153B1 (ko) | 2003-12-27 | 2003-12-27 | 2단자 켈빈 패턴 및 그 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098335A KR100591153B1 (ko) | 2003-12-27 | 2003-12-27 | 2단자 켈빈 패턴 및 그 측정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066853A true KR20050066853A (ko) | 2005-06-30 |
| KR100591153B1 KR100591153B1 (ko) | 2006-06-19 |
Family
ID=37257871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098335A KR100591153B1 (ko) | 2003-12-27 | 2003-12-27 | 2단자 켈빈 패턴 및 그 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100591153B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100775916B1 (ko) * | 2006-10-16 | 2007-11-15 | 한국표준과학연구원 | 4단자 저항 측정방법을 이용한 전기전도율 측정장치 |
| KR100856319B1 (ko) * | 2005-11-08 | 2008-09-03 | 동부일렉트로닉스 주식회사 | 스크라이브 레인 및 그 제조 방법 |
| KR100905896B1 (ko) * | 2007-06-08 | 2009-07-02 | 주식회사 파이컴 | 저항 측정 방법 및 장치 그리고 이를 포함하는 박막 저항패턴의 트리밍 방법 및 장치 |
| KR101426031B1 (ko) * | 2013-08-06 | 2014-08-04 | 퀄맥스시험기술 주식회사 | 켈빈 테스트를 위한 프로브 장치 |
| CN113777405A (zh) * | 2021-09-17 | 2021-12-10 | 长鑫存储技术有限公司 | 测试方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101180208B1 (ko) | 2012-05-17 | 2012-09-05 | 한성희 | 반도체칩 테스트용 소켓 |
| US9831139B2 (en) | 2016-01-18 | 2017-11-28 | Samsung Electronics Co., Ltd. | Test structure and method of manufacturing structure including the same |
-
2003
- 2003-12-27 KR KR1020030098335A patent/KR100591153B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856319B1 (ko) * | 2005-11-08 | 2008-09-03 | 동부일렉트로닉스 주식회사 | 스크라이브 레인 및 그 제조 방법 |
| KR100775916B1 (ko) * | 2006-10-16 | 2007-11-15 | 한국표준과학연구원 | 4단자 저항 측정방법을 이용한 전기전도율 측정장치 |
| KR100905896B1 (ko) * | 2007-06-08 | 2009-07-02 | 주식회사 파이컴 | 저항 측정 방법 및 장치 그리고 이를 포함하는 박막 저항패턴의 트리밍 방법 및 장치 |
| KR101426031B1 (ko) * | 2013-08-06 | 2014-08-04 | 퀄맥스시험기술 주식회사 | 켈빈 테스트를 위한 프로브 장치 |
| WO2015020353A1 (ko) * | 2013-08-06 | 2015-02-12 | 퀄맥스시험기술 주식회사 | 켈빈 테스트를 위한 프로브 장치 |
| CN113777405A (zh) * | 2021-09-17 | 2021-12-10 | 长鑫存储技术有限公司 | 测试方法 |
| CN113777405B (zh) * | 2021-09-17 | 2024-03-29 | 长鑫存储技术有限公司 | 测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100591153B1 (ko) | 2006-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10746788B2 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
| US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
| KR100591153B1 (ko) | 2단자 켈빈 패턴 및 그 측정 방법 | |
| CN101661924A (zh) | 减少接触电阻影响的测试焊点设计 | |
| US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
| US6383827B1 (en) | Electrical alignment test structure using local interconnect ladder resistor | |
| KR20010107108A (ko) | 실리사이드막 제조공정의 평가를 위한 시험 패턴의 구조 | |
| US20060148113A1 (en) | Chain resistance pattern and method of forming the same | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| KR100393923B1 (ko) | 반도체 장치용 체크 패턴 | |
| KR100536803B1 (ko) | 3단자 켈빈 패턴 측정 방법 | |
| US6989682B1 (en) | Test key on a wafer | |
| US6842019B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| CN117214649B (zh) | 功率器件测试装置和方法 | |
| JPH04315062A (ja) | 抵抗体の抵抗値測定方法 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| KR0169760B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP2890682B2 (ja) | 半導体装置 | |
| KR20100079217A (ko) | 브리지 테스트용 ｐｃｍ 테스트 패턴 | |
| KR20000003646A (ko) | 반도체 소자의 테스트 패턴 | |
| CN116403993A (zh) | 晶圆验收测试结构及检测方法 | |
| JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| CN110888031A (zh) | 与面向受测装置侧的光源整合的晶片探针卡及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |