KR20050063582A - 액정표시패널의 제조방법 - Google Patents

Abstract

본 발명의 액정표시패널의 제조방법은 회절노광을 이용하여 화소전극과 스페이서를 동시에 형성함으로써 제조공정을 단순화하기 위한 것으로, 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 복수개의 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 구동회로부에 상기 각 게이트라인에 연결되는 복수개의 게이트패드 배선을 형성하는 단계; 상기 제 1 기판 전면에 제 1 절연막을 증착하는 단계; 상기 제 1 기판의 화소부에 액티브층을 형성하는 단계; 상기 제 1 기판의 액티브층 위에 상기 액티브층의 소정영역과 연결되는 소오스전극 및 드레인전극을 형성하며, 상기 제 1 기판의 구동회로부에 데이터패드 배선을 형성하는 단계; 상기 제 1 기판 전면에 제 2 절연막을 증착하는 단계; 회절노광을 이용하여 한번의 포토공정으로 상기 제 1 기판의 화소부에 화소전극과 스페이서를 형성하며, 상기 제 1 기판의 구동회로부에 게이트패드전극 및 데이터패드전극을 형성하는 단계; 및 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함한다.

Description

액정표시패널의 제조방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY PANEL}

본 발명은 액정표시패널의 제조방법에 관한 것으로, 특히 스페이서를 어레이공정에서 부가적인 마스크공정 없이 형성하여 전체 제조공정을 단순화시킨 액정표시패널의 제조방법에 관한 것이다.

최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.

이를 위하여, 상기 액정표시장치는 구동회로 유닛(unit)을 포함하여 영상을 출력하는 액정표시패널, 상기 액정표시패널의 하부에 설치되어 액정표시패널에 빛을 방출하는 백라이트(backlight) 유닛, 상기 백라이트 유닛과 액정표시패널을 결합시켜 지지하는 케이스(case) 등으로 이루어져 있다.

이하, 도 1을 참조하여 액정표시패널에 대해서 자세히 설명한다.

도 1은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도이다.

도면에 도시된 바와 같이, 상기 액정표시패널은 크게 컬러필터(color filter) 기판(5)과 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.

상기 컬러필터 기판(5)은 색상을 구현하는 서브컬러필터(적, 녹, 청)를 포함하는 컬러필터(7)와 상기 서브컬러필터 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.

또한, 상기 어레이 기판(10)은 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역(25)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(T) 및 상기 화소영역(25) 위에 형성된 화소전극(18)으로 구성된다.

한편, 도면에는 도시하지 않았지만, 이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(5)은 상기 화상표시 영역의 외곽에 형성된 실 패턴(seal pattern)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이 때, 두 기판(5, 10)의 합착은 상기 컬러필터 기판(10) 또는 어레이 기판(5)에 형성된 합착키를 통해 이루어진다.

또한, 상기 컬러필터 기판(5)과 어레이 기판(15) 사이에는 셀갭(cell gap)을 일정하게 유지하기 위한 수단인 스페이서(spacer)가 형성된다.

상기 스페이서는 크게 잉크젯 분사 방식에 의해 기판 위에 위치하는 구형의 볼 스페이서와 일정한 형상으로 패터닝되어 기판 위에 형성되는 패턴화된 스페이서(patterned spacer)로 구별될 수 있다.

볼 스페이서는 온도 변화에 따른 팽창계수가 액정과 비슷하여 임의의 온도 조건에서도 사용이 용이한 장점은 있으나, 기판 위에 분사하는 방식에 의해 형성되므로 산포위치의 조절이 용이하지 않으며 위치에 따라 산포밀도가 불균일하게 되는 단점이 있다. 또한, 상기 볼 스페이서는 화소 영역에 산포될 경우 액정표시장치의 콘트라스트(contrast)를 저하시키는 원인이 되기도 하였다.

이와 같은 문제점을 해결하기 위한 대안이 기판 위에 패턴화된 스페이서를 제작하여 구성하는 방법이다.

패턴화된 스페이서는 유기 고분자물질을 증착, 현상, 식각하는 공정에 의해 형성되는데, 일반적으로 칼럼(column) 형태로 형성되므로 칼럼 스페이서라 한다. 이 때, 그 바닥면의 형상은 다양하게 변형 가능하며 원하는 위치에 형성 할 수 있으므로 상기 볼 스페이서와 같은 산포에 따른 문제점을 제거할 수 있게 된다.

칼럼 스페이서는 어레이 기판이나 컬러필터 기판 어디에라도 형성이 가능하지만 통상 액정표시패널의 제조공정상 컬러필터 기판 위에 형성하는 경우가 많다.

도 2는 도 1의 액정표시장치의 컬러필터 기판 일부의 단면도로서, 상기 컬러필터 기판 위에 칼럼 스페이서가 형성된 경우를 나타내고 있다.

도면에 도시된 바와 같이, 컬러필터 기판(5)은 블랙매트릭스(6)와 서브컬러필터를 포함한 컬러필터(7) 및 상기 블랙매트릭스(6)와 컬러필터(7) 위에 형성된 보호막(overcoat layer)(9)으로 구성되어 있다.

이 때, 상기 보호막(9) 위에는 어레이 기판(미도시)의 화소전극과 함께 액정층에 전계를 인가하기 위한 공통전극(8) 및 셀갭을 유지하기 위한 스페이서(70)가 형성되어 있다.

상기 스페이서(70)는 칼럼 스페이서로서, 액정표시패널의 개구율(aperture ratio)에 영향을 미치지 않는 화상비표시 영역 내에 형성되며 일반적으로 블랙매트릭스(6)의 상부에 형성된다.

한편, 상기 스페이서는 컬러필터공정이 완료된 후 컬러필터 기판 위에 별도의 마스크공정을 거쳐 형성하게 되는데, 이에 따라 전체 마스크수 및 재료비의 증가를 가져오게 되는 문제점이 있었다.

또한, 상기 스페이서를 어레이 기판 위에 형성하는 경우에도 어레이공정을 완료한 후에 추가적인 마스크공정으로 형성하게 되어 동일한 문제점을 가지고 있었다.

이와 같이 종래의 스페이서를 포함한 컬러필터 기판 또는 어레이 기판의 제작에는 상기 스페이서를 형성하기 위하여 별도의 마스크공정(즉, 유기 고분자물질의 증착, 노광, 현상공정 등의 일련의 공정)을 요구하므로 공정스텝 및 비용이 증가하는 문제점이 있었다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 어레이 기판을 제작할 때 회절노광을 이용하여 화소전극과 스페이서를 동시에 형성함으로써 공정이 단순화된 액정표시패널의 제조방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시패널의 제조방법은 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계, 상기 제 1 기판의 화소부에 복수개의 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 구동회로부에 상기 각 게이트라인에 연결되는 복수개의 게이트패드 배선을 형성하는 단계, 상기 제 1 기판 전면에 제 1 절연막을 증착하는 단계, 상기 제 1 기판의 화소부에 액티브층을 형성하는 단계, 상기 제 1 기판의 액티브층 위에 상기 액티브층의 소정영역과 연결되는 소오스전극 및 드레인전극을 형성하며, 상기 제 1 기판의 구동회로부에 데이터패드 배선을 형성하는 단계, 상기 제 1 기판 전면에 제 2 절연막을 증착하는 단계, 회절노광을 이용하여 한번의 포토공정으로 상기 제 1 기판의 화소부에 화소전극과 스페이서를 형성하며, 상기 제 1 기판의 구동회로부에 게이트패드전극 및 데이터패드전극을 형성하는 단계 및 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함한다.

이 때, 제 2 절연막을 증착한 후에 상기 구동회로부의 제 2 절연막의 일부를 제거하여 데이터패드 배선 및 게이트패드 배선의 일부를 노출시키는 패드부 콘택홀을 형성하며, 화소부의 제 2 절연막의 일부를 제거하여 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계를 추가로 포함할 수 있다.

또한, 상기 화소전극은 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 상기 게이트패드전극 및 데이터패드전극은 패드부 콘택홀을 통해 각각 게이트패드 배선 및 데이터패드 배선과 전기적으로 접속할 수 있다.

또한, 상기 액티브층을 형성하는 단계는 상기 제 1 기판 전면에 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착하는 단계 및 포토리소그래피공정을 이용하여 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 패터닝하여 액티브패턴을 형성하는 단계를 포함할 수 있다.

한편, 상기 화소전극과 스페이서를 형성하는 단계는 상기 제 1 기판 전면에 도전성 금속물질을 증착하는 단계, 상기 도전성 금속이 증착된 제 1 기판 전면에 감광성물질을 도포하는 단계, 상기 감광성물질에 회절 마스크를 이용하여 제 1 두께의 제 1 영역과 제 2 두께의 제 2 영역 및 상기 도전성 금속이 노출되는 제 3 영역과 정의하는 단계, 상기 노출된 제 3 영역의 도전성 금속을 식각하는 단계 및 상기 제 2 영역의 감광성물질을 제거할 때 제 1 영역은 일부 남아있도록 상기 감광성물질을 제거하는 단계를 포함할 수 있다.

이 때, 상기 도전성 금속은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 금속물질로 구성될 수 있다.

또한, 상기 제 3 영역의 도전성 금속을 식각하는 단계는 화소부의 도전성 금속을 식각하여 화소영역 내에 화소전극 패턴을 형성하며, 구동회로부의 도전성 금속을 식각하여 데이터패드전극 및 게이트패드전극을 형성하는 단계로 구성될 수 있으며, 상기 제 1 영역의 남아있는 감광성물질은 상기 제 1 기판과 제 2 기판의 셀갭을 유지하는 스페이서로 사용할 수 있다.

상기 감광성물질은 아크릴계 또는 폴리이미드계와 같은 감광성 유기물질로 구성될 수 있으며, 상기 제 1 두께는 제 2 두께보다 두꺼울 수 있다.

또한, 상기 제 2 영역의 감광성물질을 제거하는 단계는 애슁 단계로 구성될 수 있다.

또한, 상기 제 1 영역은 스페이서가 형성되는 화소영역의 게이트라인 위의 소정영역 또는 데이터라인 위의 소정영역일 수 있으며, 상기 제 2 영역은 화소전극이 형성되는 화소부의 화소영역 및 게이트패드전극과 데이터패드전극이 형성되는 구동회로부의 패드부일 수 있다.

한편, 상기 감광성물질에 제 1 영역 내지 제 3 영역을 정의하는 단계는 네거티브 포토레지스트 타입을 사용하는 경우에는, 상기 제 1 영역은 완전 개방되고 상기 제 2 영역은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역은 완전히 가려진 형태의 회절 마스크를 준비하는 단계 및 상기 회절 마스크를 적용하여 상기 감광성물질을 노광 및 현상하는 단계를 포함하거나, 포지티브 포토레지스트 타입을 사용하는 경우에는, 상기 제 1 영역은 완전히 가려지고 상기 제 2 영역은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역은 완전 개방된 형태의 회절 마스크를 준비하는 단계 및 상기 회절 마스크를 적용하여 상기 감광성물질을 노광 및 현상하는 단계를 포함할 수 있다.

한편, 상기 제 1 기판 위에 게이트라인을 형성할 때 상기 화소부의 화소영역에 공통전극을 형성하는 단계를 추가로 포함할 수 있으며, 상기 공통전극 및 화소전극은 지그재그 형태로 형성할 수 있다.

또한, 상기 제 1 기판 위에 데이터라인을 형성할 때 상기 게이트라인의 소정영역 위에 제 1 절연막을 사이에 두고 스토리지전극을 형성하는 단계를 추가로 포함할 수 있으며, 상기 스토리지전극은 제 1 콘택홀 및 패드부 콘택홀을 형성할 때 형성된 제 2 콘택홀을 통해 화소전극과 전기적으로 접속하여 하부 게이트라인과 함께 스토리지 커패시터를 구성할 수 있다.

또한, 상기 제 2 콘택홀의 크기를 줄여 확보된 게이트라인영역 위에 남아있는 감광성물질로 스페이서를 형성할 수 있다.

이하, 본 발명에 대해서 상세히 설명한다.

도 3a는 본 발명의 액정표시패널의 구조를 개략적으로 나타내는 평면도이다.

도면에 도시된 바와 같이, 상기 액정표시패널(100)은 크게 구동회로부를 포함하는 어레이 기판(110)과 컬러필터 기판(105) 및 상기 어레이 기판(110)과 컬러필터 기판(105) 사이에 형성된 액정층(미도시)으로 이루어져 있다.

상기 어레이 기판(110)은 상기 기판(110) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(미도시) 및 상기 화소영역에 형성된 화소전극(미도시)으로 구성된다.

또한, 상기 어레이 기판(110)의 일측 장(長)변과 일측 단(短)변은 컬러필터 기판(105)에 비해 돌출하여 액정표시패널(100)을 구동시키기 위한 구동회로부가 위치하며, 특히 상기 어레이 기판(110)의 돌출된 일측 단변에는 게이트 패드부(112)가 형성되고 돌출된 일측 장변에는 데이터 패드부(111)가 형성된다.

이 때, 상기 게이트 패드부(112)는 게이트 구동회로부(미도시)로부터 공급되는 주사신호(scanning signal)를 화상표시 영역(125)인 화소부의 각 화소영역의 게이트라인(116)에 공급하고, 상기 데이터 패드부(111)는 데이터 구동회로부(미도시)로부터 공급되는 화상정보를 화소영역의 데이터라인(117)에 공급한다.

한편, 도면에는 도시하지 않았지만 상기 컬러필터 기판(105)의 화상표시 영역(125)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(110)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.

이와 같이 구성된 상기 어레이 기판(110)과 컬러필터 기판(105)은 상기 화상표시 영역(125)의 외곽에 형성된 실 패턴(미도시)에 의해 합착되어 단위 액정표시패널(100)을 이루게 된다.

이 때, 상기 어레이 기판(110)과 컬러필터 기판(105) 사이에는 셀갭을 일정하게 유지하기 위한 수단인 스페이서(미도시)가 형성되어 있다.

한편, 본 발명에서는 어레이 기판의 제조공정 중 화소전극을 패터닝하는 과정에서 회절노광 및 애슁(ashing)공정을 이용하여 상기 스페이서를 동시에 형성하게 되는데, 즉 화소전극을 형성하기 위한 포토리소그래피(photolithography)공정에서 포토레지스트로 감광(感光)성 유기물질을 이용하고 회절노광을 이용하여 화소전극을 패터닝한 후 애슁공정을 거쳐 남아있는 상기 감광성 유기물질을 스페이서로 이용함으로써 한번의 마스크공정으로 화소전극과 스페이서를 동시에 패터닝할 수 있게 된다.

즉, 화소전극을 패터닝하는 과정에서 스페이서로 사용될 감광성 유기물질을 이용하여, 상기 스페이서가 형성될 영역은 상기 감광성 유기물질을 전부 남기고 상기 화소전극이 형성될 영역은 상기 감광성 유기물질의 일부분을 남기는 회절마스크로 노광을 하게 된다. 그리고, 상기 노광된 감광성 유기물질에 현상 및 식각공정을 진행하여 화소전극을 패터닝한 후, 상기 감광성 유기물질의 일부를 제거하는 애슁공정을 거쳐 상기 화소전극이 형성된 영역의 감광성 유기물질을 제거함으로써 남아있는 스페이서 형성영역의 감광성 유기물질을 스페이서로 사용할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시패널 제조방법의 바람직한 실시예를 상세히 설명한다.

도 3b는 도 3a에 있어서, 본 발명의 제 1 실시예에 따른 액정표시패널의 일 화소를 확대하여 나타내는 평면도로써, 게이트패드부와 데이터패드부 및 스페이서를 포함하여 어레이 기판의 일부를 나타내고 있다.

도면에 도시된 바와 같이, 상기 어레이 기판은 상기 기판 위에 종횡으로 배열되어 일 화소영역을 정의하는 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)이 구동회로부(미도시)와 접속하기 위한 게이트패드부와 데이터패드부, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역 위에 형성된 화소전극(118)으로 이루어져 있다.

상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함한다.

이 때, 상기 드레인전극(123) 위에는 콘택홀(140)이 형성된 층간절연막(미도시)이 있어, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 된다.

한편, 상기 게이트라인(116)과 데이터라인(117)이 구동회로부 쪽으로 연장되어 각각 게이트패드 배선(116P)과 데이터패드 배선(117P)을 형성하며, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)은 상기 배선(116P, 117P) 위에 형성된 게이트패드전극(121P)과 데이터패드전극(122P)을 통해 구동소자로부터 각각 주사신호와 화상정보를 인가 받게 된다.

즉, 상기 게이트패드 배선(116P)과 데이터패드 배선(117P) 위에는 패드부 콘택홀(140P)이 형성된 층간절연막이 있어, 상기 패드부 콘택홀(140P)을 통해 상기 게이트패드 배선(116P)과 데이터패드 배선(117P)이 각각 게이트패드전극(121P)과 데이터패드전극(122P)에 전기적으로 접속되게 된다.

또한, 상기 게이트패드전극(121P)과 데이터패드전극(122P)은 화소부의 화소전극(118)과 함께 인듐-틴-옥사이드와 같은 투명한 도전성 물질로 동시에 형성될 수 있다.

한편, 상기 게이트라인(170) 위에는 감광성 유기물질로 이루어진 스페이서(170)가 형성되어 있는데, 상기 스페이서(170)는 상기 화소전극(118)을 패터닝하는 과정에서 회절노광과 애슁공정을 이용하여 동시에 형성하게 되며, 이를 다음의 어레이 기판 제조공정을 통해 자세히 설명한다.

도 4a 내지 도 4j는 도 3b에 도시된 어레이 기판의 IIIa-IIIa'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 데이터패드부의 어레이 기판을 제조하는 공정을 우측에는 스페이서를 포함하여 화소부의 어레이 기판을 제조하는 공정을 함께 나타내고 있다.

또한, 도 5a 내지 도 5h는 도 3b에 도시된 어레이 기판의 IIIb-IIIb'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 화소부의 박막 트랜지스터를 제조하는 공정을 나타내고 있다.

여기서는 스페이서를 형성하는 공정이 도시된 도 4a 내지 도 4j를 중심으로 설명하며, 박막 트랜지스터의 제조공정과 관련하여 도 5a 내지 도 5h를 참조하여 설명하기로 한다.

먼저, 도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(110)의 화소부에 게이트전극(121) 및 게이트라인(116)을 형성한다.

상기 게이트전극(121)과 게이트라인(116)은 상기 기판(110) 위에 스퍼터링(sputtering)과 같은 물리기상증착(Physical Vapour Deposition; PVD)방법을 이용하여 알루미늄 또는 알루미늄 합금 등의 저저항 금속물질을 증착하고, 습식 식각 또는 건식 식각방식으로 패터닝하여 형성하게 된다.

이 때, 도면에는 도시하지 않았지만, 게이트패드부의 어레이 기판(110)에는 상기 게이트라인(116)의 끝단에서 외부구동회로와 접속하는 게이트패드 배선(116P)을 형성하게 된다.

다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121) 및 게이트라인(116)이 형성된 기판(110) 전면에 게이트절연막인 제 1 절연막(115A)을 증착한다.

이 때, 상기 어레이 기판(110)의 화소영역에는 액티브 패턴을 형성하기 위해 도 5c에 도시된 바와 같이, 상기 제 1 절연막(115A)이 증착된 기판(110) 위에 순차적으로 비정질 실리콘 박막(124) 및 n+ 비정질 실리콘 박막(125)을 증착한다.

이 때, 도 5d에 도시된 바와 같이, 상기 비정질 실리콘 박막(124)은 패터닝되어 박막 트랜지스터의 액티브층(124)으로 사용되며, n+ 비정질 실리콘 박막(125)은 소오스/드레인전극과 상기 액티브층(124)의 소오스/드레인영역간의 오믹-콘택을 위해 형성하게 된다.

다음으로, 도 4c 및 도 5e에 도시된 바와 같이, 상기 액티브층(124)이 형성되어 있는 화소영역의 어레이 기판(110) 및 데이터패드부 및 게이트패드부의 어레이 기판(110) 위에 소오스/드레인전극과 데이터라인 및 데이터패드 배선을 형성하기 위한 제 1 도전성 금속(130A)물질을 증착한다.

이후, 포토리소그래피 공정을 이용하여 상기 제 1 도전성 금속(130A)을 패터닝함으로써, 도 4d에 도시된 바와 같이 데이터패드부에 데이터패드 배선(117P)을 형성하며, 도 5f에 도시된 바와 같이 액티브층(124)이 형성되어 있는 화소부에 상기 소오스/드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성한다.

이 때, 상기 화소부의 액티브층(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막(125)은 상기 소오스/드레인전극(122, 123)을 마스크로 식각공정을 거쳐 제거되게 된다.

한편, 상기 소오스전극(122)을 구성하는 도전성 금속의 일부는 구동회로부로부터 화상신호를 인가 받는 데이터라인(117)을 구성하게 된다.

다음으로, 도 4e 및 도 5g에 도시된 바와 같이, 상기 기판(110) 전면에 층간절연막인 제 2 절연막(115B)을 증착한다.

상기 제 2 절연막(115B)은 실리콘산화막 또는 실리콘질화막과 같은 무기절연막으로 구성할 수 있으며, 상기 무기절연막 위에 고개구율을 구현하기 위해 유전율이 낮은 벤조사이클로부텐(Benzocyclobutene; BCB)과 같은 유기절연막을 형성할 수도 있다.

이후, 포토리소그래피공정을 이용하여 상기 데이터패드부의 제 2 절연막(115B)의 일부를 제거하여 데이터패드 배선(117P)의 일부를 노출시키는 패드부 콘택홀(140P)을 형성하는 동시에, 상기 화소부의 제 2 절연막(115B)의 일부를 제거하여 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.

한편, 도면에는 도시하지 않았지만, 게이트패드부의 제 2 절연막(115B)의 일부도 동시에 제거하여 게이트패드 배선(116P)의 일부를 노출시키는 패드부 콘택홀(140P)을 형성하게 된다.

다음으로, 도 4f 내지 도 4j는 본 실시예에 따른 회절노광 및 애슁기술을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정으로 형성하는 과정을 순차적으로 나타내는 단면도이다.

먼저, 도 4f에 도시된 바와 같이, 상기 패드부 및 화소부의 어레이 기판(110) 전면에 제 2 도전성 금속(130B)물질을 증착한다.

상기 제 2 도전성 금속(130B)은 화소영역의 화소전극 및 패드부의 게이트패드전극과 데이터패드전극을 구성하는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전성물질로 형성할 수 있다.

이 때, 상기 패드부의 제 2 도전성 금속(130B)은 상기 패드부 콘택홀(140P)을 통해 게이트패드 배선(116P) 및 데이터패드 배선(117P)에 전기적으로 접속하게 된다.

이후, 도 4g에 도시된 바와 같이, 상기 제 2 도전성 금속(130B)이 증착된 기판(110) 전면에 감광성 유기물질을 도포한 후, 상기 유기막(170) 위를 회절 마스크(180)로 덮은 후 자외선(Ultra Violet; UV)과 같은 광을 이용하여 감광을 실행한다.

상기 유기막(170)은 포토레지스트와 스페이서 역할을 동시에 하기 위하여 아크릴(Acryl)계 및 폴리이미드(polyimide)계 감광성 유기물질로 형성할 수 있다.

상기 감광성 유기막(170)은 광원에 노광된 영역이 현상액과 반응하여 용해되는 노블락계 레진(Novolak based resin) 계열의 포지티브(positive) 포토레지스트와 노광영역이 현상액과 반응하지 않는 아크릴계 모노머(Acryl based monomer) 계열의 네거티브(negative) 포토레지스트가 있다.

한편, 예를 들어 네거티브 포토레지스트(170)를 사용하는 경우에는 상기 제 1 영역(I)에는 포토레지스트(170A)가 남아있어야 하므로 완전 개방되고, 상기 제 2 영역(II)은 포토레지스트(170B)를 약간의 두께만 남기기 위해 슬릿형 개방 패턴을 갖고, 상기 제 3 영역(III)은 포토레지스트(170C)가 전부 제거되어야하므로 완전히 가려진 형태의 회절 마스크(180)를 사용한다. 상기 슬릿형 개방 패턴은 회절노광에 적절한 간격, 즉 감광에 사용하는 광원의 해상도보다 좁은 간격의 슬릿 간격을 갖는다.

만약, 포지티브 포토레지스트(170)를 사용하는 경우에는, 상기 제 1 영역(I)은 완전히 가려지고 상기 제 2 영역(II)은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역(III)은 완전 개방된 형태의 회절 마스크(180)를 적용하여 포토공정을 진행하게 된다.

다음으로, 상기 노광된 감광성 유기막(170A~170C)을 현상하고 나면 도 4h에 도시된 바와 같이, 상기 제 1 영역(I)의 감광성 유기막(170A)은 그대로 남아 있고, 상기 제 2 영역(II)의 감광성 유기막(170B)은 상기 제 1 부분(I)의 감광성 유기막(170A)보다 적은 두께로 남아있게 된다. 특히, 회절노광 조건을 조절하여 제 2 부분(II)의 감광성 유기막(170B)을 제 1 부분(I)의 감광성 유기막(170A) 두께의 절반 이하로 남도록 할 수 있다. 그리고, 상기 제 3 부분(III)의 감광성 유기막(170C)은 완전히 제거되어 제 2 도전성 금속(130B)이 그대로 노출되게 된다.

상기 현상공정 후에는 세정공정을 거치고 남아있는 감광성 유기막(170A, 170B) 패턴의 접착력 강화를 위한 하드-베이크(hard-bake)를 실시한다.

이후, 도 4i에 도시된 바와 같이, 남아있는 감광성 유기막(170A, 170B) 패턴을 이용하여 제 2 도전성 금속(130B)에 대한 식각공정을 실시하면, 상기 제 3 영역(III)의 도전성 금속(130B)이 식각 되어 화소영역 내에 화소전극(118) 패턴을 형성하게 된다.

이 때, 데이터패드부에는 제 2 도전성 금속(130B)이 패터닝되어 패드부 콘택홀(140P)을 통해 데이터패드 배선(117P)과 전기적으로 접속하는 데이터패드전극(122P) 패턴을 형성하게 된다.

또한, 도면에는 도시하지 않았지만, 게이트패드부에도 상기 제 2 도전성 금속(130B)이 패터닝되어 패드부 콘택홀(140P)을 통해 게이트패드 배선(116P)과 전기적으로 접속하는 게이트패드전극(121P)을 형성하게 된다.

다음으로, 스페이서를 패터닝하기 위해 상기 제 2 영역(II)의 감광성 유기막(170B)을 제거하는 애슁공정을 실시하게 되면, 도 4j에 도시된 바와 같이 상기 제 2 영역(II)의 감광성 유기막(170B)은 완전히 제거되며, 이 때 제 1 영역(I)의 감광성 유기막(170A)은 제 2 영역(II)의 감광성 유기막(170B) 두께만큼만 제거되게 한다. 따라서, 남아 있은 상기 제 1 영역(I)의 감광성 유기막(170A)은 셀갭을 유지하는 스페이서(170)로 사용될 수 있다.

상기 애슁공정은 건식방법으로 O₂기, F기 또는 Cl기 등을 포함하는 플라즈마 에천트로 포토레지스트와 같은 유기막을 소정 두께만큼 제거하는 기술로, 사용하는 플라즈마 에천트의 종류와 그 비율 등의 공정조건을 제어함으로써 원하는 두께만큼의 유기막을 제거할 수 있게 된다.

이 때, 상기 제 2 영역의 감광성 유기막(170B)이 제거된 화소부와 패드부에는 화소전극(118) 및 데이터패드전극(122P)과 게이트패드전극(121P) 표면이 노출되게 된다.

특히, 도 5h에 도시된 바와 같이, 화소부에는 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)이 형성되게 된다.

이와 같이, 회절노광 및 애슁공정을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정에서 형성하게 되면, 종래에 비해 애슁공정이 추가되는 대신에 스페이서를 형성하기 위한 스페이서 코팅, 노광 및 현상공정 등의 부가적인 공정이 필요 없게 되어 전체 공정시간 및 제조비용이 감소하게 되는 효과를 얻을 수 있다.

또한, 상기 화소전극과 스페이서는 동시에 형성되게 되므로 마스크 오정렬(misalign)과 같은 공정불량의 발생이 제거되며, 그로 인한 전경(disclination)현상의 감소로 콘트라스트비가 향상되는 등 화질개선의 효과도 얻을 수 있다.

한편, 본 실시예에서는 상기 제 2 영역, 즉 회절노광을 적용하는 영역에 슬릿 패턴을 사용하였으나 반 투과막을 사용할 수도 있다. 또한, 본 실시예에서는 상기 포토공정에 네거티브 포토레지스트 타입의 감광성 유기막을 사용하였으나, 포지티브 포토레지스트 타입의 감광성 유기막을 사용하여도 같은 결과를 얻을 수 있다.

또한, 본 실시예에서는 개구율의 확보를 위해 상기 스페이서를 게이트라인 위에 형성하였으나, 본 발명이 이에 한정되는 것은 아니며 액정표시패널의 셀갭을 유지하기 위한 어떠한 다른 영역에라도 형성할 수 있다.

한편, 일반적으로 어레이 기판의 화소전극은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(storage capacitor)를 액정 커패시터에 연결해서 사용해야 한다.

이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가지며, 상기와 같은 스토리지 커패시터를 포함하는 액정표시패널에 대한 실시예를 설명하면 다음과 같다.

도 6은 본 발명의 제 2 실시예에 따른 액정표시패널의 일 화소를 확대하여 나타내는 평면도로써, 스토리지 커패시터를 포함하는 액정표시패널의 어레이 기판 일부를 나타내고 있다.

이 때, 제 2 실시예는 도 3b에 도시된 제 1 실시예의 액정표시패널과는 스토리지 커패시터를 제외하고는 동일한 구성으로 이루어져 있다. 따라서, 도 3b에 도시된 액정표시패널과 동일한 구성에 대해서는 설명을 생략하고 단지 본 실시예에서 나타난 새로운 구성에 대해서만 설명한다.

도면에 도시된 바와 같이, 상기 어레이 기판은 상기 기판 위에 종횡으로 배열되어 일 화소영역을 정의하는 게이트라인(216)과 데이터라인(217), 상기 게이트라인(216)과 데이터라인(217)이 구동회로부(미도시)와 접속하기 위한 게이트패드부와 데이터패드부, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역 위에 형성된 화소전극(218)으로 이루어져 있다.

한편, 상기 게이트라인(216)과 데이터라인(217)이 구동회로부 쪽으로 연장되어 각각 게이트패드 배선(216P)과 데이터패드 배선(217P)을 형성하며, 상기 게이트패드 배선(216P)과 데이터패드 배선(217P)은 상기 배선(216P, 217P) 위에 형성된 게이트패드전극(221P)과 데이터패드전극(222P)을 통해 구동소자로부터 각각 주사신호와 화상정보를 인가 받게 된다.

이 때, 본 실시예에서는 상기 화소전극(218)의 일부를 전단 게이트라인(216N-1) 일부와 중첩시켜 스토리지 커패시터를 형성하는 스토리지 온 게이트(storage on gate)방식을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 스토리지 온 커먼(storage on common)방식에도 적용할 수 있다.

즉, 종래의 스토리지 커패시터는 다음의 두 가지 방법으로 형성되는데, 첫째는 스토리지 커패시터용 전극을 별도로 형성하여 공통전극과 연결하여 사용하는 스토리지 온 커먼방식이며, 두 번째는 N-1번째 게이트라인의 일부를 N번째 화소의 스토리지 커패시터의 전극으로 사용하는 스토리지 온 게이트방식이다.

한편, 본 실시예와 같이 스토리지 커패시터를 전단 게이트라인 위에 형성하는 경우에는 스페이서를 상기 스토리지 커패시터가 형성되는 중첩영역(즉, 화소전극과 전단 게이트라인이 중첩하는 영역) 위에 형성할 수 있으며, 이를 다음의 액정표시패널 제조공정에서 자세히 설명한다.

도 7a 내지 도 7j는 도 6에 도시된 어레이 기판의 VI-VI'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 제 1 실시예와 같은 방식으로 좌측에는 데이터패드부의 어레이 기판을 제조하는 공정을 우측에는 스페이서를 포함하여 화소부의 어레이 기판을 제조하는 공정을 함께 나타내고 있다.

이 때, 본 실시예에 따른 박막 트랜지스터는 상기 제 1 실시예에 설명된 박막 트랜지스터와 동일한 구조를 가지며 그 제조공정도 동일하므로, 이하 상기 박막 트랜지스터와 관련된 구조 및 그 제조공정은 전술한 제 1 실시예를 참조하여 설명하기로 한다.

먼저, 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(210)의 화소부에 게이트라인(216)을 형성한다.

이 때, 도면에는 도시하지 않았지만, 게이트패드부의 어레이 기판(210)에는 상기 게이트라인(216)의 끝단에서 외부구동회로와 접속하는 게이트패드 배선(216P)을 형성하게 된다.

다음으로, 도 7b에 도시된 바와 같이, 상기 게이트라인(216)이 형성된 화소부의 어레이 기판(210)과 패드부의 어레이 기판(210) 전면에 게이트절연막인 제 1 절연막(215A)을 증착한다.

이 때, 상기 어레이 기판의 화소영역에는 전술한 바와 같이, 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후 포토리소그래피공정을 이용하여 패터닝함으로써 박막 트랜지스터의 채널층인 액티브 패턴을 형성하게 된다.

다음으로, 도 7c에 도시된 바와 같이, 상기 제 1 절연막(215A)이 형성되어 있는 화소영역의 어레이 기판(210) 및 데이터패드부 및 게이트패드부의 어레이 기판(210) 위에 소오스/드레인전극과 데이터라인 및 데이터패드 배선을 형성하기 위한 제 1 도전성 금속(230A)물질을 증착한다.

이후, 포토리소그래피 공정을 이용하여 상기 제 2 도전성 금속(230A)을 패터닝함으로써, 도 7d에 도시된 바와 같이 데이터패드부에 데이터패드 배선(217P)을 형성하며, 화소부의 게이트라인(216) 위의 소정영역에 스토리지전극(245)을 형성한다.

이 때, 전술한 바와 같이 액티브층이 형성되어 있는 화소부의 액티브패턴 위에는 상기 액티브층의 소정영역(즉, 소오스/드레인영역)과 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하게 된다.

다음으로, 도 7e에 도시된 바와 같이, 상기 기판(210) 전면에 층간절연막인 제 2 절연막(215B)을 증착한다.

이후, 포토리소그래피공정을 이용하여 상기 데이터패드부의 제 2 절연막(215B)의 일부를 제거하여 데이터패드 배선(217P)의 일부를 노출시키는 패드부 콘택홀(240P)을 형성하는 동시에, 상기 화소부의 제 2 절연막(215B)의 일부를 제거하여 스토리지전극(245)의 일부를 노출시키는 제 2 콘택홀(240B)을 형성한다.

이 때, 상기 제 2 콘택홀(240B)의 크기를 줄여서 확보된 게이트라인(216)영역 위에 후술할 스페이서를 형성할 수도 있다.

한편, 도면에는 도시하지 않았지만, 게이트패드부의 제 2 절연막(215B)의 일부도 동시에 제거하여 게이트패드 배선(216P)의 일부를 노출시키는 패드부 콘택홀(240P)을 형성하게 된다.

다음으로, 도 7f 내지 도 7j는 본 실시예에 따른 회절노광 및 애슁기술을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정으로 형성하는 과정을 순차적으로 나타내는 단면도이다.

먼저, 도 7f에 도시된 바와 같이, 상기 패드부 및 화소부의 어레이 기판(210) 전면에 제 2 도전성 금속(230B)물질을 증착한다.

상기 제 2 도전성 금속(230B)은 화소영역의 화소전극 및 패드부의 게이트패드전극과 데이터패드전극을 구성하는 투명 도전성물질로 형성할 수 있다.

이 때, 상기 패드부의 제 2 도전성 금속(230B)은 상기 패드부 콘택홀(240P)을 통해 게이트패드 배선(216P) 및 데이터패드 배선(217P)에 전기적으로 접속하게 되며, 상기 스토리지 커패시터가 형성되는 화소부의 제 2 도전성 금속(230B)은 상기 제 2 콘택홀(240B)을 통해 스토리지전극(245)과 전기적으로 접속하게 된다.

이후, 도 7g에 도시된 바와 같이, 상기 제 2 도전성 금속(230B)이 증착된 기판(210) 전면에 감광성 유기물질을 도포한 후, 상기 유기막(270) 위를 회절 마스크(280)로 덮은 후 감광을 실행한다.

한편, 예를 들어 네거티브 포토레지스트(270)를 사용하는 경우에는 상기 제 1 영역(I)에는 포토레지스트(270A)가 남아있어야 하므로 완전 개방되고, 상기 제 2 영역(II)은 포토레지스트(270B)를 약간의 두께만 남기기 위해 슬릿형 개방 패턴을 갖고, 상기 제 3 영역(III)은 포토레지스트(270C)가 전부 제거되어야하므로 완전히 가려진 형태의 회절 마스크(280)를 사용한다.

다음으로, 상기 노광된 감광성 유기막(270A~270C)을 현상하고 나면 도 7h에 도시된 바와 같이, 상기 제 1 영역(I)의 감광성 유기막(270A)은 그대로 남아 있고, 상기 제 2 영역(II)의 감광성 유기막(270B)은 상기 제 1 부분(I)의 감광성 유기막(270A)보다 적은 두께로 남아있게 된다. 특히, 회절노광 조건을 조절하여 제 2 부분(II)의 감광성 유기막(270B)을 제 1 부분(I)의 감광성 유기막(270A) 두께의 절반 이하로 남도록 할 수 있다. 그리고, 상기 제 3 부분(III)의 감광성 유기막(270C)은 완전히 제거되어 제 2 도전성 금속(230B)이 그대로 노출되게 된다.

상기 현상공정 후에는 세정공정을 거치고 남아있는 감광성 유기막(270A, 270B) 패턴의 접착력 강화를 위한 하드-베이크를 실시한다.

이후, 도 7i에 도시된 바와 같이, 남아있는 감광성 유기막(270A, 270B) 패턴을 이용하여 제 2 도전성 금속(230B)에 대한 식각공정을 실시하면, 상기 제 3 영역(III)의 도전성 금속(230B)이 식각 되어 화소영역 내에 화소전극(218) 패턴을 형성하게 된다.

이 때, 데이터패드부에는 제 2 도전성 금속(230B)이 패터닝되어 패드부 콘택홀(240P)을 통해 데이터패드 배선(217P)과 전기적으로 접속하는 데이터패드전극(222P) 패턴이 형성되게 되며, 상기 화소부의 스토리지전극(245) 상부에는 제 2 콘택홀(240B)을 통해 상기 스토리지전극(245)과 전기적으로 접속하는 화소전극(218) 패턴이 형성되어 하부의 제 1 절연막(215A)을 사이에 두고 게이트라인(216)과 중첩하여 스토리지 커패시터를 구성하게 된다.

또한, 도면에는 도시하지 않았지만, 게이트패드부에도 상기 제 2 도전성 금속(230B)이 패터닝되어 패드부 콘택홀(240P)을 통해 게이트패드 배선(216P)과 전기적으로 접속하는 게이트패드전극(221P)을 형성하게 된다.

다음으로, 스페이서를 패터닝하기 위해 상기 제 2 영역(II)의 감광성 유기막(270B)을 제거하는 애슁공정을 실시하게 되면, 도 7j에 도시된 바와 같이 상기 제 2 영역(II)의 감광성 유기막(270B)은 완전히 제거되며, 이 때 제 1 영역(I)의 감광성 유기막(270A)은 제 2 영역(II)의 감광성 유기막(270B) 두께만큼만 제거되게 한다. 따라서, 남아 있은 상기 제 1 영역(I)의 감광성 유기막(270A)은 셀갭을 유지하는 스페이서(270)로 사용될 수 있다.

이 때, 상기 제 2 영역의 감광성 유기막(270B)이 제거된 화소부와 패드부에는 화소전극(218) 및 데이터패드전극(222P)과 게이트패드전극(221P) 표면이 노출되게 된다.

이와 같이, 본 실시예는 제 1 실시예에 따른 회절노광 및 애슁공정을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정에서 형성하는 동시에 화소전극의 일부를 전단 게이트라인 일부와 중첩하도록 형성함에 따라, 종래에 비해 스페이서를 형성하기 위한 부가적인 공정이 필요 없게 되어 전체 공정시간 및 제조비용이 감소하게 되는 효과를 얻게 되며, 추가적인 마스크공정 없이 효과적으로 스토리지 커패시터용량을 확보할 수 있게 된다.

한편, 상기 제 1 실시예 및 제 2 실시예는 일반적인 액정표시패널의 표시동작 모드인 트위스티드 네마틱(Twisted Nematic; TN)모드 액정표시패널을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 수평전계로 액정을 구동시키는 횡전계(In Plane Switching; IPS)모드 등 다른 어떠한 모드에도 적용이 가능하다.

상기 트위스티드 네마틱모드 액정표시패널은 한 쌍의 전극(즉, 화소전극과 공통전극) 위에 수평배향막이 형성되며, 상기 한 쌍의 수평배향막은 서로 직교하는 방향으로 러빙 등에 의한 배향 처리가 되어 있다. 즉, 상기 트위스티드 네마틱모드에서는 어레이 기판과 컬러필터 기판에 형성된 배향막의 배향방향이 서로 교차하여 예를 들면 게이트라인을 중심으로 대칭이 되도록 형성되어 있다.

한편, 상기 트위스티드 네마틱모드 액정표시패널은 시야각에 따른 명암비(contrast ratio)와 휘도의 변화가 심하게 되어 광시야각(wide viewing angle)을 구현할 수 없게 되는 문제점을 가지고 있는데, 이는 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계모드 액정표시패널이 활발히 연구되고 있으며, 본 발명을 상기 횡전계모드 액정표시패널에 적용한 실시예를 설명하면 다음과 같다.

도 8은 본 발명의 제 3 실시예에 따른 횡전계모드 액정표시패널의 어레이 기판 일부를 나타내는 단면도로써, 실제의 액정표시패널에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.

도면에 도시된 바와 같이, 어레이 기판(310)은 상기 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317), 그리고 상기 게이트라인(316)과 데이터라인(317)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터로 구성된다.

상기 박막 트랜지스터는 게이트라인(316)에 연결된 게이트전극(321), 데이터라인(317)에 연결된 소오스전극(322) 및 화소전극(318)에 연결된 드레인전극(323)으로 구성된다. 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(320)는 게이트전극(321)과 소오스/드레인전극(322, 323)의 절연을 위한 제 1 절연막 및 게이트전극(321)에 공급되는 게이트전압에 의해 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 반도체층, 즉 채널층을 포함한다.

이 때, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(308)과 화소전극(318)이 교대로 배치되어 있다. 상기 공통전극(308)은 게이트라인(316)과 평행하게 배치된 공통전극라인(308A)으로부터 분기되어 있으며, 상기 화소전극(318)은 드레인전극(323)과 전기적으로 접속하며 상기 공통전극라인(308A)과 중첩하는 화소전극라인(318A)으로부터 분기되어 있다. 또한, 상기 공통전극라인(308A)은 게이트라인(316)과 동일한 평면상에 형성되고 화소전극라인(318A)은 데이터라인(317)과 동일평면상에 형성되며, 이들 사이에는 절연막이 개재되어 스토리지 커패시터를 구성하게 된다.

한편, 상기 공통전극(308)과 화소전극(318)은 꺽임구조(또는, 헤링본(herringbone)구조)로 배열되어 대칭성을 가지는 멀티 도메인(multi domain) 구조를 형성함으로써 액정의 복굴절 특성에 의한 이상 광을 서로 상쇄시켜 색전이(color shift) 현상을 최소화 할 수 있다. 그 결과 동일한 화소영역 내에 크기는 같고 방향은 반대인 적어도 2개의 도메인이 형성됨으로써 액정의 복굴절이 보상되어 액정표시패널의 시야각 특성을 개선할 수 있게 된다.

이와 같이 구성된 상기 횡전계모드 액정표시패널의 어레이 기판(310)은 도시된 바와 같이, 상기 게이트라인(316) 위에 형성된 스페이서(370)를 통해 일정한 셀갭을 유지하며 컬러필터 기판(미도시)과 합착 되게 된다.

이 때, 상기 스페이서는 본 발명에 따라 화소전극과 동시에 형성되게 되는데, 이를 다음의 제조공정을 통해 상세히 살펴본다.

도 9a 내지 도 9k는 도 8에 도시된 어레이 기판의 VIII-VIII'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.

이 때, 본 실시예에서는 설명의 편의를 위해 게이트패드부나 데이터패드부의 어레이 기판에 대해서는 전술한 제 1 실시예 및 제 2 실시예를 참조하고, 화소전극과 스페이서가 형성되어 있는 화소부의 어레이 기판에 대해서만 설명하기로 한다. 즉, 상기 본 실시예에 따른 게이트패드부나 데이터패드부는 상기 제 1 실시예 및 제 2 실시예의 게이트패드부나 데이터패드부와 동일한 구성을 가진다.

먼저, 도 9a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(310) 위에 게이트전극(321) 및 게이트라인(316)을 형성한다.

이 때, 도면에는 도시되지 않았지만, 화소영역의 소정영역에 수평전계를 형성시키기 위한 공통전극(308)을 상기 게이트금속을 이용하여 동시에 패터닝하여 형성할 수 있다.

다음으로, 도 9b에 도시된 바와 같이, 상기 게이트전극(321) 및 게이트라인(316)이 형성된 기판(310) 전면에 게이트절연막인 제 1 절연막(315A)을 증착한다.

다음으로, 도 9c에 도시된 바와 같이, 상기 제 1 절연막(315A)이 증착된 기판(310) 위에 순차적으로 비정질 실리콘 박막(224) 및 n+ 비정질 실리콘 박막(225)을 증착한 후, 포토리소그래피공정을 통해 상기 비정질 실리콘 박막(224) 및 n+ 비정질 실리콘 박막(225)을 패터닝하여 액티브(324) 패턴을 형성한다.

그리고, 도 9d에 도시된 바와 같이, 상기 액티브층(324)이 형성되어 있는 기판(310) 위에 도전성 금속물질을 증착한 후, 포토리소그래피 공정을 이용하여 상기 도전성 금속물질을 패터닝함으로써 상기 액티브층(324)의 소정영역(즉, 소오스/드레인영역)과 전기적으로 접속하는 소오스전극(322) 및 드레인전극(323)을 형성한다.

이 때, 상기 화소부의 액티브층(324) 위에 형성되어 있는 n+ 비정질 실리콘 박막(325)은 상기 소오스/드레인전극(322, 323)을 마스크로 식각공정을 거쳐 제거되게 된다.

한편, 상기 소오스전극(322)을 구성하는 도전성 금속의 일부는 구동회로부로부터 화상신호를 인가 받는 데이터라인(317)을 구성하게 된다.

다음으로, 도 9e에 도시된 바와 같이, 상기 기판(310) 전면에 층간절연막인 제 2 절연막(315B)을 증착한다.

이후, 포토리소그래피공정을 이용하여 상기 제 2 절연막(315B)의 일부를 제거하여 드레인전극(323)의 일부를 노출시키는 콘택홀(340)을 형성한다.

다음으로, 도 9f 내지 도 9j는 본 실시예에 따른 회절노광 및 애슁기술을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정으로 형성하는 과정을 순차적으로 나타내는 단면도이다.

먼저, 도 9f에 도시된 바와 같이, 상기 기판(310) 전면에 도전성 금속(330)물질을 증착한다.

이 때, 상기 도전성 금속(330)은 상기 콘택홀(340)을 통해 드레인전극(323)과 전기적으로 접속하게 된다.

이후, 도 9g에 도시된 바와 같이, 상기 도전성 금속(330)이 증착된 기판(310) 전면에 감광성 유기물질로 도포한 다음, 상기 유기막(370) 위를 회절 마스크(380)로 덮은 후 감광을 실행한다.

한편, 예를 들어 네거티브 포토레지스트 타입의 감광성 유기막(370)을 사용하는 경우에는 상기 제 1 영역(I)에는 포토레지스트(370A)가 남아있어야 하므로 완전 개방되고, 상기 제 2 영역(II)은 포토레지스트(370B)를 약간의 두께만 남기기 위해 슬릿형 개방 패턴을 갖고, 상기 제 3 영역(III)은 포토레지스트(370C)가 전부 제거되어야하므로 완전히 가려진 형태의 회절 마스크(380)를 사용한다.

다음으로, 상기 노광된 감광성 유기막(370A~370C)을 현상하고 나면 도 9h에 도시된 바와 같이, 상기 제 1 영역(I)의 감광성 유기막(370A)은 그대로 남아 있고, 상기 제 2 영역(II)의 감광성 유기막(370B)은 상기 제 1 부분(I)의 감광성 유기막(370A)보다 적은 두께로 남아있게 된다. 특히, 회절노광 조건을 조절하여 제 2 부분(II)의 감광성 유기막(370B)을 제 1 부분(I)의 감광성 유기막(370A) 두께의 절반 이하로 남도록 할 수 있다. 그리고, 상기 제 3 부분(III)의 감광성 유기막(370C)은 완전히 제거되어 상기 도전성 금속(330)이 그대로 노출되게 된다.

상기 현상공정 후에는 세정공정을 거치고 남아있는 감광성 유기막(370A, 370B) 패턴의 접착력 강화를 위한 하드-베이크를 실시한다.

이후, 도 9i에 도시된 바와 같이, 남아있는 감광성 유기막(370A, 370B) 패턴을 이용하여 도전성 금속(330)에 대한 식각공정을 실시하면, 상기 제 3 영역(III)의 도전성 금속(330)이 식각 되어 화소영역 내에 화소전극(318) 패턴을 형성하게 된다.

다음으로, 스페이서를 패터닝하기 위해 상기 제 2 영역(II)의 감광성 유기막(370B)을 제거하는 애슁공정을 실시하게 되면, 도 9j에 도시된 바와 같이 상기 제 2 영역(II)의 감광성 유기막(370B)은 완전히 제거되며, 이 때 제 1 영역(I)의 감광성 유기막(370A)은 제 2 영역(II)의 감광성 유기막(370B) 두께만큼만 제거되게 한다. 따라서, 남아 있은 상기 제 1 영역(I)의 감광성 유기막(370A)은 셀갭을 유지하는 스페이서(370)로 사용될 수 있다.

한편, 상기 제 1 실시예 내지 제 3 실시예는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 동일하게 적용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명에 따른 액정표시패널의 제조방법은 회절노광 및 애슁공정을 이용하여 화소전극과 스페이서를 한번의 포토리소그래피공정에서 형성하게 되어, 종래에 비해 애슁공정이 추가되는 대신에 스페이서를 형성하기 위한 스페이서 코팅, 노광 및 현상공정 등의 부가적인 공정이 필요 없게 된다. 그 결과 전체 공정시간의 감소에 따른 수율이 향상되는 효과를 얻을 수 있다.

또한, 상기 화소전극과 스페이서는 동시에 형성되게 되므로 마스크 오정렬과 같은 공정불량의 발생이 제거되어 콘트라스트비가 향상되는 등 화질개선의 효과도 얻을 수 있다.

도 1은 일반적인 액정표시패널을 개략적으로 나타내는 분해사시도.

도 2는 도 1의 액정표시패널의 컬러필터 기판 일부를 나타내는 단면도.

도 3a는 본 발명의 액정표시패널 구조를 개략적으로 나타내는 평면도.

도 3b는 도 3a에 있어서, 본 발명의 제 1 실시예에 따른 액정표시패널의 일 화소를 확대하여 나타내는 평면도.

도 4a 내지 도 4j는 도 3b에 도시된 어레이 기판의 IIIa-IIIa'선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 5a 내지 도 5h는 도 3b에 도시된 어레이 기판의 IIIb-IIIb'선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 6은 본 발명의 제 2 실시예에 따른 액정표시패널의 일 화소를 확대하여 나타내는 평면도.

도 7a 내지 도 7j는 도 6에 도시된 어레이 기판의 VI-VI'선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 8은 본 발명의 제 3 실시예에 따른 횡전계모드 액정표시패널의 일 화소를 확대하여 나타내는 평면도.

도 9a 내지 도 9j는 도 8에 도시된 어레이 기판의 VIII-VIII'선에 따른 제조공정을 순차적으로 나타내는 단면도.

** 도면의 주요부분에 대한 부호의 설명 **

110,210,310 : 어레이 기판 116,216,316 : 게이트라인

116P,216P : 게이트패드 배선 117,217,317 : 데이터라인

117P,217P : 데이터패드 배선 118,218,318 : 화소전극

121,221,321 : 게이트전극 121P,221P : 게이트패드전극

122,222,322 : 소오스전극 122P,222P : 데이터패드전극

123,223,323 : 드레인전극 170,270,370 : 칼럼 스페이서

170A~170C,270A~270C : 감광성 유기막

Claims (21)

1. 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계;

   상기 제 1 기판의 화소부에 복수개의 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 구동회로부에 상기 각 게이트라인에 연결되는 복수개의 게이트패드 배선을 형성하는 단계;

   상기 제 1 기판 전면에 제 1 절연막을 증착하는 단계;

   상기 제 1 기판의 화소부에 액티브층을 형성하는 단계;

   상기 제 1 기판의 액티브층 위에 상기 액티브층의 소정영역과 연결되는 소오스전극 및 드레인전극을 형성하며, 상기 제 1 기판의 구동회로부에 데이터패드 배선을 형성하는 단계;

   상기 제 1 기판 전면에 제 2 절연막을 증착하는 단계;

   회절노광을 이용하여 한번의 포토공정으로 상기 제 1 기판의 화소부에 화소전극과 스페이서를 형성하며, 상기 제 1 기판의 구동회로부에 게이트패드전극 및 데이터패드전극을 형성하는 단계; 및

   상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함하는 액정표시패널의 제조방법.
2. 제 1 항에 있어서, 제 2 절연막을 증착한 후에 상기 구동회로부의 제 2 절연막의 일부를 제거하여 데이터패드 배선 및 게이트패드 배선의 일부를 노출시키는 패드부 콘택홀을 형성하며, 화소부의 제 2 절연막의 일부를 제거하여 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
3. 제 2 항에 있어서, 상기 화소전극은 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며, 상기 게이트패드전극 및 데이터패드전극은 패드부 콘택홀을 통해 각각 게이트패드 배선 및 데이터패드 배선과 전기적으로 접속하는 것을 특징으로 하는 액정표시패널의 제조방법.
4. 제 1 항에 있어서, 상기 액티브층을 형성하는 단계는 상기 제 1 기판 전면에 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착하는 단계 및 포토리소그래피공정을 이용하여 상기 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 패터닝하여 액티브패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
5. 제 1 항에 있어서, 상기 화소전극과 스페이서를 형성하는 단계는

   상기 제 1 기판 전면에 도전성 금속물질을 증착하는 단계;

   상기 도전성 금속이 증착된 제 1 기판 전면에 감광성물질을 도포하는 단계;

   상기 감광성물질에 회절 마스크를 이용하여 제 1 두께의 제 1 영역과 제 2 두께의 제 2 영역 및 상기 도전성 금속이 노출되는 제 3 영역과 정의하는 단계;

   상기 노출된 제 3 영역의 도전성 금속을 식각하는 단계; 및

   상기 제 2 영역의 감광성물질을 제거할 때 제 1 영역은 일부 남아있도록 상기 감광성물질을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
6. 제 5 항에 있어서, 상기 도전성 금속은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 금속물질로 구성되는 것을 특징으로 하는 액정표시패널의 제조방법.
7. 제 5 항에 있어서, 상기 제 3 영역의 도전성 금속을 식각하는 단계는 화소부의 도전성 금속을 식각하여 화소영역 내에 화소전극 패턴을 형성하며, 구동회로부의 도전성 금속을 식각하여 데이터패드전극 및 게이트패드전극을 형성하는 단계로 구성되는 것을 특징으로 하는 액정표시패널의 제조방법.
8. 제 5 항에 있어서, 상기 제 1 영역의 남아있는 감광성물질은 상기 제 1 기판과 제 2 기판의 셀갭을 유지하는 스페이서로 사용하는 것을 특징으로 하는 액정표시패널의 제조방법.
9. 제 5 항에 있어서, 상기 감광성물질은 아크릴계 또는 폴리이미드계와 같은 감광성 유기물질로 구성되는 것을 특징으로 하는 특징으로 하는 액정표시패널의 제조방법.
10. 제 5 항에 있어서, 상기 제 1 두께는 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시패널의 제조방법.
11. 제 5 항에 있어서, 상기 제 2 영역의 감광성물질을 제거하는 단계는 애슁 단계인 것을 특징으로 하는 액정표시패널의 제조방법.
12. 제 5 항에 있어서, 상기 제 1 영역은 스페이서가 형성되는 화소영역의 게이트라인 위의 소정영역인 것을 특징으로 하는 액정표시패널의 제조방법.
13. 제 5 항에 있어서, 상기 제 1 영역은 스페이서가 형성되는 화소영역의 데이터라인 위의 소정영역인 것을 특징으로 하는 액정표시패널의 제조방법.
14. 제 5 항에 있어서, 상기 제 2 영역은 화소전극이 형성되는 화소부의 화소영역 및 게이트패드전극과 데이터패드전극이 형성되는 구동회로부의 패드부인 것을 특징으로 하는 액정표시패널의 제조방법.
15. 제 5 항에 있어서, 상기 감광성물질에 제 1 영역 내지 제 3 영역을 정의하는 단계는

    네거티브 포토레지스트 타입을 사용하는 경우에는, 상기 제 1 영역은 완전 개방되고 상기 제 2 영역은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역은 완전히 가려진 형태의 회절 마스크를 준비하는 단계; 및

    상기 회절 마스크를 적용하여 상기 감광성물질을 노광 및 현상하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
16. 제 5 항에 있어서, 상기 감광성물질에 제 1 영역 내지 제 3 영역을 정의하는 단계는

    포지티브 포토레지스트 타입을 사용하는 경우에는, 상기 제 1 영역은 완전히 가려지고 상기 제 2 영역은 슬릿형 개방 패턴을 가지며, 상기 제 3 영역은 완전 개방된 형태의 회절 마스크를 준비하는 단계; 및

    상기 회절 마스크를 적용하여 상기 감광성물질을 노광 및 현상하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
17. 제 1 항에 있어서, 상기 제 1 기판 위에 게이트라인을 형성할 때 상기 화소부의 화소영역에 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
18. 제 17 항에 있어서, 상기 공통전극 및 화소전극은 지그재그 형태로 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.
19. 제 1 항에 있어서, 상기 제 1 기판 위에 데이터라인을 형성할 때 상기 게이트라인의 소정영역 위에 제 1 절연막을 사이에 두고 스토리지전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
20. 제 19 항에 있어서, 상기 스토리지전극은 제 1 콘택홀 및 패드부 콘택홀을 형성할 때 형성된 제 2 콘택홀을 통해 화소전극과 전기적으로 접속하여 하부 게이트라인과 함께 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시패널의 제조방법.
21. 제 20 항에 있어서, 상기 제 2 콘택홀의 크기를 줄여 확보된 게이트라인영역 위에 남아있는 감광성물질로 스페이서를 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.