KR20050059620A - Die attaching method of manufacturing process for semiconductor chip package - Google Patents
Die attaching method of manufacturing process for semiconductor chip package Download PDFInfo
- Publication number
- KR20050059620A KR20050059620A KR1020030091321A KR20030091321A KR20050059620A KR 20050059620 A KR20050059620 A KR 20050059620A KR 1020030091321 A KR1020030091321 A KR 1020030091321A KR 20030091321 A KR20030091321 A KR 20030091321A KR 20050059620 A KR20050059620 A KR 20050059620A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead frame
- adhesive
- die attach
- die
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Abstract
본 발명은 반도체 칩 패키지 제조 공정의 다이 어태치 방법에 관한 것으로서, ⒜리드프레임에 접착제를 도포하는 단계와, ⒝접착제를 매개로 하여 반도체 칩을 리드프레임에 부착시키는 단계, 및 ⒞반도체 칩을 가압하고 소정 온도 조건을 인가하여 접착제를 경화시키는 가압-경화 단계를 포함하는 것을 특징으로 한다. 이에 의하면, 반도체 칩과 리드프레임의 접합이 확실하게 이루어질 수 있으며, 특히 칩 면적 대비 접착 영역이 작은 경우에도 확실하게 접합이 이루어질 수 있어 리드프레임과 반도체 칩간의 분리 현상이 근본적으로 방지될 수 있다. 따라서, 다이 어태치에 대한 신뢰성이 향상될 수 있고 후속 공정에서 다이 어태치 불량에 기인하는 다른 불량의 발생이 방지될 수 있다.The present invention relates to a die attach method of a semiconductor chip package manufacturing process, comprising: applying an adhesive to a lead frame, attaching a semiconductor chip to a lead frame through an adhesive, and pressing the semiconductor chip. And applying a predetermined temperature condition to harden the adhesive. According to this, the bonding between the semiconductor chip and the lead frame can be securely performed, and in particular, even when the bonding area is small compared to the chip area, the bonding can be surely performed, and the separation phenomenon between the lead frame and the semiconductor chip can be fundamentally prevented. Thus, the reliability for die attach can be improved and the occurrence of other defects due to die attach failure in the subsequent process can be prevented.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩 패키지 제조 공정 중에서 반도체 칩을 리드프레임에 실장하는 다이 어태치 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a die attach method for mounting a semiconductor chip in a lead frame during a semiconductor chip package manufacturing process.
반도체 조립(assembly) 공정은 웨이퍼를 단위 반도체 칩으로 절단하는 웨이퍼 소잉(wafer sawing) 공정, 절단된 반도체 칩을 칩 실장 프레임(리드프레임 또는 서브스트레이트)에 부착하는 다이 어태치(die attach) 공정, 칩 실장 프레임을 전기적으로 연결하는 와이어본딩(wire bonding) 공정, 반도체 칩들과 본딩와이어를 봉지하는 몰딩(molding) 공정 등을 포함한다. 칩 실장 프레임으로 리드프레임을 사용하는 경우 리드 성형 공정이 더 포함되며, 서브스트레이트를 사용하는 경우 외부접속단자를 부착시키는 볼 어태치(ball attach) 공정 등이 더 포함된다. 멀티 칩 패키지 제조의 경우 다이 어태치와 와이어 본딩이 반복적으로 진행된다.The semiconductor assembly process includes a wafer sawing process of cutting a wafer into unit semiconductor chips, a die attach process of attaching the cut semiconductor chip to a chip mounting frame (lead frame or substrate), A wire bonding process of electrically connecting the chip mounting frame, a molding process of encapsulating the semiconductor chips and the bonding wire, and the like. When the lead frame is used as the chip mounting frame, a lead forming process is further included. When using the substrate, a ball attach process for attaching an external connection terminal is further included. In die fabrication, die attach and wire bonding are repeated.
한편, 다이 어태치 공정에서는 반도체 칩을 부착시키기 위한 접착수단으로서 접착 테이프 또는 에폭시 수지 접착제 등이 다양하게 사용되고 있다. 그리고, 다이 어태치 후에는 사용된 접착수단을 경화시키는 경화(cure) 과정을 두고 있으며, 이와 같은 경화 공정에 의해 반도체 칩의 부착이 완전하게 이루어짐으로써 패키지의 신뢰성 향상이 이루어진다. On the other hand, in the die attach process, an adhesive tape, an epoxy resin adhesive, etc. are variously used as an adhesive means for attaching a semiconductor chip. After the die attach, a curing process is used to cure the adhesive means used. The semiconductor chip is completely attached by the curing process, thereby improving reliability of the package.
일반적으로 리드프레임과 반도체 칩의 물리적인 접합에는 에폭시 수지 접착제가 이용되며, 경화는 오븐 경화(oven cure)나 스냅 경화(snap cure)가 주로 사용된다. 오븐 경화는 반도체 칩을 에폭시 수지 접착제를 이용하여 리드프레임에 부착한 후 일정량을 모아서 한꺼번에 별도의 일반 오븐에 열을 인가하여 낮은 온도에서 장시간 경화가 진행되도록 하는 방법이고, 스냅 경화는 설비의 언로더 또는 리드프레임의 이동을 안내하는 가이드 레일(guide rail) 부분 등 다이 어태치 장치 내의 이동 경로 상에 열원을 부착하고 리드프레임 단위로 통과하여 경화를 하는 방법이다.In general, an epoxy resin adhesive is used for physical bonding of a lead frame and a semiconductor chip, and curing is mainly performed using an oven cure or a snap cure. Oven hardening is a method of attaching a semiconductor chip to a lead frame using an epoxy resin adhesive, collecting a certain amount, and applying heat to a separate general oven at a time so that the hardening proceeds at a low temperature for a long time, and snap hardening unloader Alternatively, a method of attaching a heat source on a movement path in a die attach device such as a guide rail portion for guiding the movement of the lead frame, and curing the resin by passing through the lead frame unit.
도 1은 종래 기술에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법을 나타낸 블록도이고, 도 2a와 도 2b는 종래 기술에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법에 의해 반도체 칩이 다이패드에 부착된 상태를 나타낸 개략 단면도이다.1 is a block diagram illustrating a die attach method of a semiconductor chip package manufacturing process according to the prior art, and FIGS. 2A and 2B illustrate a die attach method of a die attach method of the semiconductor chip package manufacturing process according to the prior art. It is a schematic sectional drawing which shows the state attached to.
도 1을 참조하면, 종래의 다이 어태치 방법은 리드프레임이 가이드 레일에 로딩이 된 상태에서 리드프레임의 다이패드에 은-에폭시와 같은 페이스트형 에폭시 수지 접착제가 도포되는 디스펜싱 단계(301)가 진행되고, 그 위에 반도체 칩이 웨이퍼로부터 분리되어 부착되는 반도체 칩 부착 단계(302)가 진행되고, 이 부착 상태를 지속적으로 유지하기 위하여 열을 가하여 에폭시 수지 접착제를 경화시키는 단계가 진행된다(303).Referring to FIG. 1, a conventional die attach method includes a dispensing step 301 in which a paste-type epoxy resin adhesive such as silver-epoxy is applied to a die pad of a lead frame while the lead frame is loaded on a guide rail. A semiconductor chip attaching step 302 is performed in which a semiconductor chip is detached from a wafer and attached thereon, and a step of applying heat to cure the epoxy resin adhesive is continued to maintain the adhesion state (303). .
그런데, 종래의 다이 어태치 방법에 의하면, 경화 과정을 거치기 전에 진동이나 외부의 충격 및 리드프레임 자체의 문제 등으로 인하여 부착되어 있는 반도체 칩이 리드프레임의 다이패드로부터 완전히 또는 부분적으로 분리가 일어날 수 있는데, 분리된 상태 그대로 경화 과정을 거치게 되면 분리된 상태로 경화가 이루어져 칩 부착이 확실하게 이루어지지 않을 수 있다. 또한, 이와 같은 상태로 후속 공정이 진행되면 와이어 본딩 공정에서는 물론 몰딩 공정에서 또 다른 품질 불량을 발생시킬 수 있다.However, according to the conventional die attach method, the semiconductor chip attached may be completely or partially separated from the die pad of the lead frame due to vibration, external shock, and problems of the lead frame itself before the curing process. However, when the curing process is carried out in a separated state, the curing may be performed in a separated state, and chip attachment may not be performed reliably. In addition, when the subsequent process proceeds in this state, another quality defect may occur in the molding process as well as the wire bonding process.
특히, 도 2a에 도시된 것과 같이 반도체 칩(110)과 다이패드(121)의 접합 면적이 반도체 칩(110)의 일면 전체에 걸쳐 이루어지는 것과 달리 도 2b에 도시된 것과 같이 리드프레임(130)의 다이패드(131)와 반도체 칩(110)간의 접합 면적이 반도체 칩(110)의 면적에 비하여 작으면 경화 전의 에폭시 수지 접착제(135)의 접착력이 상당히 미비하여 리드프레임(130)의 휨이나 리드프레임의 이동을 안내하는 가이드 레일에서의 작은 진동 등 리드프레임의 변형이나 작업 과정 중의 외부 충격에 의해 다이패드(125)와 반도체 칩(110)간의 에폭시 수지 접착제(135)에 의한 접합이 완전 또는 부분적으로 쉽게 분리가 이루어질 수 있고, 그 상태로 에폭시 수지 접착제(135)가 경화되면서 칩 실장 불량이 발생될 수 있다.In particular, unlike the junction area of the semiconductor chip 110 and the die pad 121 as shown in Figure 2a is made over the entire surface of the semiconductor chip 110, as shown in Figure 2b of the lead frame 130 If the bonding area between the die pad 131 and the semiconductor chip 110 is smaller than the area of the semiconductor chip 110, the adhesive force of the epoxy resin adhesive 135 before curing is insignificant and the bending of the lead frame 130 or the lead frame is insufficient. Bonding by the epoxy resin adhesive 135 between the die pad 125 and the semiconductor chip 110 may be completely or partially caused by deformation of the lead frame or external impact during the working process, such as a small vibration in the guide rail for guiding the movement of Separation can be easily performed, and chip mounting failure may occur while the epoxy resin adhesive 135 is cured.
본 발명의 목적은 리드프레임과 반도체 칩간의 접합 면적이 반도체 칩의 면적보다 작은 경우를 포함하여 반도체 칩과 리드프레임의 접합에 대한 신뢰성을 향상시킬 수 있는 반도체 칩 패키지 제조 공정의 다이 어태치 방법을 제공하는 데에 있다.Disclosure of Invention An object of the present invention is to provide a die attach method of a semiconductor chip package manufacturing process that can improve the reliability of the bonding between the semiconductor chip and the lead frame, including the case where the junction area between the lead frame and the semiconductor chip is smaller than that of the semiconductor chip. To provide.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법은, ⒜리드프레임에 접착제를 도포하는 단계와, ⒝접착제를 매개로 하여 반도체 칩을 리드프레임에 부착시키는 단계, 및 ⒞반도체 칩을 가압하고 소정 온도 조건을 인가하여 접착제를 경화시키는 가압-경화 단계를 포함하는 것을 특징으로 한다.The die attach method of the semiconductor chip package manufacturing process according to the present invention for achieving the above object, the step of applying an adhesive to the lead frame, the step of attaching the semiconductor chip to the lead frame via the adhesive; And a pressure-curing step of pressing the semiconductor chip and applying a predetermined temperature condition to cure the adhesive.
여기서, 리드프레임은 반도체 칩이 부착되는 다이패드를 갖는 리드프레임인 것이 바람직하다. 그리고, 접착제는 페이스트형 에폭시 접착제이며, 상기 ⒞단계는 리드프레임의 다이패드와 반도체 칩 모두를 가압하는 상태에서 소정 온도 조건을 인가하여 접착제를 경화시키는 단계인 것이 바람직하다.Here, the lead frame is preferably a lead frame having a die pad to which a semiconductor chip is attached. And, the adhesive is a paste-type epoxy adhesive, the step is preferably a step of curing the adhesive by applying a predetermined temperature conditions in the state of pressing both the die pad and the semiconductor chip of the lead frame.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a die attach method of a semiconductor chip package manufacturing process according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법을 나타낸 블록도이고, 도 4a와 도 4b는 본 발명에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법으로 진행되는 과정 중 가압-경화단계가 진행되는 상태를 나타낸 개략 단면도이다. 단, 본 발명에 따른 다이 어태치 방법은 다양한 형태의 리드프레임이 적용될 수 있으나 이하에서는 칩 실장을 위한 다이패드가 마련된 일반적인 리드프레임을 예로 하여 설명하기로 한다.Figure 3 is a block diagram showing a die attach method of the semiconductor chip package manufacturing process according to the present invention, Figures 4a and 4b is a press-process during the process of the die attach method of the semiconductor chip package manufacturing process according to the present invention- It is a schematic sectional drawing which shows the state in which a hardening process is advanced. However, in the die attach method according to the present invention, various types of lead frames may be applied. Hereinafter, a general lead frame having a die pad for chip mounting will be described as an example.
도 3을 참조하면, 본 발명에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법은 접착제 도포 단계(101)와 반도체 칩 부착 단계(102) 및 가압-경화 단계(103)를 포함한다. Referring to FIG. 3, the die attach method of the semiconductor chip package manufacturing process according to the present invention includes an adhesive applying step 101, a semiconductor chip attaching step 102, and a pressure-curing step 103.
먼저, 리드프레임의 다이패드에 접착제를 도포하는 단계가 진행된다(101). 칩 부착을 위하여 다이패드가 마련된 리드프레임을 리드프레임의 이동을 안내하는 가이드 레일 상에 로딩하고 디스펜싱 툴(dispensing tool)로 다이패드 상에 페이스트 상태의 접착제, 예컨대 에폭시 수지 접착제를 도포한다. 에폭시 수지 접착제의 도포는 다이패드의 형태 등을 고려하여 적절하게 도포되도록 한다. 도 4a에서와 같이 일반적인 형태의 다이패드(21)일 경우 반도체 칩(10)의 밑면 전체를 수용할 수 있는 크기로 에폭시 수지 접착제(25)가 도포되도록 하고, 도 4b에서와 같이 분할형 다이패드(31)일 경우 그에 적합하게 도포되도록 한다. 에폭시 수지 접착제(25,35)로는 잘 알려진 은-에폭시가 사용될 수 있다.First, the step of applying an adhesive to the die pad of the lead frame is carried out (101). A lead frame provided with a die pad for chip attachment is loaded onto a guide rail for guiding the movement of the lead frame, and a paste-like adhesive such as an epoxy resin adhesive is applied onto the die pad with a dispensing tool. Application of the epoxy resin adhesive is appropriately applied in consideration of the form of the die pad and the like. In the case of the die pad 21 having a general shape as shown in FIG. 4A, the epoxy resin adhesive 25 is applied to a size that can accommodate the entire bottom surface of the semiconductor chip 10, and the split die pad as shown in FIG. 4B. If it is (31), it is to be appropriately applied. As the epoxy resin adhesives 25 and 35, well-known silver-epoxy may be used.
다음으로, 반도체 칩을 리드프레임 부착시키는 단계가 진행된다(102). 소잉(sawing)이 완료된 웨이퍼로부터 단위 반도체 칩을 분리하여 다이패드에 도포된 접착제 위에 정렬하고 열 압착하여 부착시킨다. 이에 의해 1차로 반도체 칩이 다이패드에 부착이 이루어진다.Next, a step of attaching the semiconductor chip to the lead frame is performed (102). The unit semiconductor chip is separated from the sawing-completed wafer, aligned on the adhesive applied to the die pad, and thermally pressed to attach it. As a result, the semiconductor chip is primarily attached to the die pad.
다음으로, 반도체 칩과 리드프레임을 압착하고 소정 온도 조건을 인가하여 접착제를 경화시키는 가압-경화 단계가 진행된다(103). 도 4a와 도 4b에서와 같이 반도체 칩(10)과 다이패드(21)가 1차로 부착된 상태에서 열원에 의해 열을 발생시키며 승강 가능하도록 설치된 히팅 플레이트(60) 위에 다이패드(21,31)가 위치하도록 하여 리드프레임(20,30)이 탑재되도록 하고, 반도체 칩(10) 상부에 승강 가능하도록 하는 가압 수단(50)이 설치되도록 하여, 히팅 플레이트(60)로부터 열이 다이패드(21,31)를 거쳐 에폭시 수지 접착제(25,35)로 전달되어 경화가 이루어지도록 하고, 가압 수단(50)과 히팅 플레이트(60)가 반도체 칩(10)과 다이패드(21,31)를 가압하여 어느 정도 밀착시킨다. 이에 따라 경화와 압착이 동시에 이루어진다. 히팅 플레이트(60)가 직접 다이패드(21,31)에 접촉되어 열 전달이 이루어지므로 신속하게 경화가 이루어지며 반도체 칩(10)과 다이패드(21,31)를 가압하여 밀착시킴으로서 1차 부착 과정에서 반도체 칩(10)과 다이패드(21,31)가 분리되어 있더라도 다시 밀착이 이루어진다. 도 4a와 같이 접착면적이 반도체 칩(10)의 밑면 면적과 같거나 큰 경우는 물론 도 4b에서와 같이 분할형 다이패드(31)를 가지고 있어서 접착면적이 칩 면적보다 작은 경우에도 밀착이 이루어진 상태에서 경화가 진행된다.Next, a pressure-curing step of pressing the semiconductor chip and the lead frame and applying a predetermined temperature condition to cure the adhesive proceeds 103. As shown in FIGS. 4A and 4B, the die pads 21 and 31 are disposed on the heating plate 60 installed to be able to move up and down by generating heat by a heat source while the semiconductor chip 10 and the die pad 21 are primarily attached. Is positioned so that the lead frames 20 and 30 are mounted, and pressurizing means 50 is installed on the semiconductor chip 10 so as to be lifted and lowered. 31 is transferred to the epoxy resin adhesives 25 and 35 to cure, and the pressing means 50 and the heating plate 60 pressurize the semiconductor chip 10 and the die pads 21 and 31. Close enough. Accordingly, curing and pressing are simultaneously performed. Since the heating plate 60 is directly in contact with the die pads 21 and 31, heat is transferred, and thus curing is performed quickly. The primary attachment process is performed by pressing the semiconductor chip 10 and the die pads 21 and 31 to be in close contact with each other. In this case, even though the semiconductor chip 10 and the die pads 21 and 31 are separated from each other, the adhesion is performed again. As shown in FIG. 4A, the adhesion area is the same as or larger than the bottom area of the semiconductor chip 10, as well as the divided die pad 31 as shown in FIG. 4B. Curing proceeds at
한편, 가압-경화하는 위치는 반도체 칩과 리드프레임의 다이패드가 에폭시 수지 접착제로 접합된 후에 수행되도록 하는 위치이면 어느 곳이라도 무방하며, 반도체 칩을 다이패드 위에 부착시킬 때 수행되도록 할 수도 있다. 별도의 오븐 경화 또는 스냅 경화 장치 내에서 반도체 칩과 다이패드의 압착이 이루어지도록 할 수도 있다.On the other hand, the pressure-curing position may be any position to be performed after the die pad of the semiconductor chip and the lead frame are bonded with an epoxy resin adhesive, and may be performed when the semiconductor chip is attached onto the die pad. Compression of the semiconductor chip and the die pad may be performed in a separate oven curing or snap curing apparatus.
이상과 같은 본 발명에 따른 다이 어태치 방법에 따르면, 반도체 칩과 리드프레임의 접합이 확실하게 이루어질 수 있으며, 특히 칩 면적 대비 접착 영역이 작은 경우에도 확실하게 접합이 이루어질 수 있어 리드프레임과 반도체 칩간의 분리 현상이 근본적으로 방지될 수 있다. 따라서, 다이 어태치에 대한 신뢰성이 향상될 수 있고 후속 공정에서 다이 어태치 불량에 기인하는 다른 불량의 발생이 방지될 수 있다.According to the die attach method according to the present invention as described above, the bonding between the semiconductor chip and the lead frame can be made reliably, and in particular, even when the bonding area is small compared to the chip area, the bonding can be reliably made. Separation of the liver can be fundamentally prevented. Thus, the reliability for die attach can be improved and the occurrence of other defects due to die attach failure in the subsequent process can be prevented.
도 1은 종래 기술에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법을 나타낸 블록도,1 is a block diagram showing a die attach method of a semiconductor chip package manufacturing process according to the prior art;
도 2a와 도 2b는 종래 기술에 따른 반도체 칩 패키지 제조 공정의 다이 어태치 방법에 의해 반도체 칩이 다이패드에 부착된 상태를 나타낸 개략 단면도,2A and 2B are schematic cross-sectional views showing a state in which a semiconductor chip is attached to a die pad by a die attach method of a semiconductor chip package manufacturing process according to the prior art;
도 3은 본 발명에 따른 반도체 칩 패키지 제조 공정에서의 다이 어태치 방법을 나타낸 블록도, 및3 is a block diagram showing a die attach method in a semiconductor chip package manufacturing process according to the present invention;
도 4a와 도 4b는 본 발명에 따른 반도체 칩 패키지 제조 공정에서의 다이 어태치 방법으로 진행되는 과정 중 가압-경화단계가 진행되는 상태를 나타낸 개략 단면도이다.4A and 4B are schematic cross-sectional views illustrating a state in which a press-curing step is performed during a die attach method in a semiconductor chip package manufacturing process according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10,110: 반도체 칩10,110: semiconductor chip
20,30,120,130: 리드프레임20,30,120,130: leadframe
21,31,121,131: 다이패드21,31,121,131: die pad
25,35,125,135: 에폭시 수지 접착제25,35,125,135: epoxy resin adhesive
50: 가압 수단 50: pressurizing means
60: 히팅 플레이트60: heating plate
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091321A KR20050059620A (en) | 2003-12-15 | 2003-12-15 | Die attaching method of manufacturing process for semiconductor chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091321A KR20050059620A (en) | 2003-12-15 | 2003-12-15 | Die attaching method of manufacturing process for semiconductor chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050059620A true KR20050059620A (en) | 2005-06-21 |
Family
ID=37252510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091321A KR20050059620A (en) | 2003-12-15 | 2003-12-15 | Die attaching method of manufacturing process for semiconductor chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050059620A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397070B1 (en) * | 2012-09-07 | 2014-06-27 | 주식회사 프로텍 | PCB-LID Attaching Apparatus and PCB-Lid Attaching Method |
-
2003
- 2003-12-15 KR KR1020030091321A patent/KR20050059620A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397070B1 (en) * | 2012-09-07 | 2014-06-27 | 주식회사 프로텍 | PCB-LID Attaching Apparatus and PCB-Lid Attaching Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100362763B1 (en) | Semiconductor device and fabricating method thereof | |
| US6844622B2 (en) | Semiconductor package with heat sink | |
| US6458626B1 (en) | Fabricating method for semiconductor package | |
| JP2009518875A (en) | Top and bottom exposed packaged semiconductor device and assembly method | |
| TW200406898A (en) | Techniques-for manufacturing flash-free contacts on a semiconductor package | |
| CN101118895A (en) | Semiconductor element with embedded heat sink | |
| US20090001608A1 (en) | Semiconductor device and wire bonding method | |
| JP2005223331A (en) | Lead frame, semiconductor chip package using the same, and manufacturing method of the semiconductor chip package | |
| KR100196285B1 (en) | Addition method of lead and chip, of lead on chip package | |
| KR20050059620A (en) | Die attaching method of manufacturing process for semiconductor chip package | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JP3022910B2 (en) | Method for manufacturing semiconductor device | |
| JP4485210B2 (en) | Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device | |
| JPH0689914A (en) | Method for sealing semiconductor device | |
| KR100209682B1 (en) | Manufacturing method of semiconductor package | |
| KR0137067B1 (en) | Method of manufacturing semiconductor package | |
| JP2004087673A (en) | Resin-sealed type semiconductor device | |
| JP3287233B2 (en) | Method for manufacturing semiconductor device | |
| KR200169834Y1 (en) | Semiconductor package | |
| KR100519969B1 (en) | Die / Wire Bonding Device | |
| JP2005277415A (en) | Lead chip directly adhered semiconductor package, and manufacturing method and device of same | |
| KR940008337B1 (en) | Method of manufacturing semiconductor package | |
| TW495941B (en) | Method for packaging BGA for a voiding molding flash | |
| JP2008218703A (en) | Semiconductor device and its production process | |
| KR19990000204A (en) | Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |