KR20050052183A - Tft and flat panel display therewith - Google Patents

Tft and flat panel display therewith Download PDF

Info

Publication number
KR20050052183A
KR20050052183A KR1020030086047A KR20030086047A KR20050052183A KR 20050052183 A KR20050052183 A KR 20050052183A KR 1020030086047 A KR1020030086047 A KR 1020030086047A KR 20030086047 A KR20030086047 A KR 20030086047A KR 20050052183 A KR20050052183 A KR 20050052183A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
group
active layer
derivatives
Prior art date
Application number
KR1020030086047A
Other languages
Korean (ko)
Other versions
KR100669702B1 (en
Inventor
주상현
김창수
서민철
양남철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030086047A priority Critical patent/KR100669702B1/en
Publication of KR20050052183A publication Critical patent/KR20050052183A/en
Application granted granted Critical
Publication of KR100669702B1 publication Critical patent/KR100669702B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 소스/드레인 전극과 반도체 활성층 간의 접촉저항을 저감시킬 수 있는 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하기 위한 것으로, 이를 위하여, 기판 상에 형성된 것으로, 반도체 활성층과, 상기 반도체 활성층의 채널 영역에 대응되는 영역에 형성된 게이트 전극과, 상기 반도체 활성층의 소스 및 드레인 영역에 각각 접하도록 도전성 소재로 구비된 소스 및 드레인 전극을 구비한 박막 트랜지스터에 있어서, 상기 소스 및 드레인 전극과 상기 반도체 활성층의 소스 및 드레인 영역의 사이에는 상기 소스 및 드레인 전극과 상기 반도체 활성층의 접촉 저항을 저감시키는 특성을 갖는 것으로, 비전도성 소재로 구비된 비전도층이 더 개재된 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공한다.The present invention provides a thin film transistor capable of reducing contact resistance between a source / drain electrode and a semiconductor active layer, and a flat panel display device having the same, and is formed on a substrate, and includes a semiconductor active layer and a semiconductor active layer. A thin film transistor having a gate electrode formed in a region corresponding to a channel region, and a source and a drain electrode formed of a conductive material to be in contact with the source and drain regions of the semiconductor active layer, respectively, wherein the source and drain electrodes and the semiconductor active layer A thin film transistor having a non-conductive layer further comprising a non-conductive material, the thin film transistor having a property of reducing contact resistance between the source and drain electrodes and the semiconductor active layer between source and drain regions of To provide.

Description

박막 트랜지스터 및 이를 구비한 평판표시장치{TFT and Flat panel display therewith}Thin film transistor and flat panel display device having same {TFT and Flat panel display therewith}

본 발명은 박막 트랜지스터 및 이를 구비한 평판표시장치에 관한 것으로서, 보다 상세하게는 소스 및 드레인 전극과 반도체 활성층 사이의 접촉 저항을 낮춰 특성을 향상시킨 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a flat panel display device having the same, and more particularly, to a thin film transistor having a low contact resistance between a source and a drain electrode and a semiconductor active layer, thereby improving characteristics.

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors used in flat panel displays such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive the switching elements and the pixels that control the operation of each pixel. Used as a drive element.

이러한 TFT는 반도체 활성층은 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.The TFT has a semiconductor active layer having a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain regions, the semiconductor active layer being insulated from the semiconductor active layer and corresponding to the channel region. And a source electrode and a drain electrode in contact with the source / drain region, respectively.

그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는 데, 이러한 금속은 반도체 활성층과 접촉할 때에 접촉저항이 발생하여 소자의 특성을 저하시키고, 나아가 소비전력의 증가를 야기시킨다. However, the source / drain electrodes are usually made of a metal having a low work function so that the flow of charge is smoothly performed. Such a metal causes contact resistance when it comes into contact with the semiconductor active layer, thereby degrading the characteristics of the device. Causes an increase.

금속과 반도체 간의 접촉 저항을 낮추기 위해 다양한 방법들이 사용되고 있다. 비정질 실리콘을 반도체 활성층으로 사용하는 경우에는 비정질 실리콘과 금속재 소스/드레인 전극과의 사이에 n+ 실리콘층을 두어 전자 또는 홀의 이동을 원활히 하며, 폴리 실리콘을 반도체 활성층으로 사용하는 경우에는 이 폴리 실리콘에 금속과의 접촉저항 개선을 위해 도핑을 한다.Various methods are used to lower the contact resistance between the metal and the semiconductor. When amorphous silicon is used as the semiconductor active layer, an n + silicon layer is provided between the amorphous silicon and the metal source / drain electrode to facilitate the movement of electrons or holes, and when polysilicon is used as the semiconductor active layer, the metal Doping is to improve contact resistance with.

그런데, 상기와 같은 방법은 300℃ 이상의 고온에서 사용해야 하기 때문에 만일 기판을 열에 취약한 플라스틱 기판으로 할 경우에는 사용할 수 없는 문제가 있다.However, the above method has to be used at a high temperature of 300 ° C. or higher, so if the substrate is a plastic substrate vulnerable to heat, there is a problem that cannot be used.

한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.On the other hand, recent flat panel display devices are required to be thin and flexible.

이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 소스/드레인 전극과 반도체 활성층 간의 접촉저항 개선을 위한 종래의 기술을 사용할 수 없는 문제가 있다.In order to achieve such a flexible property, many attempts have been made to use a plastic substrate as a substrate of a display device unlike a conventional glass substrate. In the case of using the plastic substrate, as described above, the source / drain electrode and the semiconductor active layer There is a problem that can not use the conventional technology for improving the contact resistance.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 소스/드레인 전극과 반도체 활성층 간의 접촉저항을 저감시킬 수 있는 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하는 데, 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and it is an object of the present invention to provide a thin film transistor and a flat panel display device having the same, which can reduce contact resistance between a source / drain electrode and a semiconductor active layer.

본 발명의 다른 목적은 낮은 온도에서 제조가 가능한 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하는 것이다.Another object of the present invention is to provide a thin film transistor which can be manufactured at a low temperature and a flat panel display having the same.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 기판 상에 형성된 것으로, 반도체 활성층과, 상기 반도체 활성층의 채널 영역에 대응되는 영역에 형성된 게이트 전극과, 상기 반도체 활성층의 소스 및 드레인 영역에 각각 접하도록 도전성 소재로 구비된 소스 및 드레인 전극을 구비한 박막 트랜지스터에 있어서,In order to achieve the above object, the present invention is formed on a substrate, the semiconductor active layer, the gate electrode formed in the region corresponding to the channel region of the semiconductor active layer, and the source and drain regions of the semiconductor active layer, respectively In the thin film transistor having a source and a drain electrode provided with a conductive material,

상기 소스 및 드레인 전극과 상기 반도체 활성층의 소스 및 드레인 영역의 사이에는 상기 소스 및 드레인 전극과 상기 반도체 활성층의 접촉 저항을 저감시키는 특성을 갖는 것으로, 비전도성 소재로 구비된 비전도층이 더 개재된 박막 트랜지스터를 제공한다.The source and drain electrodes have a characteristic of reducing contact resistance between the source and drain electrodes and the semiconductor active layer between the source and drain regions of the semiconductor active layer. Provides a thin film transistor.

본 발명의 다른 특징에 의하면, 상기 반도체 활성층은 무기반도체 또는 유기반도체로부터 선택될 수 있다.According to another feature of the invention, the semiconductor active layer may be selected from an inorganic semiconductor or an organic semiconductor.

상기 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다.The inorganic semiconductor may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si.

상기 유기반도체는 밴드갭이 1eV 내지 4eV인 반도체성 유기물질로 구비된 것일 수 있다.The organic semiconductor may be provided with a semiconducting organic material having a band gap of 1 eV to 4 eV.

상기 반도체성 유기물질은 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체로 이루어진 군, 및 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체로 이루어진 군으로부터 선택된 적어도 어느 하나로 구비될 수 있다.The semiconducting organic material is polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinylene and its derivatives, polythiophene The group consisting of a heterocyclic aromatic copolymer and derivatives thereof, and oligoacenes of pentacene, tetracene, naphthalene and derivatives thereof, oligothiophenes of alpha-6-thiophene and alpha-5-thiophene and derivatives thereof Phthalocyanine and derivatives thereof, pyromellitic dianhydrides or pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides or perylenetetracarboxylic diimides It may be provided with at least one selected from the group consisting of derivatives thereof.

본 발명의 또 다른 특징에 의하면, 상기 비전도층은 6족 또는 7족에서 선택되어지는 원소와 1족 또는 2족에서 선택되어지는 원소를 포함하는 화합물일 수 있다.According to another feature of the invention, the non-conductive layer may be a compound containing an element selected from Group 6 or 7 and an element selected from Group 1 or Group 2.

상기 6족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬옥사이드(lithium oxide), 소듐옥사이드(sodium oxide), 포타슘옥사이드(potassium oxide), 루비듐옥사이드(rubidium oxide), 또는 세슘옥사이드(cesium oxide)를 포함하는 것일 수 있다.The compound containing an element selected from Group 6 and an element selected from Group 1 is lithium oxide, sodium oxide, potassium oxide, rubidium oxide, or It may be to include cesium oxide (cesium oxide).

상기 7족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬플루오라이드(lithium fluoride), 소듐플루오라이드(sodium fluoride), 포타슘플루오라이드(potassium fluoride), 루비듐플루오라이드(rubidium fluoride), 또는 세슘플루오라이드(cesium fluoride)를 포함하는 것일 수 있다.Compounds containing an element selected from Group 7 and an element selected from Group 1 are lithium fluoride, sodium fluoride, potassium fluoride, rubidium fluoride fluoride), or cesium fluoride.

상기 6족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘옥사이드(magnesium oxide), 칼슘옥사이드(calcium oxide), 스트론튬옥사이드(strontium oxide), 또는 바륨옥사이드(barium oxide)를 포함하는 것일 수 있다.Compounds containing an element selected from Group 6 and an element selected from Group 2 include magnesium oxide, calcium oxide, strontium oxide, or barium oxide. It may be to include.

상기 7족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘플루오라이드(magnesium fluoride), 칼슘플루오라이드(calcium fluoride), 스트론튬플루오라이드(strontium fluoride), 또는 바륨플루오라이드(barium fluoride)를 포함하는 것일 수 있다.Compounds containing an element selected from Group 7 and an element selected from Group 2 are magnesium fluoride, calcium fluoride, strontium fluoride, or barium fluoride. barium fluoride).

본 발명의 또 다른 특징에 의하면, 상기 비전도층의 두께는 1Å 내지 50Å일 수 있다.According to another feature of the invention, the thickness of the non-conductive layer may be 1 kPa to 50 kPa.

본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터는 플라스틱 기판 상에 구비될 수 있다.According to another feature of the invention, the thin film transistor may be provided on a plastic substrate.

이러한 본 발명의 박막 트랜지스터는 복수개의 부화소를 갖는 평판 표시장치에 적용될 수 있다.The thin film transistor of the present invention can be applied to a flat panel display having a plurality of subpixels.

이 때, 상기 박막 트랜지스터는 플라스틱 기판 상에 구비될 수 있다.In this case, the thin film transistor may be provided on a plastic substrate.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 바람직한 일 실시예에 따른 TFT를 도시한 단면도이다.1 is a cross-sectional view showing a TFT according to a preferred embodiment of the present invention.

도 1을 참조하여 볼 때, 상기 TFT(10)는 기판(11) 상에 구비된다. 상기 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있는 데, 후술하는 바와 같이, 본 발명의 TFT가 플렉서블한 평판 표시장치에서 사용될 경우에는 플라스틱재의 기판을 사용하는 것이 바람직하다.Referring to FIG. 1, the TFT 10 is provided on the substrate 11. The substrate 11 may be a glass substrate or a plastic substrate. As described below, when the TFT of the present invention is used in a flexible flat panel display, it is preferable to use a plastic substrate.

상기 기판(11) 상에는 반도체 활성층(12)이 구비되고, 이 반도체 활성층(12)을 덮도록 게이트 절연막(13)이 형성된다. 이 게이트 절연막(13)의 상부에는 게이트 전극(14)이 형성되고, 이 게이트 전극(14)을 덮도록 층간 절연막(15)이 형성되며, 층간 절연막(15)의 상부에 소스/드레인 전극(16)이 형성된다. 이 소스/드레인 전극(16)은 게이트 절연막(13) 및 층간 절연막(15)에 형성된 컨택홀에 의해 반도체 활성층(12)에 접촉된다. 그리고, 상기 소스/드레인 전극(16)과 상기 반도체 활성층(12)의 서로 접촉되는 부분의 사이에는 비전도층(17)이 더 구비되어 있다.The semiconductor active layer 12 is provided on the substrate 11, and the gate insulating layer 13 is formed to cover the semiconductor active layer 12. A gate electrode 14 is formed on the gate insulating film 13, an interlayer insulating film 15 is formed to cover the gate electrode 14, and a source / drain electrode 16 is formed on the interlayer insulating film 15. ) Is formed. The source / drain electrodes 16 are in contact with the semiconductor active layer 12 by contact holes formed in the gate insulating film 13 and the interlayer insulating film 15. The non-conductive layer 17 is further provided between the source / drain electrode 16 and the portion of the semiconductor active layer 12 in contact with each other.

먼저, 상기 기판(11) 상이 구비된 상기 반도체 활성층(12)은 무기반도체 또는 유기반도체로부터 선택되어 형성될 수 있는 것으로, 소스/드레인 영역에 n형 또는 p형 불순물이 도핑되어 있고, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다.First, the semiconductor active layer 12 provided on the substrate 11 may be selected from an inorganic semiconductor or an organic semiconductor, and n-type or p-type impurities are doped in a source / drain region, and the source / drain A channel region connecting the drain region is provided.

상기 반도체 활성층(12)을 형성하는 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다.The inorganic semiconductor forming the semiconductor active layer 12 may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si.

그리고, 상기 유기반도체는 밴드갭이 1eV 내지 4eV인 반도체성 유기물질로 구비될 수 있는 데, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.In addition, the organic semiconductor may be provided with a semiconducting organic material having a band gap of 1 eV to 4 eV. As a polymer, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its Derivatives, polyfluorene and derivatives thereof, polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, and as small molecules, oligoacenes of pentacene, tetracene, naphthalene and Derivatives thereof, alpha-6-thiophene, oligothiophenes of alpha-5-thiophene and derivatives thereof, phthalocyanine with and without metals and derivatives thereof, pyromellitic dianhydrides or pyromelli Tic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydride or perylenetetracarboxylic diimides and derivatives thereof.

상기 게이트 절연막(13)은 SiO2 등으로 구비되고, 이 게이트 절연막(13) 상부의 소정 영역에는 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 게이트 전극(14)이 형성된다. 상기 게이트 전극(14)을 형성하는 물질에는 반드시 이에 한정되지 않으며, 도전성 폴리머 등 다양한 도전성 물질이 게이트 전극(14)으로 사용될 수 있다.The gate insulating film 13 is made of SiO 2 or the like, and the gate electrode 14 is formed of a conductive metal film of MoW, Al, Cr, Al / Cu, or the like in a predetermined region above the gate insulating film 13. The material forming the gate electrode 14 is not limited thereto, and various conductive materials such as a conductive polymer may be used as the gate electrode 14.

상기 게이트 전극(14)의 상부로는 층간 절연막(15)이 구비되고, 이 층간 절연막(15)과 게이트 절연막(13)에 콘택 홀(16a)이 천공되어진 상태에서 소스/드레인 전극(16)이 상기 층간 절연막(15)의 상부에 형성되어진다. 상기 소스/드레인 전극(16)은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막과 도전성 폴리머 등이 사용될 수 있다.An interlayer insulating layer 15 is provided on the gate electrode 14, and the source / drain electrode 16 is formed in a state where the contact hole 16a is drilled in the interlayer insulating layer 15 and the gate insulating layer 13. It is formed on the interlayer insulating film 15. As the source / drain electrode 16, a conductive metal film such as MoW, Al, Cr, Al / Cu, a conductive polymer, or the like may be used.

한편, 상기 소스/드레인 전극(16)과 상기 층간 절연막(15)의 사이에는 비전도층(non-conducting layer: 17)이 구비될 수 있는 데, 이 비전도층(17)은 상기 소스/드레인 전극(16)과 반도체 활성층(12)의 접촉되는 영역에서, 즉, 반도체 활성층(12)의 소스/드레인 영역에서 상기 소스/드레인 전극(16)과 반도체 활성층(12)의 사이에 구비될 수 있다.Meanwhile, a non-conducting layer 17 may be provided between the source / drain electrode 16 and the interlayer insulating layer 15, and the nonconductive layer 17 may include the source / drain 17. The electrode 16 may be provided between the source / drain electrode 16 and the semiconductor active layer 12 in an area in contact with the semiconductor active layer 12, that is, in a source / drain area of the semiconductor active layer 12. .

상기 비전도층(17)은 상기 층간 절연막(15)을 형성하고, 컨택 홀(16a)을 천공한 후에 형성될 수 있는 데, 상기 반도체 활성층(12)과 상기 소스/드레인 전극(16)의 접촉 저항을 개선하기 위해 사용된다. The non-conductive layer 17 may be formed after the interlayer insulating layer 15 is formed and the contact hole 16a is drilled. The non-conductive layer 17 is in contact with the semiconductor active layer 12 and the source / drain electrode 16. It is used to improve the resistance.

금속과 반도체가 접속한 경우에는 이 금속과 반도체의 서로 다른 성질, 즉, 금속의 일함수(work function)과 반도체의 전자 친화도(electron affinity)의 차이에서 오는 포텐셜 배리어(potential barrier)가 생기게 되는데, 이 포텐셜 배리어가 크게 되면 전자의 흐름을 방해하여 전류의 흐름이 원할하지 못하게 된다.When the metal and the semiconductor are connected, there is a potential barrier resulting from the difference between the metal and the semiconductor, that is, the difference between the work function of the metal and the electron affinity of the semiconductor. As the potential barrier increases, the flow of electrons can be disturbed and the current flow becomes undesired.

본 발명에서는 이 포텐셜 배리어를 줄이기 위해 반도체 활성층(12)과 소스/드레인 전극(16)의 사이에 비전도층(17)을 형성한 것으로, 이 비전도층(17)이 소스/드레인 전극(16)과 반도체 활성층(12)를 작은 포텐셜 배리어로 접촉하게 하는 것이다. 상기 비전도층(17)은 강한 쌍극자(dipole) 특성을 가지며, 소스/드레인 전극(16)과 반도체 활성층(12)의 접촉면 근처에서 공간전하(space charge)를 형성하여 포텐셜 배리어를 낮추게 된다. 따라서, 반도체 활성층(12)과 소스/드레인 전극(16) 사이에 전자 또는 홀이 잘 흐르게 된다.In the present invention, in order to reduce the potential barrier, a nonconductive layer 17 is formed between the semiconductor active layer 12 and the source / drain electrode 16. The nonconductive layer 17 is a source / drain electrode 16 ) And the semiconductor active layer 12 are brought into contact with a small potential barrier. The nonconductive layer 17 has a strong dipole property, and forms a space charge near the contact surface of the source / drain electrode 16 and the semiconductor active layer 12 to lower the potential barrier. Therefore, electrons or holes flow well between the semiconductor active layer 12 and the source / drain electrodes 16.

반도체 활성층(12)과의 접촉을 위해 일함수(work function)가 작은 물질을 상기 비전도층의 물질로 사용하는 것이 바람직하다. 이를 위해, 상기 비전도층(17)은 6족 또는 7족에서 선택되어지는 원소와 1족 또는 2족에서 선택되어지는 원소를 포함하는 화합물일 수 있다.It is preferable to use a material having a small work function as the material of the nonconductive layer for contact with the semiconductor active layer 12. To this end, the nonconductive layer 17 may be a compound including an element selected from Group 6 or 7 and an element selected from Group 1 or Group 2.

상기 6족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬옥사이드(lithium oxide), 소듐옥사이드(sodium oxide), 포타슘옥사이드(potassium oxide), 루비듐옥사이드(rubidium oxide), 또는 세슘옥사이드(cesium oxide)를 포함하고, 상기 7족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬플루오라이드(lithium fluoride), 소듐플루오라이드(sodium fluoride), 포타슘플루오라이드(potassium fluoride), 루비듐플루오라이드(rubidium fluoride), 또는 세슘플루오라이드(cesium fluoride)를 포함하며, 상기 6족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘옥사이드(magnesium oxide), 칼슘옥사이드(calcium oxide), 스트론튬옥사이드(strontium oxide), 또는 바륨옥사이드(barium oxide)를 포함하고, 상기 7족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘플루오라이드(magnesium fluoride), 칼슘플루오라이드(calcium fluoride), 스트론튬플루오라이드(strontium fluoride), 또는 바륨플루오라이드(barium fluoride)를 포함한다.The compound containing an element selected from Group 6 and an element selected from Group 1 is lithium oxide, sodium oxide, potassium oxide, rubidium oxide, or Compounds containing cesium oxide and containing an element selected from Group 7 and an element selected from Group 1 are lithium fluoride, sodium fluoride, and potassium fluoride. (potassium fluoride), rubidium fluoride, or cesium fluoride (cesium fluoride), the compound containing an element selected from Group 6 and an element selected from Group 2 is magnesium oxide (magnesium oxide, calcium oxide, strontium oxide, or barium oxide, and selected from the group 7 above. Compounds containing a losing element and an element selected from Group 2 include magnesium fluoride, calcium fluoride, strontium fluoride, or barium fluoride. .

그리고, 상기 비전도층(17)은 1Å 내지 50Å의 두께로 형성할 수 있다. 상기 비전도층(17)의 두께가 1Å보다 작으면 포텐셜 배리어를 낮추는 효과를 얻기가 어렵고, 50Å보다 두꺼우면 포텐셜 배리어를 낮추는 효과가 저감되고 절연특성이 강화되어 오히려 소스/드레인 전극(16)과 반도체 활성층(12)간의 접촉 저항을 높일 수 있게 된다.In addition, the non-conductive layer 17 may be formed to a thickness of 1 Å to 50 Å. If the thickness of the non-conductive layer 17 is less than 1 kV, it is difficult to obtain the effect of lowering the potential barrier. If the thickness of the non-conductive layer 17 is greater than 50 kW, the effect of lowering the potential barrier is reduced and the insulating property is enhanced. The contact resistance between the semiconductor active layers 12 can be increased.

도 2는 소스/드레인 전극(16)과 반도체 활성층(12)의 사이에 비전도층(17)으로 LiF를 약 10Å 형성한 경우(Ⅰ)와, 이 비전도층(17)을 사용하지 않은 경우(Ⅱ)에 작동전압에 대한 전류밀도의 변화를 도시한 것으로, 본 발명과 같이, 비전도층을 사용한 경우(Ⅰ)가 비전도층을 사용하지 않은 경우(Ⅱ)에 비해 약 5배의 전류밀도 향상 결과를 얻을 수 있다. 이는 반도체 활성층(12)과 소스/드레인 전극(16) 사이의 접촉저항이 저감되어 전류의 흐름이 향상된 것을 나타낸다.FIG. 2 shows a case in which about 10 microseconds of LiF is formed as the nonconductive layer 17 between the source / drain electrode 16 and the semiconductor active layer 12 (I), and when the nonconductive layer 17 is not used. (II) shows the change of the current density with respect to the operating voltage. As in the present invention, a current of about five times as compared with the case of using the nonconductive layer (I) without using the nonconductive layer (II) Density improvement results can be obtained. This indicates that the contact resistance between the semiconductor active layer 12 and the source / drain electrodes 16 is reduced to improve the flow of current.

상기와 같은 비전도층은 도 1과 같은 TFT에만 채용될 수 있는 것은 아니고, 다양한 구조의 TFT에 모두 채용될 수 있다.The non-conductive layer as described above may not be employed only in the TFT as shown in FIG. 1, but may be employed in all TFTs of various structures.

도 3은 본 발명의 다른 일 실시예에 따른 TFT(20)를 도시한 것으로, 기판(21) 상에 게이트 전극(24)이 형성되고, 이 게이트 전극(24)을 덮도록 게이트 절연막(23)이 형성된다. 그리고, 이 게이트 절연막(23)의 상부로 반도체 활성층(22)이 형성되고, 그 상부로 비전도층(27) 및 소스/드레인 전극(26)이 순차로 형성된다. 이 때, 상기 소스/드레인 전극(26)은 반도체 활성층(22)의 소스/드레인 영역에 대응되는 영역에 접촉되도록 형성된다.3 shows a TFT 20 according to another embodiment of the present invention, in which a gate electrode 24 is formed on a substrate 21, and the gate insulating film 23 covers the gate electrode 24. Is formed. The semiconductor active layer 22 is formed on the gate insulating film 23, and the nonconductive layer 27 and the source / drain electrodes 26 are sequentially formed on the gate insulating film 23. In this case, the source / drain electrode 26 is formed to contact a region corresponding to the source / drain region of the semiconductor active layer 22.

상기 비전도층(27)은 도 3에서 볼 수 있듯이, 상기 소스/드레인 전극(26)에 대응되는 패턴으로 형성될 수도 있고, 비록 도면으로 도시하지는 않았지만, 상기 반도체 활성층(22) 전체를 덮도록 형성될 수도 있음은 물론이다.As shown in FIG. 3, the nonconductive layer 27 may be formed in a pattern corresponding to the source / drain electrode 26, and although not illustrated in the drawing, to cover the entire semiconductor active layer 22. Of course, it may be formed.

도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 TFT(30)를 도시한 것으로, 기판(31) 상에 게이트 전극(34)이 형성되고, 이 게이트 전극(34)을 덮도록 게이트 절연막(33)이 형성된다. 그리고, 이 게이트 절연막(33)의 상부로 소스/드레인 전극(36)이 형성되고, 그 상부로 비전도층(37) 및 반도체 활성층(32)이 순차로 형성된다. 이 때, 상기 소스/드레인 전극(36)과 반도체 활성층(32)의 소스/드레인 영역은 서로 접촉되도록 한다.4 illustrates a TFT 30 according to another exemplary embodiment of the present invention, in which a gate electrode 34 is formed on a substrate 31, and the gate insulating layer 34 covers the gate electrode 34. 33) is formed. A source / drain electrode 36 is formed on the gate insulating film 33, and a nonconductive layer 37 and a semiconductor active layer 32 are sequentially formed thereon. At this time, the source / drain electrodes 36 and the source / drain regions of the semiconductor active layer 32 are in contact with each other.

상기 비전도층(37)은 도 4에서 볼 수 있듯이, 소스/드레인 전극(36)의 상면 및 게이트 절연막(33)의 상부에 형성될 수도 있고, 비록 도면으로 도시하지는 않았지만, 상기 반도체 활성층(32)과 소스/드레인 전극(36)이 서로 접촉하는 영역에만 형성될 수도 있습니다.As shown in FIG. 4, the nonconductive layer 37 may be formed on the upper surface of the source / drain electrode 36 and the upper portion of the gate insulating layer 33. Although not illustrated, the semiconductor active layer 32 may be formed. ) And the source / drain electrode 36 may be formed only in the contact area with each other.

상기와 같은 구조의 TFT는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시장치의 부화소에 구비될 수 있다.The TFT having the above structure may be provided in a subpixel of a flat panel display such as an LCD or an organic electroluminescent display.

도 5는 그 중 한 예인 유기 전계 발광 표시장치에 상기 TFT를 적용한 것을 나타낸 것이다.5 illustrates that the TFT is applied to an organic light emitting display device, which is one example.

도 5는 유기 전계 발광 표시장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)를 구비하고 있고, TFT가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.FIG. 5 shows one subpixel of an organic electroluminescent display, each subpixel having an organic electroluminescent element (hereinafter referred to as an "EL element") as a self-luminous element, and having at least one TFT. It is provided above. Although not shown in the drawings, a separate capacitor is further provided.

이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.Such an organic light emitting display device has various pixel patterns according to the color of light emitted by the EL element OLED, and preferably includes red, green, and blue pixels.

이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 5에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다. 그리고, TFT를 구비하는 데, 이 TFT는 전술한 도 1과 동일한 구조의 TFT를 갖는다. 그러나, 반드시 이에 한정되는 것은 아니고, 도 3 및 도 4에서 볼 수 있거나, 그 밖의 다양한 구조의 TFT를 구비할 수 있다. Each of the sub-pixels of red (R), green (G), and blue (B) colors has a TFT structure as shown in FIG. 5 and an EL element (OLED) which is a self-luminous element. And, a TFT is provided, which has a TFT having the same structure as that of FIG. However, the present invention is not necessarily limited thereto, and may be viewed in FIGS. 3 and 4, or other TFTs having various structures.

도 5에서 볼 수 있듯이, 절연기판(41)상에 SiO2 등으로 버퍼층(41a)이 형성되어 있고, 이 버퍼층(41a) 상부로 전술한 TFT가 구비된다. As can be seen in FIG. 5, a buffer layer 41a is formed on the insulating substrate 41 by SiO2 or the like, and the above-described TFT is provided on the buffer layer 41a.

도 5에 도시된 바와 같이 상기 TFT는 버퍼층(41a) 상에 형성된 반도체 활성층(42)과, 이 반도체 활성층(42)의 상부에 형성된 게이트 절연막(43)과, 게이트 절연막(43) 상부의 게이트 전극(44)을 갖는다. As shown in FIG. 5, the TFT includes a semiconductor active layer 42 formed on the buffer layer 41a, a gate insulating film 43 formed on the semiconductor active layer 42, and a gate electrode on the gate insulating film 43. Has 44.

상기 반도체 활성층(42)은 전술한 바와 같이 유기물 반도체 또는 무기물 반도체로 형성될 수 있다. 이 반도체 활성층(42)은 N형 또는 P형 불순물이 고농도로 도핑된 소스 및 드레인 영역을 갖는다.As described above, the semiconductor active layer 42 may be formed of an organic semiconductor or an inorganic semiconductor. This semiconductor active layer 42 has a source and a drain region doped with N-type or P-type impurities at a high concentration.

상기 반도체 활성층(42)의 상부에는 SiO2 등에 의해 게이트 절연막(43)이 구비되고, 게이트 절연막(43) 상부의 소정 영역에는 도전성 소재로 게이트 전극(44)이 형성된다. 상기 게이트 전극(44)은 TFT 온/오프 신호를 인가하는 게이트 라인과 연결되어 있다. 그리고, 상기 게이트 전극(44)이 형성되는 영역은 반도체 활성층(42)의 채널 영역에 대응된다.A gate insulating film 43 is provided on the semiconductor active layer 42 by SiO 2 or the like, and a gate electrode 44 is formed of a conductive material on a predetermined region of the gate insulating film 43. The gate electrode 44 is connected to a gate line for applying a TFT on / off signal. The region where the gate electrode 44 is formed corresponds to the channel region of the semiconductor active layer 42.

상기 게이트 전극(44)의 상부로는 층간 절연막(inter-insulator:45)이 형성되고, 컨택 홀을 통해 소스/드레인 전극(46)이 각각 반도체 활성층(44)의 소스/드레인 영역에 접하도록 형성된다.An inter-insulator 45 is formed on the gate electrode 44, and the source / drain electrodes 46 contact the source / drain regions of the semiconductor active layer 44 through contact holes. do.

이 때, 상기 소스/드레인 전극(46)과 반도체 활성층(44)의 사이에는 전술한 바와 같은 비도전층(47)이 게재되는 데, 이 비도전층(47)은 도 5에서 볼 수 있듯이, 층간 절연막(45)의 상부 전체에 걸쳐서 형성될 수도 있고, 비록 도면으로 도시하지는 않았지만, 소스/드레인 전극(46)의 하부면에만 형성될 수도 있다.At this time, a non-conductive layer 47 as described above is disposed between the source / drain electrode 46 and the semiconductor active layer 44. The non-conductive layer 47 is formed as shown in FIG. It may be formed over the entirety of the upper portion of 45, and may be formed only on the lower surface of the source / drain electrode 46, although not shown in the drawings.

소스/드레인 전극(46) 상부로는 SiO2 등으로 이루어진 패시베이션막(48)이 형성되고, 이 패시베이션 막(48)의 상부에는 아크릴, 폴리 이미드 등에 의한 화소정의막(49)이 형성되어 있다. A passivation film 48 made of SiO 2 or the like is formed on the source / drain electrode 46, and a pixel definition film 49 made of acryl, polyimide, or the like is formed on the passivation film 48.

상기 TFT의 드레인 전극(46)에 EL 소자(OLED)가 연결되는 데, EL소자(OLED)의 어느 한 전극이 되는 애노우드 전극(50)에 연결된다. 상기 애노우드 전극(50)은 패시베이션 막(48)의 상부에 형성되어 있고, 그 상부로는 화소정의막(49)이 형성되어 있으며, 이 화소정의막(49)에 소정의 개구부(53)를 형성한 후, EL 소자(OLED)를 형성한다. An EL element OLED is connected to the drain electrode 46 of the TFT, and is connected to an anode electrode 50 which becomes one of the EL elements OLED. The anode electrode 50 is formed on the passivation film 48, and a pixel definition film 49 is formed thereon, and a predetermined opening 53 is formed in the pixel definition film 49. After formation, an EL element OLED is formed.

상기 EL 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 드레인 전극에 연결되어 이로부터 플러스 전원을 공급받는 애노우드 전극(50)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 캐소오드 전극(52), 및 이들 애노우드 전극(50)과 캐소오드 전극(52)의 사이에 배치되어 발광하는 유기 발광막(51)으로 구성된다.The EL element OLED emits red, green, and blue light according to the flow of current to display predetermined image information. The EL element OLED is connected to the drain electrode of the TFT and receives positive power therefrom. ) And a cathode electrode 52 provided to cover all the pixels and supplying negative power, and an organic light emitting film 51 disposed between the anode electrode 50 and the cathode electrode 52 to emit light. It consists of.

애노우드 전극(50)은 ITO 등의 투명 전극으로 형성될 수 있고, 캐소오드 전극(52)은 기판(41)쪽으로 발광하는 배면발광형인 경우 Al/Ca 등으로 전면 증착하여 형성하고, 밀봉용 글라스 기판 쪽으로 발광하는 전면발광형인 경우에는 Mg-Ag 등의 금속에 의해 얇은 반투과성 박막을 형성한 후, 그 위로 투명한 ITO를 증착하여 형성할 수 있다. 상기 캐소오드 전극(52)은 반드시 전면 증착될 필요는 없으며, 다양한 패턴으로 형성될 수 있음은 물론이다. 상기 애노우드 전극(50)과 캐소오드 전극(52)은 서로 위치가 반대로 적층될 수도 있음은 물론이다.The anode electrode 50 may be formed of a transparent electrode such as ITO, and the cathode electrode 52 is formed by depositing the entire surface with Al / Ca or the like in the case of the bottom emission type emitting light toward the substrate 41, and sealing glass In the case of a top emission type emitting light toward the substrate, a thin semi-permeable thin film may be formed of a metal such as Mg-Ag, and then transparent ITO may be formed thereon. The cathode electrode 52 does not necessarily have to be entirely deposited, and of course, may be formed in various patterns. Of course, the anode electrode 50 and the cathode electrode 52 may be stacked opposite to each other.

유기막(51)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.The organic film 51 may be a low molecular or polymer organic film. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an organic emission layer (EML) may be used. , Electron Transport Layer (ETL), Electron Injection Layer (EIL), etc. may be formed by stacking in a single or complex structure, and the usable organic materials may be copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Tris Various applications include, for example, tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

이상 설명한 바와 같은 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자의 구조는 반드시 상술한 바에 한정되는 것은 아니고, 이와 다른 어떠한 구조도 본 발명이 적용될 수 있음은 물론이다.The structure of the organic electroluminescent device according to the preferred embodiment of the present invention as described above is not necessarily limited to the above-described, it is a matter of course that the present invention can be applied to any other structure.

이렇게 본 발명에 따른 TFT가 채용된 유기 전계 발광 표시장치는 기판(41)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.Thus, the organic light emitting display device employing the TFT according to the present invention is suitable for using a flexible plastic substrate as the substrate 41.

상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, TFT의 반도체 활성층과 소스/드레인 전극 간의 접촉 저항을 줄여 TFT특성을 향상시킬 수 있다.First, the TFT resistance can be improved by reducing the contact resistance between the semiconductor active layer of the TFT and the source / drain electrodes.

둘째, TFT의 반도체 활성층과 소스/드레인 전극 간의 낮은 접촉 저항으로 인해 평판 표시장치에 적용 시 소비전력을 낮출 수 있다.Second, the low contact resistance between the semiconductor active layer of the TFT and the source / drain electrodes can reduce power consumption when applied to a flat panel display.

셋째, 플라스틱 기판을 사용할 수 있으므로, 플렉시블한 평판 표시장치에 적용가능하다.Third, since a plastic substrate can be used, it can be applied to a flexible flat panel display.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도,1 is a cross-sectional view showing the structure of a thin film transistor according to an embodiment of the present invention;

도 2에 따른 실시예와 비교예의 작동전압에 대한 전류밀도를 비교한 그래프,Graph comparing the current density with respect to the operating voltage of the embodiment and the comparative example according to Figure 2,

도 3은 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도,3 is a cross-sectional view illustrating a structure of a thin film transistor according to another exemplary embodiment of the present invention;

도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도,4 is a cross-sectional view showing the structure of a thin film transistor according to another preferred embodiment of the present invention;

도 5는 도 1에 따른 박막 트랜지스터를 유기 전계 발광 표시장치에 적용한 경우의 단면도.5 is a cross-sectional view when the thin film transistor of FIG. 1 is applied to an organic light emitting display device.

Claims (14)

기판 상에 형성된 것으로, 반도체 활성층과, 상기 반도체 활성층의 채널 영역에 대응되는 영역에 형성된 게이트 전극과, 상기 반도체 활성층의 소스 및 드레인 영역에 각각 접하도록 도전성 소재로 구비된 소스 및 드레인 전극을 구비한 박막 트랜지스터에 있어서,A semiconductor active layer, a gate electrode formed in a region corresponding to a channel region of the semiconductor active layer, and a source and drain electrode formed of a conductive material to be in contact with the source and drain regions of the semiconductor active layer, respectively. In a thin film transistor, 상기 소스 및 드레인 전극과 상기 반도체 활성층의 소스 및 드레인 영역의 사이에는 상기 소스 및 드레인 전극과 상기 반도체 활성층의 접촉 저항을 저감시키는 특성을 갖는 것으로, 비전도성 소재로 구비된 비전도층이 더 개재된 것을 특징으로 하는 박막 트랜지스터.The source and drain electrodes have a characteristic of reducing contact resistance between the source and drain electrodes and the semiconductor active layer between the source and drain regions of the semiconductor active layer. A thin film transistor, characterized in that. 제1항에 있어서,The method of claim 1, 상기 반도체 활성층은 무기반도체 또는 유기반도체로부터 선택된 것을 특징으로 하는 박막 트랜지스터.The semiconductor active layer is a thin film transistor, characterized in that selected from an inorganic semiconductor or an organic semiconductor. 제2항에 있어서,The method of claim 2, 상기 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것을 특징으로 하는 박막 트랜지스터.The inorganic semiconductor thin film transistor comprising CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si. 제2항에 있어서,The method of claim 2, 상기 유기반도체는 밴드갭이 1eV 내지 4eV인 반도체성 유기물질로 구비된 것을 특징으로 하는 박막 트랜지스터.The organic semiconductor is a thin film transistor, characterized in that provided with a semiconducting organic material having a band gap of 1eV to 4eV. 제4항에 있어서,The method of claim 4, wherein 상기 반도체성 유기물질은 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체로 이루어진 군, 및 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체로 이루어진 군으로부터 선택된 적어도 어느 하나로 구비된 것을 특징으로 하는 박막 트랜지스터.The semiconducting organic material is polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinylene and its derivatives, polythiophene The group consisting of a heterocyclic aromatic copolymer and derivatives thereof, and oligoacenes of pentacene, tetracene, naphthalene and derivatives thereof, oligothiophenes of alpha-6-thiophene and alpha-5-thiophene and derivatives thereof Phthalocyanine and derivatives thereof, pyromellitic dianhydrides or pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides or perylenetetracarboxylic diimides A thin film transistor comprising at least one selected from the group consisting of derivatives thereof. 제1항에 있어서,The method of claim 1, 상기 비전도층은 6족 또는 7족에서 선택되어지는 원소와 1족 또는 2족에서 선택되어지는 원소를 포함하는 화합물인 것을 특징으로 하는 박막 트랜지스터. The nonconductive layer is a thin film transistor comprising an element selected from Group 6 or 7 and an element selected from Group 1 or Group 2. 제6항에 있어서,The method of claim 6, 상기 6족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬옥사이드(lithium oxide), 소듐옥사이드(sodium oxide), 포타슘옥사이드(potassium oxide), 루비듐옥사이드(rubidium oxide), 또는 세슘옥사이드(cesium oxide)를 포함하는 것을 특징으로 하는 박막 트랜지스터.The compound containing an element selected from Group 6 and an element selected from Group 1 is lithium oxide, sodium oxide, potassium oxide, rubidium oxide, or A thin film transistor comprising cesium oxide. 제6항에 있어서,The method of claim 6, 상기 7족에서 선택되어지는 원소와 1족에서 선택되어지는 원소를 포함하는 화합물은 리튬플루오라이드(lithium fluoride), 소듐플루오라이드(sodium fluoride), 포타슘플루오라이드(potassium fluoride), 루비듐플루오라이드(rubidium fluoride), 또는 세슘플루오라이드(cesium fluoride)를 포함하는 것을 특징으로 하는 박막 트랜지스터.Compounds containing an element selected from Group 7 and an element selected from Group 1 are lithium fluoride, sodium fluoride, potassium fluoride, rubidium fluoride A thin film transistor comprising fluoride) or cesium fluoride. 제6항에 있어서,The method of claim 6, 상기 6족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘옥사이드(magnesium oxide), 칼슘옥사이드(calcium oxide), 스트론튬옥사이드(strontium oxide), 또는 바륨옥사이드(barium oxide)를 포함하는 것을 특징으로 하는 박막 트랜지스터.Compounds containing an element selected from Group 6 and an element selected from Group 2 include magnesium oxide, calcium oxide, strontium oxide, or barium oxide. Thin film transistor comprising a. 제6항에 있어서,The method of claim 6, 상기 7족에서 선택되어지는 원소와 2족에서 선택되어지는 원소를 포함하는 화합물은 마그네슘플루오라이드(magnesium fluoride), 칼슘플루오라이드(calcium fluoride), 스트론튬플루오라이드(strontium fluoride), 또는 바륨플루오라이드(barium fluoride)를 포함하는 것을 특징으로 하는 박막 트랜지스터.Compounds containing an element selected from Group 7 and an element selected from Group 2 are magnesium fluoride, calcium fluoride, strontium fluoride, or barium fluoride. a thin film transistor comprising barium fluoride). 제1항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 상기 비전도층의 두께는 1Å 내지 50Å인 것을 특징으로 하는 박막 트랜지스터.The thickness of the non-conductive layer is a thin film transistor, characterized in that 1 to 50 kHz. 제1항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 상기 박막 트랜지스터는 플라스틱 기판 상에 구비된 것을 특징으로 하는 박막 트랜지스터.The thin film transistor is provided on a plastic substrate. 복수개의 부화소를 갖고, 상기 각 부화소에 적어도 하나의 박막 트랜지스터를 구비한 것으로, 상기 박막 트랜지스터 중 적어도 하나가 제1항 내지 제10항 중 어느 한 항의 박막 트랜지스터인 것을 특징으로 하는 평판 표시장치.A plurality of subpixels, each subpixel having at least one thin film transistor, wherein at least one of the thin film transistors is the thin film transistor according to any one of claims 1 to 10. . 제 13 항에 있어서,The method of claim 13, 상기 부화소는 플라스틱 기판 상에 구비된 것을 특징으로 하는 평판 표시장치.And the subpixel is provided on a plastic substrate.
KR1020030086047A 2003-11-29 2003-11-29 TFT and Flat panel display therewith KR100669702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086047A KR100669702B1 (en) 2003-11-29 2003-11-29 TFT and Flat panel display therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086047A KR100669702B1 (en) 2003-11-29 2003-11-29 TFT and Flat panel display therewith

Publications (2)

Publication Number Publication Date
KR20050052183A true KR20050052183A (en) 2005-06-02
KR100669702B1 KR100669702B1 (en) 2007-01-16

Family

ID=37248295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086047A KR100669702B1 (en) 2003-11-29 2003-11-29 TFT and Flat panel display therewith

Country Status (1)

Country Link
KR (1) KR100669702B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227893A1 (en) * 2010-03-16 2011-09-22 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805035B2 (en) * 1990-05-29 1998-09-30 株式会社 半導体エネルギー研究所 Thin film transistor
JP2515947B2 (en) * 1992-05-29 1996-07-10 株式会社日立製作所 Superconducting element
KR19980044985A (en) * 1996-12-09 1998-09-15 양승택 Field effect transistor and its manufacturing method
JP3060976B2 (en) * 1997-01-21 2000-07-10 日本電気株式会社 MOSFET and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227893A1 (en) * 2010-03-16 2011-09-22 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display including the same

Also Published As

Publication number Publication date
KR100669702B1 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100647660B1 (en) A thin film transistor, and a flat panel display employing the same
JP4358152B2 (en) Thin film transistor and flat panel display having the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
CN102280467B (en) Organic light emitting display and manufacture method thereof
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
JP2006253675A (en) Organic thin film transistor and flat panel display device comprising it
EP1715531A1 (en) Thin film transistor (TFT) and flat panel display including the TFT
JP2005286329A (en) Organic field effect transistor, flat display device comprising the same, and method for manufacturing the organic field effect transistor
EP1536485A1 (en) Capacitor and flat panel display having the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100683760B1 (en) Thin film transistor and flat panel display device therewith
KR101156444B1 (en) Organic light emitting device and method for manufacturing the same
KR20050052291A (en) Organic electro-luminescent display device
KR100669702B1 (en) TFT and Flat panel display therewith
KR100563060B1 (en) Flat panel display with TFT
KR100647603B1 (en) A thin film transistor and a flat panel display therewith
KR100683665B1 (en) Organic electro-luminescent display device
KR20050077832A (en) Tft and flat panel display therewith
KR100603329B1 (en) TFT and Flat panel display therewith
KR100813852B1 (en) A method for manufacturing organic electro-luminescent display device
KR100592270B1 (en) Thin film transistor and flat panel display device having same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14