KR20050052175A - Method for fabrication of passivation layer in semiconductor device - Google Patents
Method for fabrication of passivation layer in semiconductor device Download PDFInfo
- Publication number
- KR20050052175A KR20050052175A KR1020030086039A KR20030086039A KR20050052175A KR 20050052175 A KR20050052175 A KR 20050052175A KR 1020030086039 A KR1020030086039 A KR 1020030086039A KR 20030086039 A KR20030086039 A KR 20030086039A KR 20050052175 A KR20050052175 A KR 20050052175A
- Authority
- KR
- South Korea
- Prior art keywords
- polyimide
- film
- forming
- pattern
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 유기 보호막 형성 공정시 하나의 마스크를 이용하면서도, 폴리이미드의 손실을 줄이며, 경화시 폴리이미드가 플로우되는 것을 방지할 수 있는 반도체 소자의 보호막 형성 방법을 제공하기 위한 것으로 이를 위해 본 발명은, 소정의 도전패턴이 형성된 기판 상에 버퍼 산화막과 질화막을 차례로 형성하는 단계; 상기 질화막 상에 네가티브 프로파일을 갖는 폴리이미드 패턴을 형성하는 단계; 상기 폴리이미드 패턴 상의 스컴을 제거하는 단계; 상기 폴리이미드 패턴을 경화시키는 단계; 및 상기 질화막과 상기 산화막을 차례로 식각하는 단계를 포함하는 반도체 소자의 보호막 형성 방법을 제공한다. The present invention is to provide a method for forming a protective film of a semiconductor device that can reduce the loss of polyimide, and prevent the flow of polyimide during curing, while using a mask in the organic protective film forming process. Forming a buffer oxide film and a nitride film sequentially on the substrate on which the predetermined conductive pattern is formed; Forming a polyimide pattern having a negative profile on the nitride film; Removing scum on the polyimide pattern; Curing the polyimide pattern; And etching the nitride film and the oxide film in sequence.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 보호막(Passivation layer) 형성을 위한 PIX 공정 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a PIX process method for forming a passivation layer of a semiconductor device.
일반적으로, 패키지 공정이 실시되기 전 단계의 반도체 소자의 표면에는 순차적으로 반도체 소자를 외부와 전기적으로 연결시키는 와이어 본딩과, 반도체 소자의 표면을 외부의 영향으로부터 보호하여 소자 특성의 안정화를 도모하기 위한 보호막과, 우주선 입자(Alpha particla)가 소자에 침투되어 발생하는 소프트 에러(Soft error)를 방지하기 위한 유기 보호막(Organic passivation layer)이 형성되며, 이러한 유기 보호막으로 가장 널리 사용되는 것이 폴리이미드(Polyimide)이다.In general, the surface of the semiconductor device prior to the package process is performed in order to stabilize the device characteristics by sequentially wire bonding electrically connecting the semiconductor device to the outside and protecting the surface of the semiconductor device from external influences. A protective film and an organic passivation layer are formed to prevent soft errors caused by the penetration of coarse particles (Alpha particla) into the device, and polyimide is most widely used as the organic protective film. )to be.
도 1a 및 도 1b는 패드 형성 부위에 유기 보호막을 형성하는 PIX 공정을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a PIX process of forming an organic protective film on a pad forming portion.
도 1a를 참조하면, 트랜지스터 형성 공정과 금속배선 형성 공정 등 소정의 공정이 완료된 기판(100) 상에 패드(101)가 형성되어 있다. 주지된 바와 같이. 패드(101)는 반도체 소자에서는 외부의 입출력 단자 예컨대, 리드 프레임(Lead frame)과 전기적으로 접속되는 부분이다. 따라서, Al과 같이 전기 전도성이 우수한 금속 물질을 사용한다.Referring to FIG. 1A, a pad 101 is formed on a substrate 100 on which a predetermined process such as a transistor forming process and a metal wiring forming process is completed. As noted. The pad 101 is a portion electrically connected to an external input / output terminal such as a lead frame in the semiconductor device. Therefore, a metal material having excellent electrical conductivity such as Al is used.
이하에서는 공정 단계를 따라 순차적으로 설명한다. Hereinafter, the process steps will be described sequentially.
패드(101) 상에 아크층(102)을 형성하며, 아크층(102)은 TiN 등을 사용한다. 아크층 상에 HDP(High Density Plamsa) 산화막 등을 이용하여 버퍼 산화막(103)을 형성한 다음, 버퍼 산화막(103) 상에 질화막(104)을 형성한다.An arc layer 102 is formed on the pad 101, and the arc layer 102 uses TiN or the like. A buffer oxide film 103 is formed on the arc layer using an HDP (High Density Plamsa) oxide film or the like, and then a nitride film 104 is formed on the buffer oxide film 103.
여기서, 질화막(104)은 보호막으로 사용되며, 실리콘산화질화막 또는 실리콘질화막 등의 절연성 물질막을 포함한다. 한편, 질화막(104)이 아크층(102) 또는 패드(101)와 직접 접촉될 경우 두 층간의 스트레스가 증가하여 크랙(Crack)이 발생할 가능성이 증가하므로 둘 사이의 완충 역할을 하도록 버퍼 산화막(103)을 사용한다.Here, the nitride film 104 is used as a protective film and includes an insulating material film such as a silicon oxynitride film or a silicon nitride film. On the other hand, when the nitride film 104 is in direct contact with the arc layer 102 or the pad 101, the stress between the two layers increases and the likelihood of cracking increases, so that the buffer oxide film 103 acts as a buffer between the two layers. ).
질화막(104) 상에 와이어 본딩이 이루어질 패드의 소정 부분을 오픈시키기 위한 패드 오픈 마스크인 포토레지스트 패턴(105)을 형성한다. 이러한, 패드 오픈 공정시 통상 리던던시 회로의 동작을 위해 레이져 융단을 하기 위한 퓨즈박스 형성 공정도 이루어진다.A photoresist pattern 105, which is a pad open mask for opening a predetermined portion of the pad to which wire bonding is to be formed, is formed on the nitride film 104. In the pad opening process, a fuse box forming process for performing laser melting for the operation of a redundancy circuit is also performed.
따라서, 포토레지스트 패턴(105)은 도면에 도시되지는 않았지만, 퓨즈박스 형성 부분도 정의하게 된다.Thus, the photoresist pattern 105, although not shown in the figure, will also define the fuse box forming portion.
이어서, 포토레지스트 패턴을 식각마스크로 질화막(104)과 버퍼 산화막(103) 및 아크층(102)을 식각하여 패드(101)의 소정 부분을 오픈시킨다.Subsequently, the nitride film 104, the buffer oxide film 103, and the arc layer 102 are etched using the photoresist pattern as an etch mask to open a predetermined portion of the pad 101.
이어서, 도 1b에 도시된 바와 같이, 전면에 유기 보호막으로 사용될 폴리이미드(106)를 도포한 다음, 소프트 경화 공정을 실시한 다음, 폴리이미드를 패터닝하기 위한 포토레지스트 패턴(107)을 형성한다.Subsequently, as shown in FIG. 1B, a polyimide 106 to be used as an organic protective film is coated on the entire surface, followed by a soft curing process, and then a photoresist pattern 107 for patterning the polyimide is formed.
이어서, 포토레지스트 패턴(107)을 식각마스크로 폴리이미드(106)을 식각함 다음, 포토레지스트 패턴(107)을 제거함으로써 보호막 패턴 형성 공정이 완료된다. Subsequently, the polyimide 106 is etched using the photoresist pattern 107 as an etch mask, and then the protective film pattern forming process is completed by removing the photoresist pattern 107.
한편, 전술한 도 1a 및 도 1b의 공정에서는 두번의 마스크 공정이 실시되므로 공정이 복잡해지고 생산 비용이 증가하는 문제점이 발생한다.Meanwhile, in the above-described processes of FIGS. 1A and 1B, since two mask processes are performed, the process becomes complicated and the production cost increases.
따라서, 이를 하나의 마스크를 이용하는 공정 기술이 제안되었다.Therefore, a process technology using this one mask has been proposed.
도 2는 하나의 마스크를 이용하여 보호막 형성 공정을 진행할 경우 발생하는 문제점을 설명하기 위한 SEM 사진이다.2 is a SEM photograph illustrating a problem that occurs when the protective film forming process is performed using one mask.
그러나, 하나의 마스크를 이용하는 경우에는 폴리이미드 패턴을 이용하여 리페어 퓨자 단자(즉, 퓨즈박스)와 같은 상대적으로 좁은 스페이싱을 갖는 부분에서는 폴리이미드의 두께를 기존에 사용하던 것에 비해 1/2 정도로 하여야 한다. 또한, 식각 공정인 폴리이미드의 스컴(Scum)을 제거하는 공정과 버퍼 산화막과 질화막을 식각하는 공정 및 리페어 퓨즈 상부의 산화막을 일부 제거하는 공정 등에서 폴리이미드의 어깨(Shoulder)와 같이 취약한 부분에서 보호막의 두게가 상대적으로 얇게 남아 있게 된다. 도 2의 'X'는 이렇게 보호막이 취약해진 부분을 나타낸다. 이로 인해 패키지 조립 과정 또는 신뢰성 평가 과정에서 크랙이 발생하거나 소프트 에러가 발생할 가능성이 증가하게 된다.However, when using a single mask, the polyimide pattern should be about 1/2 the thickness of the polyimide in a relatively narrow spacing portion such as a repair fuser terminal (i.e. fuse box). do. In addition, a protective film is formed in a weak portion such as a shoulder of the polyimide in a process of removing a scum of polyimide, an etching process, a process of etching a buffer oxide and a nitride film, and a process of removing a portion of the oxide film on the repair fuse. The thickness of the remains relatively thin. 'X' of FIG. 2 indicates a portion where the protective film is weak. This increases the likelihood of cracking or soft errors during package assembly or reliability evaluation.
도 3은 리페어 퓨즈를 도시한 평면 SEM 사진이다.3 is a planar SEM photograph of the repair fuse.
도 3을 참조하면, 각기 다른 사이즈를 갖는 리페어 퓨즈 박스의 패턴 형성 전과 큐어링 후의 사진이 도시되어 있다. 여기서, 큐어링 공정 진행시 단축에서의 CD 바이어스는 0.45㎛, 장축에서는 2.76㎛로 각각 제어하였다.Referring to FIG. 3, photographs before and after patterning of repair fuse boxes having different sizes are illustrated. Here, the CD bias in the short axis during the curing process was controlled to 0.45 m and the long axis to 2.76 m, respectively.
노광 후에 현상을 통하여 폴리이미드 패턴을 형성한 다음에 경화 단계를 통상적으로 350℃의 온도에서 30분 ∼ 60분 정도 실시하며, 이 과정 중에 폴리이미드가 일부 플로우되어 리던던시 리페어 퓨즈 단자 부위 오픈을 위한 개구부의 스페이싱을 제어하기가 힘들게 된다. After the exposure, the polyimide pattern is formed through development, and then the curing step is typically performed at a temperature of 350 ° C. for 30 to 60 minutes, during which the polyimide is partially flowed to open the redundancy repair fuse terminal. Control of spacing becomes difficult.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 유기 보호막 형성 공정시 하나의 마스크를 이용하면서도, 폴리이미드의 손실을 줄이며, 경화시 폴리이미드가 플로우되는 것을 방지할 수 있는 반도체 소자의 보호막 형성 방법을 제공하는데 그 목적이 있다. The present invention is to solve the above problems of the prior art, while using a single mask in the organic protective film forming process, while reducing the loss of polyimide, the protective film of the semiconductor device that can prevent the flow of polyimide during curing The purpose is to provide a formation method.
상기의 목적을 달성하기 위해 본 발명은, 소정의 도전패턴이 형성된 기판 상에 버퍼 산화막과 질화막을 차례로 형성하는 단계; 상기 질화막 상에 네가티브 프로파일을 갖는 폴리이미드 패턴을 형성하는 단계; 상기 폴리이미드 패턴 상의 스컴을 제거하는 단계; 상기 폴리이미드 패턴을 경화시키는 단계; 및 상기 질화막과 상기 산화막을 차례로 식각하는 단계를 포함하는 반도체 소자의 보호막 형성 방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of sequentially forming a buffer oxide film and a nitride film on a substrate having a predetermined conductive pattern; Forming a polyimide pattern having a negative profile on the nitride film; Removing scum on the polyimide pattern; Curing the polyimide pattern; And etching the nitride film and the oxide film in sequence.
본 발명은 폴리이미드 패턴 형성과 질화막 등의 식각 공정을 하나의 마스크를 이용하여 공정을 진행하며, 이 때 폴리이미드 패턴이 네가티브 프로파일을 갖도록 하여 경화시 폴리이미드의 플로우를 방지한다. The present invention proceeds the process of forming a polyimide pattern and an etching process such as a nitride film using a single mask, and at this time, the polyimide pattern has a negative profile to prevent the flow of polyimide during curing.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 유기 보호막 형성 공정을 도시한 단면도이다.4A to 4C are cross-sectional views illustrating a process of forming an organic protective film according to an embodiment of the present invention.
도 4a를 참조하면, 트랜지스터 형성 공정과 금속배선 형성 공정 등 소정의 공정이 완료된 기판(도시하지 않음) 상에 패드(400)와 리페어 퓨즈(401)가 각각 형성되어 있다. Referring to FIG. 4A, a pad 400 and a repair fuse 401 are formed on a substrate (not shown) where predetermined processes such as a transistor forming process and a metal wiring forming process are completed.
여기서, a-a'는 패드 형성 부분을 나타내고, b-b'은 리페어 퓨즈 형성 부분을 나타낸다.Here, a-a 'represents a pad forming portion and b-b' represents a repair fuse forming portion.
주지된 바와 같이. 패드(400)는 반도체 소자에서는 외부의 입출력 단자 예컨대, 리드 프레임(Lead frame)과 전기적으로 접속되는 부분이며, 리페어 퓨즈(401)는 리페어를 할 경우 결함이 있는 로(Row)나 칼럼(Column)을 제거하기 위해 레이져로 커팅할 수 있게 싱글 라인으로 배치된다.As noted. The pad 400 is a portion electrically connected to an external input / output terminal, for example, a lead frame, in the semiconductor device, and the repair fuse 401 has a defective row or column when repairing. It is arranged in a single line so that it can be cut with a laser to eliminate the problem.
따라서, 패드(400)와 리페어 퓨즈(401)는 Al과 같이 전기 전도성이 우수한 금속 물질을 사용한다.Therefore, the pad 400 and the repair fuse 401 use a metal material having excellent electrical conductivity such as Al.
이하에서는 공정 단계를 따라 순차적으로 설명한다.Hereinafter, the process steps will be described sequentially.
패드(400) 상에 TiN 등을 이용하여 아크층을 형성할 수 있으며, 도면에서 패드(400)는 절연막(402)과 그 상부가 평탄화 되어 있으며, 리페어 퓨즈(401)는 절연막(402)에 의해 둘러 쌓여 있다. An arc layer may be formed on the pad 400 using TiN. In the drawing, the pad 400 has an insulating film 402 and an upper portion thereof, and the repair fuse 401 is formed by the insulating film 402. It is surrounded.
여기서, 절연막(402)은 HDP 산화막, BPSG막, BSG막, PSG막, TEOS막 등이 단독 또는 조합된 구조를 포함한다.Here, the insulating film 402 includes a structure in which an HDP oxide film, a BPSG film, a BSG film, a PSG film, a TEOS film, and the like are singly or combined.
절연막(402)상에 HDP 산화막 등을 이용하여 버퍼 산화막(403)을 형성한 다음, 버퍼 산화막(403) 상에 질화막(404)을 형성한다.A buffer oxide film 403 is formed on the insulating film 402 using an HDP oxide film or the like, and then a nitride film 404 is formed on the buffer oxide film 403.
여기서, 질화막(404)은 보호막으로 사용되며, 실리콘산화질화막 또는 실리콘질화막 등의 절연성 물질막을 포함한다. 한편, 질화막(404)이 패드(400)와 직접 접촉될 경우 두 층간의 스트레스가 증가하여 크랙이 발생할 가능성이 증가하므로 둘 사이의 완충 역할을 하도록 버퍼 산화막(403)을 사용한다.Here, the nitride film 404 is used as a protective film and includes an insulating material film such as a silicon oxynitride film or a silicon nitride film. On the other hand, when the nitride film 404 is in direct contact with the pad 400, the stress between the two layers increases, so the possibility of cracking increases. Thus, the buffer oxide film 403 is used to act as a buffer between the two layers.
질화막(404) 상에 폴리이미드를 도포한 다음, 소프트 경화를 실시한다. 이어서, 폴리이미드 상에 와이어 본딩이 이루어질 패드의 소정 부분을 오픈시키며, 동시에 리페어 퓨즈(401) 상부에 퓨즈 박스를 형성하기 위한 마스크인 포토레지스트 패턴(도시하지 않음)을 형성한다. Polyimide is applied onto the nitride film 404, and then soft curing is performed. Subsequently, a predetermined portion of the pad to be wire bonded is opened on the polyimide, and a photoresist pattern (not shown), which is a mask for forming a fuse box, is formed on the repair fuse 401.
이어서, 포토레지스트 패턴을 식각마스크로 폴리이미드를 식각한 후, 포토레지스트 패턴을 제거한 다음, 폴리이미드를 과도 노광하여 도면부호 '406'과 같이 네가티브 프로파일 갖도록 한다.Subsequently, the polyimide is etched using the photoresist pattern as an etch mask, the photoresist pattern is removed, and the polyimide is overexposed to have a negative profile as shown by reference numeral 406.
이어서, 도 4b에 도시된 바와 같이, 폴리이미드 패턴(405b)의 큐어링을 위한 하드베이크 공정을 실시한다. 이 때, 폴리이미드 패턴(405b)이 네가티브 프로파일을 가지므로 폴리이미드의 끝단에서 발생하는 극단적인 플로우 현상을 억제할 수 있다.Subsequently, as shown in FIG. 4B, a hard bake process for curing the polyimide pattern 405b is performed. At this time, since the polyimide pattern 405b has a negative profile, an extreme flow phenomenon occurring at the end of the polyimide can be suppressed.
이어서, 폴리이미드 패턴(405b)에 존재하는 스컴(406)을 제거한다(407). 스컴 제거시에는 CF4/O2 가스를 사용한다.Next, scum 406 present in the polyimide pattern 405b is removed (407). To remove scum, use CF 4 / O 2 gas.
도 4c에 도시된 바와 같이, 질화막(404)과 버퍼 산화막(403)을 차례로 식각하여 패드(400)를 노출시키는 오픈부9408)를 형성하며, 동시에 리페어 퓨즈(401) 상부에서 절연막(402)의 잔류하는 두께(t)가 1000Å ∼ 5000Å 되도록 하는 오픈부(409)를 형성한다. As shown in FIG. 4C, the nitride film 404 and the buffer oxide film 403 are sequentially etched to form an open portion 9908 that exposes the pad 400, and at the same time, the insulating film 402 is disposed on the repair fuse 401. The open portion 409 is formed such that the remaining thickness t is 1000 kPa to 5000 kPa.
전술한 바와 같이 이루어지는 본 발명은, 폴리이미드 패턴 형성과 질화막 등의 식각 공정을 하나의 마스크를 이용하여 공정을 진행하며, 이 때 과도 노광을 통해 폴리이미드 패턴이 네가티브 프로파일을 갖도록 하여 경화시 폴리이미드의 플로우를 방지할 수 있으며, 공정 단계를 줄여 공정을 단순화할 수 있음을 실시예를 통해 알아 보았다. According to the present invention made as described above, the polyimide pattern is formed and the etching process such as a nitride film is performed using a single mask, and at this time, the polyimide pattern has a negative profile through overexposure so that the polyimide is cured. Through the examples it can be seen that the flow of the process can be prevented, and the process can be simplified to simplify the process.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 바와 같은 본 발명은, 유기 보호막 형성 공정시 하나의 마스크를 이용하면서도, 폴리이미드의 손실을 줄이며, 경화시 폴리이미드가 플로우되는 것을 방지할 수 있어 생산성 및 공정의 신뢰성을 향상시킬 수 있는 효과가 있다.The present invention as described above, while using one mask in the organic protective film forming process, it is possible to reduce the loss of polyimide, prevent the flow of polyimide during curing, thereby improving the productivity and process reliability There is.
도 1a 및 도 1b는 패드 형성 부위에 유기 보호막을 형성하는 PIX 공정을 도시한 단면도.1A and 1B are cross-sectional views showing a PIX process of forming an organic protective film on a pad formation site.
도 2는 하나의 마스크를 이용하여 보호막 형성 공정을 진행할 경우 발생하는 문제점을 설명하기 위한 SEM 사진.Figure 2 is a SEM photograph for explaining the problem that occurs when the protective film forming process using one mask.
도 3은 리페어 퓨즈를 도시한 평면 SEM 사진.3 is a planar SEM photograph showing the repair fuse.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 유기 보호막 형성 공정을 도시한 단면도. 4A to 4C are cross-sectional views illustrating an organic protective film forming process according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
400 : 패드 401 : 리페어 퓨즈400: pad 401: repair fuse
402 : 절연막 403 : 버퍼 산화막402: insulating film 403: buffer oxide film
404 : 질화막 405b : 폴리이미드 패턴404: nitride film 405b: polyimide pattern
408, 409 : 오픈부 408, 409: open section
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086039A KR20050052175A (en) | 2003-11-29 | 2003-11-29 | Method for fabrication of passivation layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086039A KR20050052175A (en) | 2003-11-29 | 2003-11-29 | Method for fabrication of passivation layer in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050052175A true KR20050052175A (en) | 2005-06-02 |
Family
ID=37248288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030086039A KR20050052175A (en) | 2003-11-29 | 2003-11-29 | Method for fabrication of passivation layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050052175A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791022B1 (en) * | 2005-06-03 | 2008-01-03 | 세끼스이화인켐 주식회사 | Method of taking shape simultaneously both column spacer and overcoat on color filter of LCD and negative photoresist composition usable thereto |
-
2003
- 2003-11-29 KR KR1020030086039A patent/KR20050052175A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791022B1 (en) * | 2005-06-03 | 2008-01-03 | 세끼스이화인켐 주식회사 | Method of taking shape simultaneously both column spacer and overcoat on color filter of LCD and negative photoresist composition usable thereto |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| JP2000150519A (en) | Manufacture of semiconductor device | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| JP2003068856A (en) | Fuse element, and semiconductor device and manufacturing method therefor | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| KR20050052175A (en) | Method for fabrication of passivation layer in semiconductor device | |
| US7494928B2 (en) | Method for patterning and etching a passivation layer | |
| KR100605174B1 (en) | Method for forming bonding pad of semiconductor device | |
| KR100681676B1 (en) | Method for forming pad in semiconductor device | |
| JPH10223759A (en) | Method for formation of multilayer interconnection in semiconductor device | |
| KR940007290B1 (en) | Manufacturing method of wirebonding pad | |
| US8119334B2 (en) | Method of making a semiconductor device using negative photoresist | |
| KR100241520B1 (en) | Method for manufacturing semiconductor device | |
| JP2000269326A (en) | Manufacture for semiconductor device | |
| KR100718803B1 (en) | Manufacturing method of semiconductor device | |
| KR100408847B1 (en) | Method for removing residence in process of semiconductor manufacture | |
| KR0179564B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100431992B1 (en) | Method for forming bit line bottom plug of semiconductor device Using the reticle | |
| KR100216730B1 (en) | Semiconductor metal film etching step | |
| KR101199436B1 (en) | Method of manufacturing a semiconductor device | |
| KR100574475B1 (en) | Anti-Fuse Formation Method Using Metal Oxide Layer | |
| KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
| KR20070069918A (en) | Method for fabricating the same of semiconductor device of metal layer | |
| KR19990069749A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |