KR100241520B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
KR100241520B1
KR100241520B1 KR1019970027375A KR19970027375A KR100241520B1 KR 100241520 B1 KR100241520 B1 KR 100241520B1 KR 1019970027375 A KR1019970027375 A KR 1019970027375A KR 19970027375 A KR19970027375 A KR 19970027375A KR 100241520 B1 KR100241520 B1 KR 100241520B1
Authority
KR
South Korea
Prior art keywords
film
pad
sog
protective film
sog film
Prior art date
Application number
KR1019970027375A
Other languages
Korean (ko)
Other versions
KR19990003494A (en
Inventor
신동선
김수찬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027375A priority Critical patent/KR100241520B1/en
Publication of KR19990003494A publication Critical patent/KR19990003494A/en
Application granted granted Critical
Publication of KR100241520B1 publication Critical patent/KR100241520B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

1.청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

본 발명은 절연 평탄화막으로 SOG(Spin On Glass)막을 사용하는 반도체 소자 제조공정에서 패드(Pad)식각공정 및 칩 보호막 형성공정을 개선하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device that improves a pad etching process and a chip protective film forming process in a semiconductor device manufacturing process using a spin on glass (SOG) film as an insulating planarization film.

2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve

패드 식각공정 및 칩 보호막 형성공정을 개선하여 칩 측면에 노출된 SOG막을 효과적으로 밀패시켜 소자의 신뢰성 및 제조공정 단가를 절감하고자 한다.By improving the pad etching process and the chip protection film forming process, the SOG film exposed on the side of the chip is effectively sealed to reduce the reliability of the device and the manufacturing process cost.

3.발명의 해결방법의 요지3. Summary of the solution of the invention

마스크를 사용한 패드 식각후에 노출되는 SOG막을 O2플라즈마 처리하여 SOG막을 후퇴시키고, 보호막을 형성한 후 동일 마스크를 사용하여 패드 식각하므로써, 한가지 마스크를 사용하여 패드를 노출 시키면서 노출된 SOG막도 용이하게 보호막으로 밀폐시킬 수 있다.The SOG film exposed after the pad etching using the mask is subjected to O 2 plasma to retreat the SOG film, and after forming the protective film, the pad is etched using the same mask, so that the exposed SOG film can be easily exposed by exposing the pad using one mask. It can be sealed with a protective film.

4.발명의 중요한 용도4. Important uses of the invention

SOG막이 사용되는 모든 반도체 소자의 제조방법에 적용된다.The SOG film is applied to the manufacturing method of all semiconductor devices used.

Description

반도체 소자 제조방법Semiconductor device manufacturing method

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 다층 금속 배선 형성에 있어서 SOG(Spin-On-Glass)막을 절연 평탄화막으로 사용하는 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using a spin-on-glass (SOG) film as an insulating planarization film in forming a multilayer metal wiring.

일반적으로 다층 금속 패턴의 절연 평탄화막으로 사용하는 SOG막은 뛰어난 저온 평탄화 특성과 공정의 용이성 때문에 다층간 금속배선의 절연 평탄화에 널리 사용되고 있다.In general, an SOG film used as an insulation planarization film of a multilayer metal pattern is widely used for insulation planarization of metal interconnects between layers due to excellent low temperature planarization characteristics and ease of processing.

종래 반도체 소자의 SOG막에서 발생하는 문제점을 도 1을 통하여 설명한다.Problems occurring in the SOG film of the conventional semiconductor device will be described with reference to FIG.

도 1은 실리콘 기판(1)상에 절연막(2), 하층 금속 배선(3), 제 1 층간절연막(4), SOG막(5), 제 2 층간절연막(6), 상층 금속 배선(7), 보호 산화막(8) 및 보호 질화막(9)을 순차적으로 형성한 후 패드(Pad) 마스크(도시 않됨)를 이용한 식각공정으로 패드 지역에 폴리실리콘 패드(10)가 노출되며, 마스크 공정의 결과로 상기 SOG막(5)이 노출된 상태의 단면도이다. 이때 대기중에 노출된 SOG막(5)을 따라 대기중의 수분이 칩의 내부지역으로 침투한다.1 shows an insulating film 2, a lower metal wiring 3, a first interlayer insulating film 4, an SOG film 5, a second interlayer insulating film 6, and an upper metal wiring 7 on a silicon substrate 1. After forming the protective oxide film 8 and the protective nitride film 9 in sequence, the polysilicon pad 10 is exposed to the pad area by an etching process using a pad mask (not shown). It is sectional drawing of the state in which the said SOG film | membrane 5 was exposed. At this time, moisture in the air penetrates into the inner region of the chip along the SOG film 5 exposed to the air.

또한 패키지(package)전 공정인 폴리마이드 열경화 공정, 열가속 시험, 또는 소자 사용중 온도 상승시에 수분이 침투하여 내부에서 수증기로 분출된다. 상기 수증기는 SOG막(5)과 상층 금속 배선(7) 사이에 공극(Void);(A)을 유발시킨다. 상기 공극(A)의 유발로 인하여 상층막에 박리(B)가 발생한다. 한가지의 패드 마스크 만을 사용하여 식각하였을 경우에 식각된 부위의 소자의 외각지역이나, 소자의 리페어(Repare)를 위한 퓨즈 박스(Fuse Box)지역이나, 리드 프래임(Lead Frame)에 와이어(Wire)를 접착 시킬 패드 지역에 문제점이 발생한다.In addition, moisture is infiltrated during the polyamide heat curing process, a heat acceleration test, or a temperature rise during the use of the device, which is a pre-package process, and is ejected into water vapor from the inside. The water vapor causes voids (A) between the SOG film 5 and the upper metal wiring 7. Peeling (B) occurs in the upper layer due to the induction of the voids (A). In case of etching using only one pad mask, wire is connected to the outer area of the device in the etched area, the fuse box area for the repair of the device, or the lead frame. Problems occur in the pad area to be bonded.

또한 소자 내부의 수증기압에 의한 상층 르프팅(Lifting)의 기계적인 힘은 주위의 금속 배선이나 비아 등의 상하층의 금속 연결 부위를 절단 시킬 수 있으므로 소자의 불량을 초래하게 되거나 수명을 단축시킨다.In addition, the mechanical force of the upper layer rifting due to the water vapor pressure inside the device can cut the metal connection part of the upper and lower layers such as the surrounding metal wiring or vias, resulting in device defects or shortening the lifespan.

상기한 문제점을 해소하기 위한 종래 SOG막을 절연 평탄화막으로 사용하는 반도체 소자 제조방법을 도 2a 내지 도 2c를 통하여 설명하면 다음과 같다.A semiconductor device manufacturing method using a conventional SOG film as an insulating planarization film for solving the above problems will be described below with reference to FIGS. 2A to 2C.

도 2a는 실리콘 기판(11)상에 절연막(12), 하층 금속 배선(13), 제 1 층간절연막(14), SOG막(15), 제 2 층간절연막(16), 상층 금속 배선(17) 및 보호 산화막(18)을 순차적으로 형성한 후 제 1 패드(Pad) 마스크(도시 않됨)를 이용한 식각공정으로 패드 지역에 폴리실리콘 패드(20)가 노출되며, 제 1 마스크 공정의 결과로 상기 SOG막(15)이 노출된 상태의 단면도이다.2A shows an insulating film 12, a lower metal wiring 13, a first interlayer insulating film 14, an SOG film 15, a second interlayer insulating film 16, and an upper metal wiring 17 on a silicon substrate 11. And sequentially forming the protective oxide film 18 and then exposing the polysilicon pad 20 to the pad region by an etching process using a first pad mask (not shown), and as a result of the first mask process, the SOG. It is sectional drawing of the state in which the film | membrane 15 was exposed.

도 2b는 상기 SOG막(15)의 노출을 막기 위하여 전체 상부면에 보호 질화막(19)을 형성한 상태의 단면도로서, 전기 도전이 되어야할 폴리실리콘 패드(20)가 보호 질화막(19)으로 덮여 있으므로 이 부분의 보호 질화막(19)을 제거하여야 한다.FIG. 2B is a cross-sectional view of the protective nitride film 19 formed on the entire upper surface of the SOG film 15 to prevent exposure thereof. The polysilicon pad 20 to be electrically conductive is covered with the protective nitride film 19. Therefore, the protective nitride film 19 of this part should be removed.

도 2c는 패드 지역에 형성된 상기 보호 질화막(19)이 제거 되도록 제 2 패드마스크를 이용한 식각공정으로 폴리실리콘 패드(20)를 노출 시킨 상태의 단면도이다. 제 2 마스크 공정은 보호질화막(19)이 노출된 SOG막(15) 부분을 덮도록 진행한다.FIG. 2C is a cross-sectional view of the polysilicon pad 20 exposed by an etching process using a second pad mask to remove the protective nitride film 19 formed in the pad region. The second mask process is performed so that the protective nitride film 19 covers the exposed portion of the SOG film 15.

상술한 바와같이 종래 SOG막(5)의 노출을 방지하기 위하여 제 1 및 2 패드 마스크를 사용하므로 공정이 번거럽고 패드 마스크 제작 비용이 많이 소모된다.As described above, since the first and second pad masks are used to prevent the exposure of the conventional SOG film 5, the process is cumbersome and the pad mask manufacturing cost is high.

따라서 본 발명은 패드식각후 노출된 SOG막만을 일부제거하고 다시 보호막으로 메움으로써 상술한 문제점을 해소 할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of solving the above-mentioned problems by partially removing only the exposed SOG film after pad etching and then filling it with a protective film.

상기한 목적을 달성하기 위한 본 발명의 제 1 실시예는 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와, 패드 마스크를 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 노출 시킨후 감광막 패턴을 제거하고, 이때 상기 SOG막이 노출되는 단계와, 산소 플라즈마를 조사하여 노출된 상기 SOG막을 일정깊이 까지 후퇴시켜 홈을 형성하는 단계와, 전체 상부면에 제 1 및 2 보호막을 형성하는 단계와, 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 1 및 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 1 및 2 보호막으로 매립되는 것을 특징으로 한다.A first embodiment of the present invention for achieving the above object is a step of providing a silicon substrate, the SOG film is applied as an insulating planarization film, the upper metal wiring is completed, and the etching process using a pad mask polysilicon of the pad area Exposing the pad and then removing the photoresist pattern, wherein the SOG film is exposed; and retreating the exposed SOG film to a predetermined depth by irradiating oxygen plasma to form grooves; Forming a passivation layer, and etching the first and second passivation layers formed in the pad region by an etching process using the pad mask again to expose the polysilicon pads, wherein the grooves are filled with the first and second passivation layers. It is characterized by.

상기한 목적을 달성하기 위한 본 발명의 제 2 실시예는 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와, 전체 상부면에 제 1 보호막을 형성하는 단계와, 패드 마스크를 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 노출 시킨후 감광막 패턴을 제거하고, 이때 상기 SOG막이 노출되는 단계와, 산소 플라즈마를 조사하여 노출된 상기 SOG막을 일정깊이 까지 후퇴시켜 홈을 형성하는 단계와, 전체 상부면에 제 2 보호막을 형성하는 단계와, 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 2 보호막으로 매립되는 것을 특징으로 한다.A second embodiment of the present invention for achieving the above object is a step of providing a silicon substrate is applied to the SOG film as the insulating planarization film, the upper metal wiring is completed, forming a first protective film on the entire upper surface and After exposing the polysilicon pads in the pad area by an etching process using a pad mask, the photoresist pattern is removed. At this time, the SOG film is exposed and the exposed SOG film is retracted to a certain depth by irradiating oxygen plasma. Forming a second passivation layer on the entire upper surface, and etching the second passivation layer formed on the pad area by using the pad mask again to expose the polysilicon pad. Is embedded in the second protective film.

상기한 목적을 달성하기 위한 본 발명의 제 3 실시예는 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와, 감광막 패턴을 식각마스크로 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 및 상기 SOG막이 노출되는 단계와, 산소 플라즈마 애슁 공정으로 상기 감광막 패턴을 제거하는 동시에 상기 SOG막 일부가 변질되는 단계와, 습식 식각 공정으로 상기 변질된 SOG막의 일부를 제거하므로 일정깊이까지 후퇴되어 홈을 형성하는 단계와, 전체 상부면에 제 1 및 2 보호막을 형성하는 단계와, 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 1 및 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 1 및 2 보호막으로 매립되는 것을 특징으로 한다.A third embodiment of the present invention for achieving the above object is to provide a silicon substrate with an SOG film applied as an insulating planarization film, the upper metal wiring is completed, and an etching process using the photoresist pattern as an etching mask Exposing the polysilicon pad and the SOG film, removing the photoresist pattern by an oxygen plasma ashing process, and deteriorating a portion of the SOG film, and removing a portion of the deteriorated SOG film by a wet etching process. Retreating to a depth to form a groove, forming first and second passivation layers on the entire upper surface, and etching the first and second passivation layers formed in the pad region by etching again using the pad mask. Exposing the polysilicon pads, wherein the grooves are filled with the first and second passivation layers. .

상기한 목적을 달성하기 위한 본 발명의 제 4 실시예는 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와, 제 1 보호막을 형성하는 단계와, 감광막 패턴을 식각마스크로 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 및 상기 SOG막이 노출되는 단계와, 산소 플라즈마 애슁 공정으로 상기 감광막 패턴을 제거하는 동시에 상기 SOG막 일부가 변질되는 단계와, 습식 식각 공정으로 상기 변질된 SOG막의 일부를 제거하므로 일정깊이까지 후퇴되어 홈을 형성하는 단계와, 전체 상부면에 제 2 보호막을 형성하는 단계와, 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 2 보호막으로 매립되는 것을 특징으로 한다.A fourth embodiment of the present invention for achieving the above object is a step of providing a silicon substrate, the SOG film is applied as the insulating planarization film, the upper metal wiring is completed, forming the first protective film, and the photoresist pattern Exposing the polysilicon pad of the pad region and the SOG film to an etching process using an etching mask, removing the photoresist pattern by an oxygen plasma ashing process, and deteriorating a portion of the SOG film, and performing a wet etching process. Since the part of the deteriorated SOG film is removed, it is retracted to a predetermined depth to form a groove, a second protective film is formed on the entire upper surface, and the second region formed in the pad area is etched using the pad mask again. The protective film is etched to expose the polysilicon pad, wherein the groove is filled with the second protective film. It is characterized by.

도 1은 종래 제 1 실시예에 의한 반도체 소자 제조방법을 설명하기 위한 소자의 단면도.1 is a cross-sectional view of a device for explaining a method of manufacturing a semiconductor device according to a first embodiment of the prior art.

도 2a 내지 도 2c는 종래 제 2 실시예에 의한 반도체 소자 제조방법을 설명하기 위한 소자의 단면도.2A to 2C are cross-sectional views of a device for explaining a method of manufacturing a semiconductor device according to a second embodiment of the prior art.

도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 소자의 단면도.3A to 3D are cross-sectional views of devices for explaining a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 제 2실시예에 따른 반도체 소자 제조방법을 설명하기 위한 소자의 단면도.4A through 4E are cross-sectional views of devices for describing a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11, 21 및 41 : 실리콘 기판 2, 12, 22, 및 42 : 절연막1, 11, 21, and 41: silicon substrates 2, 12, 22, and 42: insulating film

3, 13, 23 및 43 : 하부 금속 배선 4, 14, 24 및 44 : 제 1 층간절연막3, 13, 23, and 43: lower metal wirings 4, 14, 24, and 44: first interlayer insulating film

5, 15, 25 및 45 : SOG막 6, 16, 26 및 46 : 제 2 층간 절연막5, 15, 25, and 45: SOG film 6, 16, 26, and 46: second interlayer insulating film

7, 17, 27 및 47 : 상부 금속 배선 8, 18, 28 및 48 : 보호 산화막7, 17, 27, and 47: upper metal wirings 8, 18, 28, and 48: protective oxide film

9, 19, 29 및 49 : 보호 질화막 10, 20, 30, 50 : 폴리실리콘 패드9, 19, 29, and 49: protective nitride films 10, 20, 30, and 50: polysilicon pads

31 및 51 : 홈 53 : 감광막 패턴31 and 51: groove 53: photoresist pattern

이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3d는 본 발명의 제 1 실시예를 설명하기 위한 소자의 단면도이다.3A to 3D are cross-sectional views of devices for explaining the first embodiment of the present invention.

도 3a는 실리콘 기판(21)상에 절연막(22), 하부 금속 배선(23), 제 1 층간 절연막(24), SOG막(25) 및 제 2 층간절연막(26), 상부 금속 배선 패턴(27) 및 제 1 보호막(28)을 순차적으로 형성한 후 제 1 패드 마스크(도시 않됨)를 이용한 포토리소그라피 공정으로 감광막 패턴(도시않됨)을 형성하고, 감광마스크를 식각 마스크로 한 식각공정에 의해 패드지역의 폴리실리콘 패드(30)가 노출되며,이후 감광막 패턴을 제거한 상태의 단면도이다. 상기 마스크 공정의 결과로 SOG막(25)이 노출된다.3A shows an insulating film 22, a lower metal wiring 23, a first interlayer insulating film 24, an SOG film 25 and a second interlayer insulating film 26, and an upper metal wiring pattern 27 on a silicon substrate 21. ) And the first passivation layer 28 are sequentially formed, and then a photoresist pattern (not shown) is formed by a photolithography process using a first pad mask (not shown), followed by an etching process using the photomask as an etching mask. The polysilicon pad 30 in the area is exposed, and is a cross-sectional view of the photoresist pattern removed thereafter. As a result of the mask process, the SOG film 25 is exposed.

도 3b는 산소(O2) 플라즈마를 조사시켜 노출된 SOG막(25)의 측면을 후퇴시킨 상태의 단면도로서, 산소 플라즈마는 측면에 노출된 SOG막(25) 이외의 다른층은 전혀 영향을 주지 않는다. 따라서 SOG막(25)의 일부분이 후퇴 되어 홈(31)이 발생한다. 이는 산소 플라즈마와 SOG막(25)내의 탄화수소기(CxHy-)가 반응하여 이산화탄소(CO2)로 배출 되면서 부피가 수축되기 때문이다. 산소 플라즈마의 식각시간과 산소가스의 량은 후속공정인 도 3c의 제 2 보호막(29)의 두께 및 증착 방식을 고려하여 결정한다. 따라서 보호 질화막(29)의 두께가 5000Å인 경우 SOG막(25)은 2000 내지 5000Å의 후퇴가 일어나도록 산소 플라즈마를 조사 시킨다. SOG막(25)의 후퇴 정도는 탄화수소기의 농도 등에 따라 달라진다.FIG. 3B is a cross-sectional view of the side surface of the SOG film 25 exposed by irradiation with an oxygen (O 2 ) plasma. The oxygen plasma has no effect on layers other than the SOG film 25 exposed on the side surface. Do not. Therefore, a part of the SOG film 25 is retracted to generate the groove 31. This is because the oxygen plasma and the hydrocarbon group (C x H y −) in the SOG film 25 react with each other and are discharged to carbon dioxide (CO 2 ) to shrink the volume. The etching time of the oxygen plasma and the amount of oxygen gas are determined in consideration of the thickness and the deposition method of the second passivation layer 29 of FIG. 3C. Therefore, when the thickness of the protective nitride film 29 is 5000 kPa, the SOG film 25 is irradiated with oxygen plasma so that retreat of 2000 to 5000 kPa occurs. The degree of retraction of the SOG film 25 depends on the concentration of the hydrocarbon group and the like.

산소 플라즈마 조사는 감광막 제거장비(Photo Resist Striper), 플라즈마증착 및 식각장비 등에서 행할 수 있다. 또한 감광막 제거장비에서 실시할 경우, 최초 패드 식각후 감광막 패턴의 제거시 동일 장비내에서 연속적으로 실시하므로 공정이 감소된다.Oxygen plasma irradiation can be performed in a photo resist stripper, plasma deposition and etching equipment. In the case of the photoresist stripping equipment, the process is reduced since the photoresist pattern is removed continuously after the first pad etching in the same equipment.

도 3c는 홈(31)이 형성된 SOG막(25) 상태의 실리콘 기판(21) 전체 상부면에 제 2 보호막(29)을 형성한 상태의 단면도로서, 이때 홈(31)은 제 2 보호막(29)으로 메워진다.3C is a cross-sectional view of the second protective film 29 formed on the entire upper surface of the silicon substrate 21 in the SOG film 25 in which the groove 31 is formed, wherein the groove 31 is the second protective film 29. Filled with)

도 3d는 최초 사용된 패드 마스크를 다시 사용하여 패드지역에 형성된 제 2 보호막(29)을 식각하여 폴리실리콘 패드(30)를 노출 시킨상태의 단면도로서, 이때 홈(31)에는 제 2 보호막(29)이 남게 되어 결국 SOG막(25)이 밀폐된다.FIG. 3D is a cross-sectional view of the polysilicon pad 30 exposed by etching the second passivation layer 29 formed in the pad area by using the pad mask used for the first time. In this case, the second passivation layer 29 is formed in the groove 31. ) Remains, and eventually the SOG film 25 is sealed.

상기한 본 발명의 제 1실시예에서,제 1 보호막(28)은 산화막으로서 SiH4 산화막 및 O3-TEOS(Tetra Ethyl-Ortho Silicate) 산화막중 적어도 어느 하나가 사용되고, 제 2 보호막(29)은 질화막이 사용된다. 본 발명의 제 1 실시예에서는 제 1 보호막(28)을 형성한 후 패드 마스크를 이용한 식각공정을 실시 하였으나, 제 1 보호막(28)형성이전 즉, 상부 금속 배선(27)을 형성한 후 패드 마스크를 이용한 식각공정을 실시하고, 감광막 패턴을 제거한 후 산소 플라즈마를 조사 시켜 노출된 SOG막(25)에 홈(31)을 형성하고, 이후 제 1 보호막(28) 및 제 2 보호막(29)을 순차적으로 형성한 후 동일한 패드 마스크를 이용한 식각공정을 실시하여 제 1 및 2 보호막(28 및 29)으로 홈(31)을 메울 수 있다. 또한 본 발명의 제 1 실시예와 동일한 공정순으로 진행하되, 제 1 보호막(28)을 SiH4산화막으로 형성하고, 제 2 보호막(29)을 O3-TEOS 산화막과 질화막을 순차적으로 증착하여 형성할 수 있다.In the first embodiment of the present invention described above, at least one of an SiH 4 oxide film and an O 3 -TEOS (Tetra Ethyl-Ortho Silicate) oxide film is used as the first protective film 28, and the second protective film 29 is a nitride film. This is used. In the first exemplary embodiment of the present invention, an etching process using a pad mask is performed after forming the first passivation layer 28, but before forming the first passivation layer 28, that is, after forming the upper metal wiring 27, the pad mask is formed. After the etching process, the photoresist pattern is removed and the oxygen plasma is irradiated to form the groove 31 in the exposed SOG film 25, and then the first protective film 28 and the second protective film 29 are sequentially After the formation, the etching process using the same pad mask may be performed to fill the grooves 31 with the first and second passivation layers 28 and 29. In the same process as in the first embodiment of the present invention, the first protective film 28 is formed of an SiH 4 oxide film, and the second protective film 29 is formed by sequentially depositing an O 3 -TEOS oxide film and a nitride film. Can be.

도 4a 내지 도 4e는 본 발명의 제 2 실시예를 설명하기 위한 소자의 단면도이다.4A to 4E are cross-sectional views of elements for explaining the second embodiment of the present invention.

도 4a는 실리콘 기판(41)상에 절연막(42), 하부 금속 배선(43), 제 1 층간 절연막(44), SOG막(45), 제 2 층간절연막(46), 상부 금속 배선(47) 및 제 1 보호막(48)을 순차적으로 형성한 후 패드 마스크(도시 않됨)를 이용한 포토리소그라피 공정으로 감광막 패턴(53)을 형성하고, 감광막 패턴(53)을 식각마스크로 한 식각공정에 의해 패드 지역의 폴리실리콘 패드(50)가 노출되며, 마스크 공정의 결과로 상기 SOG막(45)이 노출된 상태의 단면도이다.4A shows an insulating film 42, a lower metal wiring 43, a first interlayer insulating film 44, an SOG film 45, a second interlayer insulating film 46, and an upper metal wiring 47 on a silicon substrate 41. And forming a photoresist pattern 53 by a photolithography process using a pad mask (not shown) after sequentially forming the first passivation layer 48, and etching the pad region by an etching process using the photoresist pattern 53 as an etching mask. Polysilicon pad 50 is exposed, and the SOG film 45 is exposed as a result of the mask process.

도 4b는 산소(O2) 플라즈마를 이용하여 감광막(53)을 제거하고 동시에 노출된 SOG막(45)을 애슁(Ashing)하는 상태의 단면도로서, 산소 플라즈마는 유기계 성분을 포함하고 있는 SOG막(45)과 반응하며 다른층은 전혀 영향을 주지 않는다. 따라서 유기계 성분을 포함하고 있는 SOG막(45)의 일부분이 변질(52)이 되며 이는 후속 산화막 식각제 사용시 식각율을 다른 산화막 및 폴리실리콘에 비해 과대하게 만들기위한 것이다.4B is a cross-sectional view of the photoresist 53 being removed using an oxygen (O 2 ) plasma and ashing the exposed SOG film 45 at the same time. The oxygen plasma includes an SOG film containing an organic component ( 45) and other layers have no effect. Therefore, a part of the SOG film 45 including the organic component is deteriorated 52, which is to make the etch rate excessive when compared to other oxide films and polysilicon when using a subsequent oxide etching agent.

도 4c는 웨이퍼를 산화막 식각제(도시 않됨)에 넣어 SOG막(45)의 일부분이 변질(52)된 부분을 제거한 상태의 단면도로서, 산소 플라즈마에 의해 변질된 SOG막(45)은 다른 층에 비해 상대적으로 식각률이 크기 때문에 일정 시간 식각제에 담구었을 때 SOG막(45)의 변질된 부분만 제거되어 홈(51)이 형성된다.4C is a cross-sectional view of a portion in which a portion of the SOG film 45 is deformed 52 by removing the wafer into an oxide etchant (not shown), and the SOG film 45 deteriorated by oxygen plasma is disposed on another layer. In comparison, since the etching rate is relatively high, only the deteriorated portion of the SOG film 45 is removed when immersed in the etchant for a predetermined time, thereby forming the groove 51.

도 4d는 홈(51)이 형성된 상태에서 전체 상부면에 제 2 보호막(49)을 형성한 상태의 단면도로서, 이때 홈(51)은 제 2 보호막(49)으로 메워진다.FIG. 4D is a cross-sectional view of the second passivation layer 49 formed on the entire upper surface with the groove 51 formed, and the groove 51 is filled with the second passivation layer 49.

도 4e는 최초 사용된 패드 마스크를 다시 사용하여 전기도전이 되어야 할 패드 지역에 형성된 제 2 보호막(49)을 식각하여 폴리실리콘 패드(50)를 노출시킨 상태의 단면도로서, 이때 홈(51)에는 제 2 보호막(29)이 남게되어 결국 SOG막(45)이 밀폐된다.FIG. 4E is a cross-sectional view of the polysilicon pad 50 exposed by etching the second passivation layer 49 formed in the pad area to be electrically conductive by using the pad mask originally used. The second passivation layer 29 remains, which eventually seals the SOG film 45.

상기한 본 발명의 제 2 실시예에서,제 1 보호막(48)은 산화막으로서 SiH4산화막 및 O3-TEOS(Tetra Ethyl-Ortho Silicate) 산화막 중 적어도 어느 하나가 사용되고, 제 2 보호막(49)은 질화막이 사용된다. 본 발명의 제 2 실시예에서는 제 1 보호막(48)을 형성한 후 패드 마스크를 이용한 식각공정을 실시하였으나, 제 1 보호막(48) 형성이전 즉, 상부 금속 배선(47)을 형성한 후 패드 마스크를 이용한 식각공정을 실시하고, 감광막 패턴을 제거한 후 산소 플라즈마를 조사 시켜 노출된 SOG막(45)에 홈(51)을 형성하고, 이후 제 1 보호막(48) 및 제 2 보호막(59)을 순차적으로 형성한 후 동일한 패드 마스크를 이용한 식각공정을 실시하여 제 1 및 2 보호막(48 및 49)으로 홈(51)을 메울 수 있다. 또한 본 발명의 제 2 실시예와 동일한 공정순으로 진행하되, 제 1 보호막(48)을 SiH4산화막으로 형성하고, 제 2 보호막(49)을 O3-TEOS 산화막과 질화막을 순차적으로 증착하여 형성할 수 있다.In the second embodiment of the present invention described above, at least one of an SiH 4 oxide film and an O 3 -TEOS (Tetra Ethyl-Ortho Silicate) oxide film is used as the first protective film 48, and the second protective film 49 is formed of an oxide film. Nitride film is used. In the second embodiment of the present invention, an etching process using a pad mask is performed after the first passivation layer 48 is formed. However, before forming the first passivation layer 48, that is, after forming the upper metal wiring 47, the pad mask is formed. After the etching process, the photoresist pattern is removed, the oxygen plasma is irradiated to form grooves 51 in the exposed SOG film 45, and then the first protective film 48 and the second protective film 59 are sequentially After the formation, the etching process using the same pad mask may be performed to fill the groove 51 with the first and second passivation layers 48 and 49. In the same process as in the second embodiment of the present invention, the first protective film 48 is formed of an SiH 4 oxide film, and the second protective film 49 is formed by sequentially depositing an O 3 -TEOS oxide film and a nitride film. Can be.

상술한 바와같이 본 발명은 SOG막을 다층 금속 배선간 평탄화막으로 사용하는 모든 반도체 소자에 있어서 1 가지 마스크만의 사용으로도 소자의 완벽한 밀패가 가능하다. 소자의 완벽한 밀폐는 후속 열공정 및 열화 가속 시험, 소자사용시 등에 SOG막의 외부 수분 흡수에 의한 소자 불량 가능성을 제거 할 수 있고 소자의 신뢰성 및 수명이 증대 될 수 있다.As described above, in the present invention, in all semiconductor devices using the SOG film as the planarization film between the multi-layered metal wires, the device can be completely sealed even by using only one mask. The complete sealing of the device can eliminate the possibility of device failure due to the absorption of external moisture of the SOG film during subsequent thermal processes, accelerated degradation tests, and device use, and can increase the reliability and lifetime of the device.

또한, 1 가지의 패드 마스크를 사용하므로 종래 2가지의 패드 마스크를 사용할 때 보다 마스크의 설계, 제작, 검증에 사용되는 비용 및 공정단가를 감소 시킬수 있는 효과가 있다.In addition, since one pad mask is used, the cost and process cost of the mask design, fabrication, and verification are reduced compared to those of the conventional two pad masks.

Claims (12)

절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와,Applying a SOG film as an insulating planarization film, and providing a silicon substrate on which upper metal wiring is formed; 패드 마스크를 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 노출 시킨후 감광막 패턴을 제거하고, 이때 상기 SOG막이 노출되는 단계와,Exposing the polysilicon pads in the pad area by an etching process using a pad mask to remove the photoresist pattern, wherein the SOG film is exposed; 산소 플라즈마를 조사하여 노출된 상기 SOG막을 일정깊이 까지 후퇴시켜 홈을 형성하는 단계와,Irradiating oxygen plasma to retreat the exposed SOG film to a predetermined depth to form a groove; 전체 상부면에 제 1 및 2 보호막을 형성하는 단계와,Forming first and second passivation layers on the entire upper surface thereof; 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 1 및 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 1 및 2 보호막으로 매립되는 것을 특징으로 하는 반도체 소자 제조방법.And etching the first and second passivation layers formed on the pad region by using the pad mask again to expose the polysilicon pads, wherein the grooves are filled with the first and second passivation layers. Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 제 1 보호막은 산화막이고 상기 제 2 보호막은 질화막인 것을 특징으로하는 반도체 소자 제조방법.And the first protective film is an oxide film and the second protective film is a nitride film. 제 1 항에 있어서,The method of claim 1, 상기 제 1 보호막은 SiH4산화막 및 O3-TEOS산화막 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자 제조방법.The first protective film is a semiconductor device manufacturing method, characterized in that at least one of SiH 4 oxide film and O 3 -TEOS oxide film. 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와,Applying a SOG film as an insulating planarization film, and providing a silicon substrate on which upper metal wiring is formed; 전체 상부면에 제 1 보호막을 형성하는 단계와,Forming a first passivation layer on the entire upper surface; 패드 마스크를 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 노출 시킨후 감광막 패턴을 제거하고, 이때 상기 SOG막이 노출되는 단계와,Exposing the polysilicon pads in the pad area by an etching process using a pad mask to remove the photoresist pattern, wherein the SOG film is exposed; 산소 플라즈마를 조사하여 노출된 상기 SOG막을 일정깊이 까지 후퇴시켜 홈을 형성하는 단계와,Irradiating oxygen plasma to retreat the exposed SOG film to a predetermined depth to form a groove; 전체 상부면에 제 2 보호막을 형성하는 단계와,Forming a second passivation layer on the entire upper surface; 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 2 보호막으로 매립되는 것을 특징으로 하는 반도체 소자 제조방법.And etching the second passivation layer formed in the pad region by using the pad mask again to expose the polysilicon pad, wherein the groove is filled with the second passivation layer. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 보호막은 산화막이고 상기 제 2 보호막은 질화막인 것을 특징으로하는 반도체 소자 제조방법.And the first protective film is an oxide film and the second protective film is a nitride film. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 보호막은 SiH4산화막이고 상기 제 2 보호막은 O3-TEOS산화막 및 질화막을 순차적으로 형성하는 것을 특징으로하는 반도체 소자 제조방법.The first protective film is a SiH 4 oxide film and the second protective film is a semiconductor device manufacturing method characterized in that to form an O 3 -TEOS oxide film and a nitride film sequentially. 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와,Applying a SOG film as an insulating planarization film, and providing a silicon substrate on which upper metal wiring is formed; 감광막 패턴을 식각마스크로 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 및 상기 SOG막이 노출되는 단계와,Exposing the polysilicon pad in the pad area and the SOG film by an etching process using a photoresist pattern as an etching mask; 산소 플라즈마 애슁 공정으로 상기 감광막 패턴을 제거하는 동시에 상기 SOG막 일부가 변질되는 단계와,Removing a portion of the photoresist pattern by an oxygen plasma ashing process and simultaneously deteriorating a portion of the SOG film; 습식 식각 공정으로 상기 변질된 SOG막의 일부를 제거하므로 일정깊이까지 후퇴되어 홈을 형성하는 단계와,Removing a part of the deteriorated SOG film by a wet etching process so as to retreat to a predetermined depth to form a groove; 전체 상부면에 제 1 및 2 보호막을 형성하는 단계와,Forming first and second passivation layers on the entire upper surface thereof; 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 1 및 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 1 및 2 보호막으로 매립되는 것을 특징으로 하는 반도체 소자 제조방법.And etching the first and second passivation layers formed on the pad region by using the pad mask again to expose the polysilicon pads, wherein the grooves are filled with the first and second passivation layers. Manufacturing method. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 보호막은 산화막이고 상기 제 2 보호막은 질화막인 것을 특징으로하는 반도체 소자 제조방법.And the first protective film is an oxide film and the second protective film is a nitride film. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 보호막은 SiH4산화막 및 O3-TEOS산화막 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자 제조방법.The first protective film is a semiconductor device manufacturing method, characterized in that at least one of SiH 4 oxide film and O 3 -TEOS oxide film. 절연 평탄화막으로 SOG막이 적용되며, 상부 금속 배선 형성이 완료된 실리콘 기판이 제공되는 단계와,Applying a SOG film as an insulating planarization film, and providing a silicon substrate on which upper metal wiring is formed; 제 1 보호막을 형성하는 단계와,Forming a first passivation layer, 감광막 패턴을 식각마스크로 이용한 식각공정으로 패드 지역의 폴리실리콘 패드를 및 상기 SOG막이 노출되는 단계와,Exposing the polysilicon pad in the pad area and the SOG film by an etching process using a photoresist pattern as an etching mask; 산소 플라즈마 애슁 공정으로 상기 감광막 패턴을 제거하는 동시에 상기 SOG막 일부가 변질되는 단계와,Removing a portion of the photoresist pattern by an oxygen plasma ashing process and simultaneously deteriorating a portion of the SOG film; 습식 식각 공정으로 상기 변질된 SOG막의 일부를 제거하므로 일정깊이까지 후퇴되어 홈을 형성하는 단계와,Removing a part of the deteriorated SOG film by a wet etching process so as to retreat to a predetermined depth to form a groove; 전체 상부면에 제 2 보호막을 형성하는 단계와,Forming a second passivation layer on the entire upper surface; 상기 패드 마스크를 다시 이용한 식각공정으로 상기 패드지역에 형성된 상기 제 2 보호막을 식각하여 상기 폴리실리콘 패드를 노출 시키며, 이때 상기 홈은 상기 제 2 보호막으로 매립되는 것을 특징으로 하는 반도체 소자 제조방법.And etching the second passivation layer formed in the pad region by using the pad mask again to expose the polysilicon pad, wherein the groove is filled with the second passivation layer. 제 10 항에 있어서,The method of claim 10, 상기 제 1 보호막은 산화막이고 상기 제 2 보호막은 질화막인 것을 특징으로하는 반도체 소자 제조방법.And the first protective film is an oxide film and the second protective film is a nitride film. 제 10 항에 있어서,The method of claim 10, 상기 제 1 보호막은 SiH4산화막이고 상기 제 2 보호막은 O3-TEOS산화막 및 질화막을 순차적으로 형성하는 것을 특징으로하는 반도체 소자 제조방법.The first protective film is a SiH 4 oxide film and the second protective film is a semiconductor device manufacturing method characterized in that to form an O 3 -TEOS oxide film and a nitride film sequentially.
KR1019970027375A 1997-06-25 1997-06-25 Method for manufacturing semiconductor device KR100241520B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027375A KR100241520B1 (en) 1997-06-25 1997-06-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027375A KR100241520B1 (en) 1997-06-25 1997-06-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR19990003494A KR19990003494A (en) 1999-01-15
KR100241520B1 true KR100241520B1 (en) 2000-02-01

Family

ID=19511228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027375A KR100241520B1 (en) 1997-06-25 1997-06-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100241520B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775026B1 (en) * 2006-05-24 2007-11-09 주식회사 오병 Device of closing dust cover for horizontally movable robot

Also Published As

Publication number Publication date
KR19990003494A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
JP4050631B2 (en) Manufacturing method of electronic device
US8772182B2 (en) Semiconductor device having reinforced low-k insulating film and its manufacture method
JPH08501904A (en) Chip interconnect with breathable etch stop layer
EP1619718A1 (en) Electronic device and its manufacturing method
US20050208781A1 (en) Crackstop with release layer for crack control in semiconductors
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US6716741B2 (en) Method of patterning dielectric layer with low dielectric constant
KR100241520B1 (en) Method for manufacturing semiconductor device
US6693355B1 (en) Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material
JP2006148021A (en) Semiconductor circuit device and manufacturing method thereof
KR100399913B1 (en) Method of forming a dual damascene pattern in a semiconductor device
KR100808585B1 (en) Method of manufacturing semiconductor device
KR100248146B1 (en) Method of fabricating semiconductor device
KR100370125B1 (en) Method for forming interconnection line in semiconductor device
KR100833588B1 (en) Method of manufacturing semiconductor device
KR100199367B1 (en) Method for forming a contact hole of a semiconductor device
KR100341481B1 (en) method of fabricating for semiconductor device
KR100228774B1 (en) Semiconductor integrated circuit
KR100223756B1 (en) Metal contact method for semiconductor equipment
KR101087184B1 (en) Method for forming metal wiring in guard ring region of semiconductor device
KR19980054486A (en) Fuse box opening method of semiconductor device
KR100415988B1 (en) Method for forming a via hole
US20100084733A1 (en) Isolation layer of semiconductor device and manufacturing method thereof
KR20060072409A (en) Method of forming interconnection line for semiconductor device
JP2008130753A (en) Semiconductor chip, and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee