KR20050051332A - Apparatus for switch including network synchronous function in gateway device - Google Patents

Apparatus for switch including network synchronous function in gateway device Download PDF

Info

Publication number
KR20050051332A
KR20050051332A KR1020030085102A KR20030085102A KR20050051332A KR 20050051332 A KR20050051332 A KR 20050051332A KR 1020030085102 A KR1020030085102 A KR 1020030085102A KR 20030085102 A KR20030085102 A KR 20030085102A KR 20050051332 A KR20050051332 A KR 20050051332A
Authority
KR
South Korea
Prior art keywords
clock
unit
receives
control
switch
Prior art date
Application number
KR1020030085102A
Other languages
Korean (ko)
Inventor
성상경
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030085102A priority Critical patent/KR20050051332A/en
Publication of KR20050051332A publication Critical patent/KR20050051332A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/66Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치를 제공하기 위한 것으로, 인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS를 통해 레퍼런스 클럭을 수신하여 이중 하나를 기준 클럭으로 출력하는 레퍼런스 수신부와; 상기 레퍼런스 수신부에서 출력된 기준 클럭을 수신하여 제어부로부터의 제어에 의해 동기된 클럭을 발생시키며 상태 정보를 상기 제어부로 전송하는 클럭 동기부와; 상기 클럭 동기부에서 발생한 클럭을 수신하여 데이터 스트림의 기준 펄스 신호와 동기 클럭을 발생시켜 출력하는 클럭 분배부와; 상위 메인 프로세서와 인터페이스를 수행하여 시스템의 호 연결 정보와 망동기와 스위치부의 상태 제어 및 관리가 상위 메인 프로세서에 의해 수행되도록 하는 상위 정합부와; 상기 상위 정합부를 통해 상위 메인 프로세서로부터 정보를 받아 상기 클럭 동기부의 제어 및 스위치부의 제어를 수행하는 제어부와; 상기 클럭 분배부로부터 데이터 스트림의 기준 펄스 신호와 동기 클럭을 입력받고, 상기 제어부의 제어를 받아 입력 하이웨이로부터 들어오는 시리얼 데이터들의 타임 슬롯을 서로 교환해서 출력시키는 스위치부를 포함하여 구성함으로써, 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행할 수 있게 되는 것이다.The present invention provides a switch device including a network synchronizer function in a gateway device, which receives a clock source synchronized with a digital network from an interface device or receives a reference clock through DOTS and outputs one of them as a reference clock. A reference receiver; A clock synchronizing unit which receives the reference clock output from the reference receiving unit, generates a clock synchronized by the control from the control unit, and transmits state information to the control unit; A clock distributor which receives the clock generated by the clock synchronizer and generates and outputs a reference pulse signal of the data stream and a synchronized clock; An upper matching unit performing an interface with an upper main processor so that call connection information of the system and state control and management of the network unit and the switch unit are performed by the upper main processor; A control unit which receives information from an upper main processor through the upper matching unit and controls the clock synchronization unit and the switch unit; And a switch unit configured to receive a reference pulse signal and a synchronous clock signal of a data stream from the clock distributor and to exchange time slots of serial data coming from an input highway under the control of the controller. Instead of configuring the synchronous device and the switch device, both the synchronizer function and the switch function can be performed on one card.

Description

게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치{Apparatus for switch including network synchronous function in gateway device}Apparatus for switch including network synchronous function in gateway device

본 발명은 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치에 관한 것으로, 특히 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행하기에 적당하도록 한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치에 관한 것이다.The present invention relates to a switch device including a synchronizer function in a gateway device, and more particularly, to provide a switch device suitable for performing both a synchronizer function and a switch function in one card without separately configuring the synchronizer device and the switch device. A switch device including a network synchronizer function in a gateway device.

일반적으로 게이트웨이는 다른 네트워크로 들어가는 입구 역할을 하는 네트워크 포인트이다.In general, a gateway is a network point that acts as an entrance to another network.

라우팅의 관점에서 보면, 인터넷은 많은 게이트웨이 노드들과 호스트 노드들로 구성된 네트워크라 할 수 있는데, 네트워크 사용자들의 컴퓨터들과 웹 페이지와 같은 콘텐츠를 제공하는 컴퓨터들이 바로 호스트 노드들이며, 일반 회사의 네트워크 내에서 트래픽을 통제하는 컴퓨터들이나, 인터넷 서비스 제공자들의 컴퓨터가 바로 게이트웨이 노드들이다.From a routing point of view, the Internet is a network of many gateway nodes and host nodes, where the host nodes are the computers of network users and the computers that provide content such as web pages. The gateway nodes are the computers that control traffic or the computers of Internet service providers.

한 회사의 네트워크에서는 게이트웨이 노드 역할을 하는 컴퓨터가 프락시 서버나 방화벽 서버의 역할을 함께 수행하는 경우도 종종 있다. 게이트웨이는 라우터나 스위치 등의 사용을 필요로 한다.In a company's network, a computer that acts as a gateway node often acts as a proxy server or firewall server. Gateways require the use of routers or switches.

도 1은 일반적인 게이트웨이 장치의 블록구성도이다.1 is a block diagram of a general gateway device.

이에 도시된 바와 같이, 데이터를 입력받아 망동기를 수행하는 망동기 장치(10)와; 상기 망동기 장치(10)에서 망동기된 데이터를 입력받아 타임 슬롯 교환(Time Slot Interchange, TSI) 기능을 수행하여 출력하는 스위치 장치(20)를 포함하여 구성된다.As shown therein, a network synchronizer device 10 which receives data and performs a network synchronizer; And a switch device 20 for receiving the data synchronized with the network synchronizer device 10 to perform a time slot exchange (TSI) function and output the data.

도 2는 도 1에서 망동기 장치의 상세블록도이다.FIG. 2 is a detailed block diagram of the network synchronizer device of FIG. 1.

이에 도시된 바와 같이, 인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS(Digital Office Timing Supply)를 통해 레퍼런스 클럭을 수신하여 동기된 클럭 소스 또는 레퍼런스 클럭 중 하나를 클럭 동기부(12)로 전송하는 레퍼런스 수신부(11)와; 상기 레퍼런스 수신부(11)로부터 동기된 클럭 소스 또는 레퍼런스 클럭을 수신하여 이에 동기된 클럭을 발생시키는 클럭 동기부(12)와; 상기 클럭 동기부(12)에서 발생한 클럭을 수신하여 이를 분주하여 시스템의 각 블록으로 분배하는 클럭 분배부(13)로 구성된다.As illustrated, the clock synchronizer 12 receives either a clock source synchronized with a digital network from an interface device or a reference clock through a digital office timing supply (DOTS). A reference receiver 11 for transmitting to the terminal; A clock synchronizer (12) for receiving a clock source or a reference clock synchronized with the reference receiver (11) and generating a clock synchronized with the reference clock; The clock synchronizing unit 12 includes a clock distribution unit 13 which receives a clock generated by the clock synchronizing unit 12, divides it, and distributes the divided clock to each block of the system.

도 3은 도 1에서 스위치 장치의 상세블록도이다.3 is a detailed block diagram of the switch device of FIG. 1.

이에 도시된 바와 같이, 상기 망동기 장치(10)로부터 시스템 동기 신호를 수신하여 TSI에 필요한 클럭과 프레임 동기 신호를 발생하여 이를 제어 메모리부(Control Memory, CM)(23)와 음성 메모리부(Sound Memory, SM)(24)와 각각의 E1 또는 STM1(Synchronous Transport Module level 1, 동기 트랜스포트 모듈 1 (155.52Mbps)) 가입자 장치로 분배하는 클럭 수신 및 분배부(21)와; 상기 스위치 장치(20)와 상위 장치 간의 인터페이스 기능을 수행하는 상위 정합부(22)와; 상기 클럭 수신 및 분배부(21)로부터 클럭을 분배받고, 상기 상위 정합부(22)를 통해 입출력의 제어를 받으며, 시스템 동기 클럭과 프레임 동기 신호에 의한 순차 읽기 어드레스에 의해 TSI 제어 데이터를 출력하는 제어 메모리부(23)와; 상기 클럭 수신 및 분배부(21)로부터 클럭을 분배받고, 상기 제어 메모리부(23)에서 출력된 TSI 제어 데이터를 임의 읽기 어드레스로 인가받아 순차적으로 쓰기를 수행하고, 저장된 PCM(Pulse Code Modulation, 펄스 부호 변조) 음성 데이터의 타임 슬롯의 위치가 변환되도록 출력 제어를 수행하는 음성 메모리부(24)로 구성된다.As shown in the drawing, a system synchronization signal is received from the network synchronizer device 10 to generate a clock and frame synchronization signal necessary for TSI, and the control memory unit (Control Memory, CM) 23 and the voice memory unit (Sound) are generated. A clock receiving and distributing unit 21 for distributing to the memory, SM) 24, and each E1 or STM1 (Synchronous Transport Module level 1, 155.52 Mbps) subscriber unit; An upper matching unit 22 performing an interface function between the switch device 20 and the upper device; The clock is distributed from the clock receiving and distributing unit 21, the input / output control is performed through the upper matching unit 22, and the TSI control data is output by the sequential read address by the system synchronization clock and the frame synchronization signal. A control memory section 23; The clock is distributed from the clock receiving and distributing unit 21, the TSI control data output from the control memory unit 23 is applied to a random read address, and sequentially written, and stored pulse code modulation (PCM) pulses are stored. Code modulation) voice memory section 24 which performs output control so that the position of the time slot of the voice data is converted.

이와 같이 구성된 종래 장치의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.The operation of the conventional apparatus configured as described above will be described in detail with reference to the accompanying drawings.

먼저 망동기 장치(10)는 디지털 망에 동기된 클럭을 생성하는 장치이다.First, the network synchronizer device 10 is a device for generating a clock synchronized with the digital network.

그래서 망동기 장치(10) 내의 레퍼런스 수신부(11)에서는 E1 또는 STM1 등의 인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS를 통해 레퍼런스 클럭을 수신하여 동기된 클럭 소스 또는 레퍼런스 클럭 중 하나를 클럭 동기부(12)로 보낸다.Thus, the reference receiving unit 11 in the network synchronizer device 10 receives a clock source synchronized with the digital network from an interface device such as E1 or STM1 or receives a reference clock through DOTS, thereby either one of the synchronized clock source or the reference clock. Is sent to the clock synchronizer 12.

그리고 클럭 동기부(12)에서는 레퍼런스 수신부(11)로부터 동기된 클럭 소스 또는 레퍼런스 클럭 중 하나를 기준클럭으로 수신하여 이에 동기된 클럭을 발생시킨다.The clock synchronizer 12 receives one of a clock source or a reference clock synchronized from the reference receiver 11 as a reference clock to generate a clock synchronized with the reference clock.

클럭 분배부(13)는 클럭 동기부(12)에서 발생한 클럭을 수신하여 이를 분주시킨다. 이러한 분주에 의해 클럭이 필요한 시스템의 각 블록으로 분주된 클럭을 분배시킨다.The clock distributor 13 receives and divides the clock generated by the clock synchronizer 12. This division distributes the divided clocks to each block of the system requiring the clocks.

한편 스위치 장치(20)는 망동기 장치에서 망동기된 데이터를 입력받아 타임 슬롯 교환 기능을 수행하는 장치이다.On the other hand, the switch device 20 is a device that performs a time slot exchange function by receiving the data synchronized with the network device.

그래서 스위치 장치(20) 내의 클럭 수신 및 분배부(21)는 망동기 장치(10)의 클럭 분배부(13)를 통해 시스템 동기 신호를 수신하여 TSI에 필요한 클럭과 프레임 동기 신호를 발생시킨다. 그리고 이렇게 발생시킨 클럭과 프레임 동기 신호를 제어 메모리부(23)와 음성 메모리부(24)와 각각의 E1 또는 STM1 가입자 장치로 분배한다.Thus, the clock receiving and distributing unit 21 in the switch device 20 receives the system synchronizing signal through the clock distributing unit 13 of the network synchronizer 10 to generate the clock and frame synchronizing signals required for the TSI. The clock and frame synchronizing signals generated in this way are distributed to the control memory unit 23, the voice memory unit 24, and each E1 or STM1 subscriber device.

상위 정합부(22)는 스위치 장치(20)와 상위 장치 간의 인터페이스 기능을 수행하여 제어 메모리부(23)에 대한 상위 장치에서의 제어가 가능하도록 정합 기능을 수행한다.The upper matching unit 22 performs an interface function between the switch device 20 and the upper device to perform a matching function to enable control of the upper device to the control memory unit 23.

제어 메모리부(23)는 클럭 수신 및 분배부(21)로부터 클럭을 분배받는다. 그리고 상위 정합부(22)를 통해 입출력의 제어를 받는다. 또한 시스템 동기 클럭과 프레임 동기 신호에 의한 순차 읽기 어드레스에 의해 TSI 제어 데이터를 출력하게 된다.The control memory unit 23 receives the clock from the clock receiving and distributing unit 21. Then, the I / O is controlled through the upper matching unit 22. In addition, the TSI control data is output by the sequential read address by the system synchronization clock and the frame synchronization signal.

제어 메모리부(23)에서 출력된 TSI 제어 데이터는 음성 메모리부(24)의 임의 읽기 어드레스로 인가되어 순차적으로 쓰기를 수행하고, 저장된 PCM 데이터의 타임 슬롯의 위치가 변환되도록 출력 제어가 수행된다.The TSI control data output from the control memory section 23 is applied to an arbitrary read address of the voice memory section 24 to sequentially write, and output control is performed so that the position of the time slot of the stored PCM data is converted.

그래서 음성 메모리부(24)는 시스템 동기 클럭과 동기 신호에 의한 순차 쓰기 어드레스와 제어 메모리부(23)에서 출력된 TSI 제어 데이터에 의한 읽기 어드레스에 의해 제어된다.Thus, the voice memory unit 24 is controlled by the sequential write address by the system synchronous clock and the synchronous signal and by the read address by the TSI control data output from the control memory unit 23.

그러나 이러한 종래의 장치는 다음과 같은 문제점이 있었다.However, this conventional device has the following problems.

즉, 종래의 기술은 이러한 기술을 구현하는데 있어서, 여러 종류와 많은 수의 카드로 구성되어 많은 비용이 들어가는 문제점이 있었다. 종래의 망동기 장치를 구현하기 위해서는 2종류 또는 3종류의 카드로 구성되기도 하며, 스위치 장치 또한 2종류 이상의 카드로 구성되고, 이중화를 고려한다면 더욱 많은 수의 카드로 구성되게 된다.In other words, the conventional technology has a problem in that a large cost is made up of various types and a large number of cards in implementing such a technology. To implement a conventional network synchronizer device may be composed of two or three types of cards, the switch device is also composed of two or more types of cards, considering the redundancy is composed of a larger number of cards.

또한 망동기 장치와 스위치 장치가 각각 다른 셀프로 구성됨에 따라 서로간의 신호의 정합을 위해 케이블로 연결되어야 하기 때문에 유지보수와 설치에 비용이 많이 들며, 이러한 여러 장치들의 결합으로 인해 시스템의 신뢰성이 저하되는 문제점이 있었다.In addition, since the network device and the switch device are each composed of different self, they are expensive to maintain and install because they need to be connected by cables to match signals with each other. The combination of these devices lowers the reliability of the system. There was a problem.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행할 수 있는 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치를 제공하는데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned general problems, and an object of the present invention is to perform both the network synchronizer function and the switch function in one card without separately configuring the network synchronizer device and the switch device in the gateway device. The present invention provides a switch device including a network synchronizer function in a gateway device.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치는,In order to achieve the above object, a switch device including a network synchronizer function in a gateway device according to an embodiment of the present invention,

인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS를 통해 레퍼런스 클럭을 수신하여 이중 하나를 기준 클럭으로 출력하는 레퍼런스 수신부와; 상기 레퍼런스 수신부에서 출력된 기준 클럭을 수신하여 제어부로부터의 제어에 의해 동기된 클럭을 발생시키며 상태 정보를 상기 제어부로 전송하는 클럭 동기부와; 상기 클럭 동기부에서 발생한 클럭을 수신하여 데이터 스트림의 기준 펄스 신호와 동기 클럭을 발생시켜 출력하는 클럭 분배부와; 상위 메인 프로세서와 인터페이스를 수행하여 시스템의 호 연결 정보와 망동기와 스위치부의 상태 제어 및 관리가 상위 메인 프로세서에 의해 수행되도록 하는 상위 정합부와; 상기 상위 정합부를 통해 상위 메인 프로세서로부터 정보를 받아 상기 클럭 동기부의 제어 및 스위치부의 제어를 수행하는 제어부와; 상기 클럭 분배부로부터 데이터 스트림의 기준 펄스 신호와 동기 클럭을 입력받고, 상기 제어부의 제어를 받아 입력 하이웨이로부터 들어오는 시리얼 데이터들의 타임 슬롯을 서로 교환해서 출력시키는 스위치부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.A reference receiving unit which receives a clock source synchronized with the digital network from the interface device or receives a reference clock through DOTS and outputs one of them as a reference clock; A clock synchronizing unit which receives the reference clock output from the reference receiving unit, generates a clock synchronized by the control from the control unit, and transmits state information to the control unit; A clock distributor which receives the clock generated by the clock synchronizer and generates and outputs a reference pulse signal of the data stream and a synchronized clock; An upper matching unit performing an interface with an upper main processor so that call connection information of the system and state control and management of the network unit and the switch unit are performed by the upper main processor; A control unit which receives information from an upper main processor through the upper matching unit and controls the clock synchronization unit and the switch unit; And a switch unit configured to receive a reference pulse signal and a synchronous clock signal of a data stream from the clock distributor and to exchange time slots of serial data coming from an input highway under the control of the controller. It is done.

이하, 상기와 같은 본 발명, 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment according to the spirit of the present invention as described above, a switch device including a network synchronizer function in the gateway device will be described with reference to the drawings.

도 4는 본 발명에 의한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치의 블록구성도이다.4 is a block diagram of a switch device including a network synchronizer function in the gateway device according to the present invention.

이에 도시된 바와 같이, 인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS(Digital Office Timing Supply)를 통해 레퍼런스 클럭을 수신하여 이중 하나를 기준 클럭으로 출력하는 레퍼런스 수신부(32)와; 상기 레퍼런스 수신부(31)에서 출력된 기준 클럭을 수신하여 제어부(35)로부터의 제어에 의해 동기된 클럭을 발생시키며 상태 정보를 상기 제어부(35)로 전송하는 클럭 동기부(32)와; 상기 클럭 동기부(32)에서 발생한 클럭을 수신하여 데이터 스트림의 기준 펄스 신호와 동기 클럭을 발생시켜 출력하는 클럭 분배부(33)와; 상위 메인 프로세서와 인터페이스를 수행하여 시스템의 호 연결 정보와 망동기와 스위치부(36)의 상태 제어 및 관리가 상위 메인 프로세서에 의해 수행되도록 하는 상위 정합부(34)와; 상기 상위 정합부(34)를 통해 상위 메인 프로세서로부터 정보를 받아 상기 클럭 동기부(32)의 제어 및 스위치부(36)의 제어를 수행하는 제어부(35)와; 상기 클럭 분배부(33)로부터 데이터 스트림의 기준 펄스 신호와 동기 클럭을 입력받고, 상기 제어부(35)의 제어를 받아 입력 하이웨이로부터 들어오는 시리얼 데이터들의 타임 슬롯을 서로 교환해서 출력시키는 스위치부(36)를 포함하여 구성된다.As shown in the figure, a reference receiver 32 for receiving a clock source synchronized with a digital network from an interface device or receiving a reference clock through DOTS (Digital Office Timing Supply) and outputting one of them as a reference clock; A clock synchronizer 32 which receives the reference clock output from the reference receiver 31, generates a clock synchronized by the control from the controller 35, and transmits state information to the controller 35; A clock distributor 33 which receives the clock generated by the clock synchronizer 32 and generates and outputs a reference pulse signal of the data stream and a synchronized clock; An upper matching unit 34 performing an interface with an upper main processor so that call connection information of the system and state control and management of the network unit and the switch unit 36 are performed by the upper main processor; A control unit 35 receiving information from an upper main processor through the upper matching unit 34 and performing control of the clock synchronizer 32 and control of the switch unit 36; A switch unit 36 which receives a reference pulse signal of a data stream and a synchronous clock from the clock distributor 33, and exchanges time slots of serial data coming from an input highway under the control of the control unit 35. It is configured to include.

이와 같이 구성된 본 발명에 의한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the switch device including the network synchronizer function in the gateway device according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행하고자 한 것이다.First, the present invention intends to perform both the network synchronizer function and the switch function in one card without separately configuring the network synchronizer device and the switch device in the gateway device.

그래서 레퍼런스 수신부(32)에서는 E1 또는 STM1 등의 인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS(Digital Office Timing Supply)를 통해 레퍼런스 클럭을 수신하여 디지털 망에 동기된 클럭 소스 또는 레퍼런스 클럭 중 하나를 선택하여 클럭 동기부(32)로 출력한다.Therefore, the reference receiver 32 receives a clock source synchronized with the digital network from an interface device such as E1 or STM1 or receives a reference clock through DOTS (Digital Office Timing Supply) to synchronize the clock source or reference clock with the digital network. One is selected and output to the clock synchronizer 32.

클럭 동기부(32)에서는 디지털 망에 동기된 클럭 소스 또는 레퍼런스 클럭 중에서 레퍼런스 수신부(31)에서 선택되어 출력된 기준 클럭을 수신한다. 그리고 제어부(35)로부터의 제어에 의해 동기된 클럭을 발생시킨다. 또한 시스템의 상태 정보를 제어부(35)로 송수신한다. The clock synchronizer 32 receives a reference clock selected and output by the reference receiver 31 from among a clock source or a reference clock synchronized with the digital network. Then, the clock synchronized by the control from the control unit 35 is generated. In addition, the state information of the system is transmitted and received to the control unit 35.

클럭 분배부(33)는 클럭 동기부(32)에서 발생한 클럭을 수신하여 데이터 스트림의 기준 펄스 신호와 동기 클럭을 발생시켜 스위치부(36)에 공급하고, 또한 데이터 스트림의 기준 펄스 신호와 동기 클럭이 필요한 시스템의 각 블록으로 기준 펄스 신호와 동기 클럭을 분배한다.The clock distributor 33 receives the clock generated by the clock synchronizer 32 to generate and supply the reference pulse signal and the synchronous clock of the data stream to the switch unit 36, and also supplies the reference pulse signal and the synchronous clock of the data stream. Each block in this required system distributes a reference pulse signal and a synchronous clock.

상위 정합부(34)는 시스템의 호 연결 정보와 망동기와 스위치부(36)의 상태 제어 및 관리가 상위 메인 프로세서에 의해 수행되도록 상위 메인 프로세서와의 인터페이스를 수행한다. 그래서 상위 정합부(34)를 통해 상위 메인 프로세서로부터 정보를 받아 타임 슬롯 교환을 위한 연결과 절단 등의 정보를 받으며, 레퍼런스 선택을 위한 신호 또는 이중화 제어를 위한 신호 등을 송수신하게 된다.The upper matching unit 34 interfaces with the upper main processor so that call connection information of the system and state control and management of the network unit and the switch unit 36 are performed by the upper main processor. Thus, the upper matching unit 34 receives information from the upper main processor to receive information such as connection and disconnection for time slot exchange, and transmits and receives a signal for reference selection or a signal for redundancy control.

제어부(35)는 마이크로 프로세서를 사용하여 구성하며, 상위 정합부(34)를 통한 상위 메인 프로세서와의 인터페이스를 통해 상위 메인 프로세서에서의 명령을 처리한다. 그리고 클럭 동기부(32)를 제어하여 동기된 클럭이 발생되도록 한다. 또한 스위치부(36)의 제어를 통해 입력 하이웨이로부터 들어오는 시리얼 데이터들의 타임 슬롯이 서로 교환되어 출력되도록 한다.The control unit 35 is configured using a microprocessor, and processes an instruction in the upper main processor through an interface with the upper main processor through the upper matching unit 34. The clock synchronizer 32 is then controlled to generate a synchronized clock. In addition, the control of the switch 36 allows time slots of serial data coming from the input highway to be exchanged with each other.

스위치부(36)는 클럭 분배부(33)로부터 데이터 스트림의 기준 펄스 신호와 동기 클럭을 입력받는다. 그리고 제어부(35)의 제어를 받아 입력 하이웨이(Highway)로부터 들어오는 시리얼 데이터들의 타임 슬롯을 서로 교환해서 출력시키는 역할을 수행한다.The switch unit 36 receives a reference pulse signal of the data stream and a synchronous clock from the clock distributor 33. Under the control of the control unit 35, the time slots of serial data coming from the input highway are exchanged with each other.

이처럼 본 발명은 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행하게 되는 것이다.As described above, the present invention performs both the network synchronizer function and the switch function in one card without separately configuring the network synchronizer device and the switch device in the gateway device.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치는 게이트웨이 장치에서 망동기 장치와 스위치 장치를 따로 구성하지 않고 카드 하나에서 망동기 기능과 스위치 기능을 모두 수행할 수 있는 효과가 있게 된다.As described above, the switch device including the synchronizer function in the gateway device according to the present invention can perform both the synchronizer function and the switch function in one card without separately configuring the synchronizer device and the switch device in the gateway device. It is effective.

또한 본 발명은 망동기 장치와 스위치 장치를 하나의 카드의 구현함으로서 종래의 구성 보다 설치 및 유지 보수가 그 만큼 용이해짐은 물론이고, 망동기 장치와 스위치 장치를 구성하는 카드의 수를 줄여 비용을 감소시키며, 이에 따라 시스템의 신뢰도를 향상시킬 수 있는 효과도 있게 된다.In addition, the present invention is not only easier to install and maintain than the conventional configuration by implementing a single card device and the switch device, but also to reduce the number of cards constituting the device and the switch device to reduce the cost This also reduces the reliability of the system.

도 1은 일반적인 게이트웨이 장치의 블록구성도이고,1 is a block diagram of a general gateway device;

도 2는 도 1에서 망동기 장치의 상세블록도이며,FIG. 2 is a detailed block diagram of the network synchronizer device of FIG. 1;

도 3은 도 1에서 스위치 장치의 상세블록도이고,3 is a detailed block diagram of the switch device in FIG.

도 4는 본 발명에 의한 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치의 블록구성도이다.4 is a block diagram of a switch device including a network synchronizer function in the gateway device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 망동기 장치 11 : 레퍼런스 수신부10: network synchronizer 11: reference receiver

12 : 클럭 동기부 13 : 클럭 분배부12 clock synchronization unit 13 clock distribution unit

20 : 스위치 장치 21 : 클럭 수신 및 분배부20 switch device 21 clock reception and distribution unit

22 : 상위 정합부 23 : 제어 메모리부22: upper matching unit 23: control memory unit

24 : 음성 메모리부 31 : 레퍼런스 수신부24: voice memory unit 31: reference receiving unit

32 : 클럭 동기부 33 : 클럭 분배부32: clock synchronizer 33: clock divider

34 : 상위 정합부 35 : 제어부34: upper matching unit 35: control unit

36 : 스위치부36: switch unit

Claims (1)

인터페이스 장치로부터 디지털 망에 동기된 클럭 소스를 입력받거나 또는 DOTS를 통해 레퍼런스 클럭을 수신하여 이중 하나를 기준 클럭으로 출력하는 레퍼런스 수신부와;A reference receiving unit which receives a clock source synchronized with the digital network from the interface device or receives a reference clock through DOTS and outputs one of them as a reference clock; 상기 레퍼런스 수신부에서 출력된 기준 클럭을 수신하여 제어부로부터의 제어에 의해 동기된 클럭을 발생시키며 상태 정보를 상기 제어부로 전송하는 클럭 동기부와;A clock synchronizing unit which receives the reference clock output from the reference receiving unit, generates a clock synchronized by the control from the control unit, and transmits state information to the control unit; 상기 클럭 동기부에서 발생한 클럭을 수신하여 데이터 스트림의 기준 펄스 신호와 동기 클럭을 발생시켜 출력하는 클럭 분배부와;A clock distributor which receives the clock generated by the clock synchronizer and generates and outputs a reference pulse signal of the data stream and a synchronized clock; 상위 메인 프로세서와 인터페이스를 수행하여 시스템의 호 연결 정보와 망동기와 스위치부의 상태 제어 및 관리가 상위 메인 프로세서에 의해 수행되도록 하는 상위 정합부와;An upper matching unit performing an interface with an upper main processor so that call connection information of the system and state control and management of the network unit and the switch unit are performed by the upper main processor; 상기 상위 정합부를 통해 상위 메인 프로세서로부터 정보를 받아 상기 클럭 동기부의 제어 및 스위치부의 제어를 수행하는 제어부와;A control unit which receives information from an upper main processor through the upper matching unit and controls the clock synchronization unit and the switch unit; 상기 클럭 분배부로부터 데이터 스트림의 기준 펄스 신호와 동기 클럭을 입력받고, 상기 제어부의 제어를 받아 입력 하이웨이로부터 들어오는 시리얼 데이터들의 타임 슬롯을 서로 교환해서 출력시키는 스위치부를 포함하여 구성된 것을 특징으로 하는 게이트웨이 장치에서의 망동기 기능을 포함한 스위치 장치.And a switch unit configured to receive a reference pulse signal and a synchronous clock signal of a data stream from the clock distributor, and exchange and output time slots of serial data coming from an input highway under the control of the controller. Switching device with synchronizing function in.
KR1020030085102A 2003-11-27 2003-11-27 Apparatus for switch including network synchronous function in gateway device KR20050051332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030085102A KR20050051332A (en) 2003-11-27 2003-11-27 Apparatus for switch including network synchronous function in gateway device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085102A KR20050051332A (en) 2003-11-27 2003-11-27 Apparatus for switch including network synchronous function in gateway device

Publications (1)

Publication Number Publication Date
KR20050051332A true KR20050051332A (en) 2005-06-01

Family

ID=38666570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085102A KR20050051332A (en) 2003-11-27 2003-11-27 Apparatus for switch including network synchronous function in gateway device

Country Status (1)

Country Link
KR (1) KR20050051332A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051022B1 (en) * 2009-04-17 2011-07-26 주식회사 케이티 Switch module for mobile communication system
CN107870741A (en) * 2016-09-23 2018-04-03 三星电子株式会社 Including the electronic installation for the storage device that reference clock is sent through cascade coupled structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051022B1 (en) * 2009-04-17 2011-07-26 주식회사 케이티 Switch module for mobile communication system
CN107870741A (en) * 2016-09-23 2018-04-03 三星电子株式会社 Including the electronic installation for the storage device that reference clock is sent through cascade coupled structure

Similar Documents

Publication Publication Date Title
US6212197B1 (en) Apparatus and method for accessing memory in a TDM network
JPH0748739B2 (en) Multiple access control method and multiple access control system implementing the method
KR930702837A (en) Method and device for data transmission for communication between peripheral device and master device
US6128317A (en) Transmitter and receiver supporting differing speed codecs over single links
US4646291A (en) Synchronization apparatus in transmitting information on a simplex bus
US7047350B2 (en) Data processing system having a serial data controller
US4592050A (en) Apparatus and method for providing a transparent interface across a satellite communications link
KR940008582A (en) Circuit
US7653052B2 (en) System and method for a control services link for a multi-shelf node in a communication switch
KR100569038B1 (en) Method and apparatus for distributing timing data across a packet network
KR20050051332A (en) Apparatus for switch including network synchronous function in gateway device
US4510596A (en) Time slot assignment facilities
US5331629A (en) System for connecting ISDN tie line via ISDN office line
US6650696B1 (en) System and method for communicating data among a plurality of digital signal processors
US20030058846A1 (en) System and method for a control services link for a multi-shelf node in a communication switch
Domann Two years of experience with broadband ISDN field trial
GB2213024A (en) Data transmission system
KR100492891B1 (en) Apparatus For Selecting Reference Clock In The RAM System
KR970019241A (en) Matching device using T1 link of communication in the communication network
KR100208285B1 (en) Apparatus for transmission and reception of async hdlc
KR100237389B1 (en) Interconnection network of independent synchronization system using source synchronous transmission technique
KR100202991B1 (en) Duplication circuit for matching apparatus between device and time slot of switching system
KR100222733B1 (en) Interface method in tdx-100 full electronic switching system
JPH10224346A (en) Ip address notice method and communication system
KR20050051336A (en) Apparatus and method for interface of time division multiplexing bus in exchange system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination