KR20050045323A - Method for improving hermetic of ceramic package and ceramic package prepared thereby - Google Patents
Method for improving hermetic of ceramic package and ceramic package prepared thereby Download PDFInfo
- Publication number
- KR20050045323A KR20050045323A KR1020030079360A KR20030079360A KR20050045323A KR 20050045323 A KR20050045323 A KR 20050045323A KR 1020030079360 A KR1020030079360 A KR 1020030079360A KR 20030079360 A KR20030079360 A KR 20030079360A KR 20050045323 A KR20050045323 A KR 20050045323A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic package
- plating layer
- chip component
- airtightness
- package body
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명은 외부환경으로부터 칩부품등을 보호하기 위한 세라믹 패키지의 기밀성을 향상시키는 방법에 관한 것으로, LTCC(저온동시소성세라믹스, low temperature co-fired ceramics) 패키지의 상단에 리드(lid)를 융착하고 이를 도금함으로써 그 기밀성이 향상되도록 개선된 세라믹 패키지의 기밀성 향상방법 및 이에 따라 제조된 기밀성이 향상된 세라믹 패키지에 관한 것이다.The present invention relates to a method of improving the airtightness of a ceramic package for protecting chip components from the external environment, the lid is bonded to the top of the LTCC (low temperature co-fired ceramics) package The present invention relates to a method for improving the airtightness of a ceramic package improved by plating the airtightness thereof, and a ceramic package having improved airtightness manufactured accordingly.
본 발명은, 내부에 칩부품 장착부가 형성되고 상측에 전극이 형성되는 세라믹 패키지 본체를 제공하는 단계; 상기 칩부품 장착부에 칩부품을 고정하는 단계; 상기 세라믹 패키지 본체의 칩부품 장착부를 리드에 의해 밀폐시키는 1차 밀폐단계; 및 상기 리드에 의해 밀폐된 세라믹 패키지 본체의 외부에 도금층을 형성하여 밀폐시키는 2차 밀폐단계;를 포함하는 세라믹 패키지의 기밀성 향상방법을 제공한다.The present invention provides a ceramic package main body in which a chip component mounting portion is formed therein and an electrode is formed thereon; Fixing a chip component to the chip component mounting portion; A first sealing step of sealing a chip part mounting part of the ceramic package body by a lead; And a secondary sealing step of forming a plating layer on the outside of the ceramic package body sealed by the lead to seal the secondary package body.
따라서, 이와 같은 본 발명에 따르면, 세라믹 패키지의 외부에 도금층을 형성하여 기밀성을 향상시킴으로써 상기 세라믹 패키지 내의 칩부품을 보다 확실하게 외부환경으로부터 보호하는 효과를 얻을 수 있다.Therefore, according to the present invention, by forming a plating layer on the outside of the ceramic package to improve the airtightness, it is possible to obtain the effect of more reliably protecting the chip components in the ceramic package from the external environment.
Description
본 발명은 외부환경으로부터 칩부품등을 보호하기 위한 세라믹 패키지의 기밀성을 향상시키는 방법에 관한 것으로, 보다 상세하게는 LTCC(저온동시소성세라믹스, low temperature co-fired ceramics) 패키지의 상단에 리드(lid)를 융착하고 이를 도금함으로써 그 기밀성이 향상되도록 개선된 세라믹 패키지의 기밀성 향상방법 및 이에 따라 제조된 기밀성이 향상된 세라믹 패키지에 관한 것이다.The present invention relates to a method of improving the airtightness of a ceramic package for protecting chip components from the external environment, and more particularly, a lid (lid) on the top of a low temperature co-fired ceramics (LTCC) package The present invention relates to a method for improving the airtightness of a ceramic package improved by fusing and plating the same) and improving the airtightness of the ceramic package.
일반적으로 세라믹 패키지는 각종 IC나 LSI등의 칩부품이 분위기가스, 온도 및 습기등의 외부환경에 민감하게 반응하므로 상기 칩부품을 화학적, 물리적으로 외부로부터 보호하고, 수지 프린트판이나 세라믹 기판에의 접속을 쉽게 하기 위해 사용된다.In general, the ceramic package is sensitive to the external environment such as atmosphere gas, temperature, and moisture by various IC and LSI chip components to protect the chip components chemically and physically from the outside, and to the resin printed plate or ceramic substrate Used to make the connection easier.
따라서, 상기 세라믹 패키지는 칩부품의 보호를 위해 기밀성이 요구되는데, 그 구조는 도 1에 도시된 바와 같다. Therefore, the ceramic package requires airtightness to protect the chip component, the structure of which is shown in FIG.
즉, 상기 세라믹 패키지는 세라믹 패키지 본체(102)와 리드(lid)(104)로 구성되며, 상기 세라믹 패키지 본체(102)는 내부에 칩부품(106)이 장착되도록 칩부품 장착부(102a)가 형성되고 상면에 전극층(103)이 형성되어 있는데, 상기 칩부품 장착부(102a)에는 도전성의 접착제(108)가 도포되어 있다.That is, the ceramic package includes a ceramic package body 102 and a lid 104. The ceramic package body 102 has a chip component mounting part 102a formed therein so that the chip component 106 is mounted therein. The electrode layer 103 is formed on the upper surface, and a conductive adhesive 108 is coated on the chip component mounting portion 102a.
상기와 같이 구성되는 세라믹 패키지 본체(102)는 다층으로 적층되어 수지 프린트판이나 세라믹 기판에 전기적으로 접속되도록 외부전극이 형성될 수 있으며, 상기 세라믹 패키지 본체(102)의 상면에 형성된 전극층(103)은 대개 Ag로 이루어져 있다.The ceramic package body 102 configured as described above may have an external electrode formed to be stacked in multiple layers and electrically connected to a resin printed plate or a ceramic substrate, and the electrode layer 103 formed on the upper surface of the ceramic package body 102. Is usually composed of Ag.
한편, 상기 칩부품 장착부(102a)에 도포된 접착제(108)의 상면에는 각종 IC나 LSI등의 칩부품(106)이 접합되는데, 상기 칩부품(106)은 와이어(106a)가 인출되어 상기 세라믹 패키지 본체(102)와 전기적으로 연결된다.On the other hand, a chip component 106 such as IC or LSI is bonded to the upper surface of the adhesive 108 applied to the chip component mounting part 102a. The chip component 106 is wired with a wire 106a to draw out the ceramic. It is electrically connected to the package body 102.
상기와 같이 칩부품(106)이 설치된 세라믹 패키지 본체(102)의 상부는 리드(104)에 의해 밀폐되는데, 상기 리드(104)는 금속재질로 이루어지고 그 하면에 Au와 Sn으로 이루어진 브레이징 머티리얼(brazing material)(104a)이 형성되어 상기 전극층(103)의 상부에 안착된다.As described above, the upper portion of the ceramic package body 102 in which the chip component 106 is installed is sealed by the lid 104. The lead 104 is made of a metal material and a brazing material made of Au and Sn on the lower surface thereof. A brazing material 104a is formed and seated on top of the electrode layer 103.
이후에, 상기 세라믹 패키지가 열처리되면 상기 브레이징 머티리얼(104a)은 상기 전극층(103)에 융착됨으로써 상기 리드(104)에 의한 세라믹 패키지 본체(102)의 밀폐가 완료된다.Subsequently, when the ceramic package is heat-treated, the brazing material 104a is fused to the electrode layer 103 to complete sealing of the ceramic package body 102 by the lead 104.
그러나, 상기 세라믹 패키지의 기밀성은 상술한 열처리 과정에서 상기 리드(104)의 하면에 형성된 브레이징 머티리얼(104a)의 용융상태에 따라 균일하게 밀폐되지 않는다는 문제점이 있었다. 즉, 상기 열처리 과정에서 브레이징 머티리얼(104a)이 완전히 용융되지 않는 부분은 그 기밀성이 저하되고, 용융이 되더라도 용융 후 퍼지는 정도에 따라 그 기밀성의 편차가 발생되었다.However, there is a problem that the airtightness of the ceramic package is not uniformly sealed according to the molten state of the brazing material 104a formed on the lower surface of the lead 104 in the above-described heat treatment process. That is, in the heat treatment process, the portion where the brazing material 104a is not completely melted has its airtightness deteriorated, and even though it is melted, the airtightness variation occurs depending on the degree of spreading after melting.
상기와 같은 문제점을 해결하고자 상기 세라믹 패키지를 수차례 열처리하였으나 이는 수지 프린트판이나 세라믹 기판에 전기적으로 접속되도록 상기 세라믹 패키지 본체(102)에 형성되는 외부전극의 산화나 표면오염을 초래하는 문제점을 유발시켰다.The ceramic package was heat-treated several times to solve the above problems, but this causes a problem of causing oxidation or surface contamination of the external electrodes formed on the ceramic package body 102 to be electrically connected to the resin printed plate or the ceramic substrate. I was.
따라서, 상기와 같은 종래의 세라믹 패키지 밀폐방법에 의해서는 상기 세라믹 패키지 본체(102) 내부에 장착되는 각종 IC나 LSI등의 칩부품(106)을 외부환경으로부터 확실하게 보호하기 위한 기밀성 확보가 곤란하다는 문제점이 있었다.Therefore, it is difficult to secure airtightness to reliably protect chip components 106 such as various ICs and LSIs mounted inside the ceramic package body 102 from the external environment by the conventional ceramic package sealing method as described above. There was a problem.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 리드(lid)에 의해 밀폐된 세라믹 패키지의 외부에 도금층을 형성함으로써 세라믹 패키지의 기밀성을 향상시켜 상기 세라믹 패키지내에 안착되는 칩부품의 보호를 보다 확실하게 행할 수 있는 세라믹 패키지의 기밀성 향상방법을 제공함에 그 목적이 있다.The present invention is to solve the above-mentioned conventional problems, by forming a plating layer on the outside of the ceramic package sealed by the lid (lid) to improve the airtightness of the ceramic package to protect the chip components seated in the ceramic package It is an object of the present invention to provide a method of improving airtightness of a ceramic package which can be more reliably performed.
또한, 상기와 같이 리드에 의해 밀폐되고 그 외부에 도금층을 형성하여 내부에 안착된 칩부품을 외부환경으로부터 보호하도록 개선된 기밀성이 향상된 세라믹 패키지를 제공함에 그 목적이 있다. In addition, an object of the present invention is to provide a ceramic package with improved airtightness, which is sealed by a lid and formed with a plating layer on the outside thereof to protect chip components mounted therein from an external environment.
상기 기술적 과제를 달성하기 위해, 본 발명은, In order to achieve the above technical problem, the present invention,
내부에 칩부품 장착부가 형성되고 상측에 전극이 형성되는 세라믹 패키지 본체를 제공하는 단계; 상기 칩부품 장착부에 칩부품을 고정하는 단계; 상기 세라믹 패키지 본체의 칩부품 장착부를 리드(lid)에 의해 밀폐시키는 1차 밀폐단계; 및 상기 리드에 의해 밀폐된 세라믹 패키지 본체의 외부에 도금층을 형성하여 밀폐시키는 2차 밀폐단계;를 포함하는 세라믹 패키지의 기밀성 향상방법을 제공한다.Providing a ceramic package body having a chip component mounting portion formed therein and an electrode formed thereon; Fixing a chip component to the chip component mounting portion; A first sealing step of sealing the chip component mounting part of the ceramic package body by a lid; And a secondary sealing step of forming a plating layer on the outside of the ceramic package body sealed by the lead to seal the secondary package body.
바람직하게는, 상기 세라믹 패키지 본체는 저온소성에 의해 이루어지는 LTCC(저온동시소성세라믹스, low temperature co-fired ceramics)이고, 상기 1차 밀폐단계에서 상기 리드는 Au/Sn의 융착에 의해 상기 세라믹 패키지의 칩부품 장착부를 밀폐시킨다.Preferably, the ceramic package body is low temperature co-fired ceramics (LTCC) made by low-temperature firing, and in the first sealing step, the lead of the ceramic package is fused by Au / Sn. Seal the chip parts mounting part.
또한, 상기 2차 밀폐단계에서 상기 도금층은 Sn도금층이고, 바람직하게 상기 2차 밀폐단계는 Ni도금층을 형성하는 단계를 추가적으로 포함하며, 상기 도금층은 전기도금법에 의해 형성된다.In addition, in the secondary sealing step, the plating layer is a Sn plating layer, and preferably, the secondary sealing step further includes forming a Ni plating layer, and the plating layer is formed by an electroplating method.
또한, 본 발명은 내부에 칩부품 장착부가 형성되고 상측에 전극이 형성되며 LTCC로 이루어진 세라믹 패키지 본체; 상기 칩부품 장착부에 고정되는 칩부품; 및 상기 세라믹 패키지의 칩부품 장착부를 밀폐시키는 리드;를 구비하고 그 외부에 도금층이 형성되어 밀폐되는 기밀성이 향상된 세라믹 패키지를 제공한다.In addition, the present invention is a ceramic package body formed of a chip component mounting portion therein, the electrode is formed on the upper side of the LTCC; A chip component fixed to the chip component mounting portion; And a lead sealing the chip component mounting portion of the ceramic package, and a plating layer is formed on the outside thereof to provide a ceramic package having improved airtightness.
이 경우에, 상기 도금층은 Sn도금층이고, 바람직하게는 Ni도금층을 구비한 Ni-Sn도금층이다.In this case, the plating layer is a Sn plating layer, preferably a Ni—Sn plating layer having a Ni plating layer.
이하 본 발명에 따른 세라믹 패키지의 기밀성 향상방법에 대하여 첨부된 도면에 의거하여 보다 상세히 설명한다. 도 2a 내지 도 2d는 본 발명에 따른 세라믹 패키지의 기밀성 향상방법을 각 단계별로 도시한 도면이다.Hereinafter, a method of improving airtightness of a ceramic package according to the present invention will be described in detail with reference to the accompanying drawings. 2A to 2D are diagrams illustrating the airtightness improving method of the ceramic package according to the present invention in each step.
본 발명에 따른 세라믹 패키지의 기밀성 향상방법은 세라믹 패키지 본체를 제공하는 단계, 칩부품을 고정하는 단계, 1차 밀폐단계, 및 2차 밀폐단계를 포함하고 있는데, 우선 세라믹 패키지 본체를 제공한다.The method of improving airtightness of a ceramic package according to the present invention includes providing a ceramic package body, fixing a chip component, a primary sealing step, and a secondary sealing step. First, a ceramic package body is provided.
도 2a에는 세라믹 패키지 본체(12)가 도시되어 있는데, 상기 세라믹 패키지 본체(12)는 내부전극등으로 사용될 수 있는 패턴이 인쇄된 다수개의 세라믹 시트를 적층하여 형성된다.The ceramic package body 12 is shown in FIG. 2A, which is formed by stacking a plurality of ceramic sheets printed with patterns that can be used as internal electrodes.
이때, 본 발명의 실시예에서 상기 세라믹 시트는 800∼1000℃ 정도의 저온에서 세라믹과 금속을 동시에 소성하는 방법을 이용한 LTCC이며, 수동소자(예를들면, capacitor, resistor, inductor등)들을 상기 시트내부에 형성함으로써 고집적화, 경박단소화, 고신뢰성을 이룰 수 있다.At this time, in the embodiment of the present invention, the ceramic sheet is an LTCC using a method of simultaneously firing ceramic and metal at a low temperature of about 800 to 1000 ° C., and passive elements (eg, capacitors, resistors, inductors, etc.) By forming inside, high integration, light and small size, and high reliability can be achieved.
상기와 같이 저온소성법에 의해 형성되는 다수개의 세라믹 시트를 적층함으로써 형성되는 세라믹 패키지 본체(12)는 그 중앙부에 칩부품 장착부(12a)가 형성되어 있다.In the ceramic package body 12 formed by laminating a plurality of ceramic sheets formed by the low temperature baking method as described above, a chip component mounting portion 12a is formed at the center thereof.
즉, 상기 칩부품 장착부(12a)는 상기 세라믹 패키지 본체(12)의 내부에 형성되어 있는데, 그 바닥에는 도전성의 접착제(18)가 도포되어 있다.That is, the chip component mounting portion 12a is formed inside the ceramic package body 12, and a conductive adhesive 18 is applied to the bottom thereof.
한편, 도 2a에 도시된 바와 같이, 상기 세라믹 패키지 본체(12)의 상면에는 전극층(13)이 형성되어 있는데, 상기 전극층(13)은 Ag로 이루어져 있으며 상기 세라믹 패키지 본체(12)와 전기적으로 연결되어 있다.On the other hand, as shown in Figure 2a, the electrode layer 13 is formed on the upper surface of the ceramic package body 12, the electrode layer 13 is made of Ag and electrically connected to the ceramic package body 12 It is.
이후에, 도 2b에 도시된 바와 같이, 상기 세라믹 패키지 본체(12)의 칩부품 장착부(12a)에는 각종 IC나 LSI등의 칩부품(16)이 고정되는데, 이때 상기 칩부품(16)은 상기 칩부품 장착부(12a)의 바닥에 도포된 도전성의 접착제(18) 상에 고정된다.Subsequently, as illustrated in FIG. 2B, the chip parts mounting part 12a of the ceramic package body 12 is fixed with chip parts 16 such as various ICs or LSIs, and the chip parts 16 are It is fixed on the conductive adhesive 18 applied to the bottom of the chip component mounting portion 12a.
한편, 상기 칩부품(16)은 상기 칩부품(16)으로부터 인출되는 와이어(16a)에 의해 상기 세라믹 패키지 본체(12)와 전기적으로 연결된다. 그러나, 상기 칩부품(16)은 상기와는 다르게 세라믹 패키지 본체(12)의 칩부품 장착부(12a) 내측에 개재되는 솔더볼(미도시)에 의해서도 상기 세라믹 패키지 본체(12)와 전기적으로 연결 될 수 있다.Meanwhile, the chip component 16 is electrically connected to the ceramic package body 12 by a wire 16a drawn out from the chip component 16. However, unlike the above, the chip component 16 may be electrically connected to the ceramic package body 12 by solder balls (not shown) interposed inside the chip component mounting part 12a of the ceramic package body 12. have.
상기와 같이 세라믹 패키지 본체(12)에 칩부품(16)이 고정되고 나면 상기 칩부품 장착부(12a)의 상부는 밀폐되어 상기 칩부품(16)은 외부환경으로부터 보호된다.After the chip component 16 is fixed to the ceramic package body 12 as described above, the upper portion of the chip component mounting part 12a is sealed to protect the chip component 16 from the external environment.
도 2c에 도시된 바와 같이, 상기 세라믹 패키지 본체(12)에 칩부품(16)이 고정되고 나면 상기 칩부품 장착부(12a)의 상부에는 리드(lid)(14)가 안착되는데, 상기 리드(14)는 금속성의 재질로 이루어져 있으며 그 하면에는 종래기술과 동일하게 Au/Sn으로 이루어진 브레이징 머티리얼(brazing material)(14a)이 형성되어 있다.As shown in FIG. 2C, after the chip component 16 is fixed to the ceramic package body 12, a lid 14 is seated on an upper portion of the chip component mounting part 12a. ) Is made of a metallic material, and a brazing material 14a made of Au / Sn is formed on the bottom surface of the metal material.
이때, 상기 세라믹 패키지 본체(12)의 상면에 형성되어 있는 전극층(13)과 상기 리드(14)의 하면에 형성된 브레이징 머티리얼(14a)은 서로 접촉하게 된다. 이후에, 상기와 같이 칩부품(16)이 내장되고 그 상면에 리드(14)가 안착된 세라믹 패키지 본체(12)는 열처리되는데, 상기 열처리 과정 동안 상기 리드(14)의 하면에 형성된 브레이징 머티리얼(14a)은 용융된다.At this time, the electrode layer 13 formed on the upper surface of the ceramic package body 12 and the brazing material 14a formed on the lower surface of the lead 14 are in contact with each other. Subsequently, the ceramic package body 12 having the chip component 16 embedded therein and the lead 14 seated on the upper surface thereof is heat treated, and the brazing material formed on the lower surface of the lead 14 during the heat treatment process. 14a) is melted.
즉, 상기 브레이징 머티리얼(14a)과 전극층(13)이 서로 융착됨으로써 상기 세라믹 패키지 본체(12)의 1차 밀폐가 완료된다.That is, since the brazing material 14a and the electrode layer 13 are fused together, the primary sealing of the ceramic package body 12 is completed.
상기와 같이 1차 밀폐가 완료된 상기 세라믹 패키지 본체(12)는 도 2d에 도시된 바와 같이 그 외부에 형성되는 도금층(22)에 의해 2차로 밀폐된다. 이때, 상기 도금층(22)은 Sn도금층일 수 있으며, 상기와 같이 Sn으로 도금되기 이전에 Ni로 도금한 후 Sn도금층을 형성하는 Ni-Sn도금층의 이중구조일 수 있다.As described above, the ceramic package body 12 in which primary sealing is completed is secondarily sealed by a plating layer 22 formed outside thereof as illustrated in FIG. 2D. At this time, the plating layer 22 may be a Sn plating layer, it may be a dual structure of the Ni-Sn plating layer to form a Sn plating layer after plating with Ni before being plated with Sn as described above.
즉, 상기 도금층(22)은 상기와 같이 Ni도금층을 Sn도금전에 추가적으로 구비하여 세라믹 패키지에 이미 도금되어 있는 Au 도금층등과의 밀착성을 높여 Sn이 좀더 치밀한 구조로 도금될 수 있게 한다.That is, the plating layer 22 is further provided with a Ni plating layer before Sn plating as described above to increase the adhesion with the Au plating layer already plated on the ceramic package so that Sn can be plated with a more compact structure.
상술한 Ni와 Sn 이외에도 특정한 성질을 부여하기 위해 다양한 재질의 도금층이 적용가능하다.In addition to Ni and Sn described above, plating layers of various materials may be applied to impart specific properties.
한편, 상기와 같이 1차밀폐가 완료된 상기 세라믹 패키지 본체(12)의 외부에 형성되는 도금층(22)은 전기도금법에 의해 형성되는데 이를 위해 회전바렐(rotary barrel)이나 그밖의 다른 전기도금장치 등이 사용될 수 있다. 이때 상기 도금층(22)의 두께는 4㎛이상으로 한다. 이는 도금층의 두께가 4㎛이하인 경우 도금층(22)에 의한 세라믹 패키지의 기밀성이 저하되기 때문이다.Meanwhile, the plating layer 22 formed on the outside of the ceramic package body 12 in which primary sealing is completed as described above is formed by electroplating. For this purpose, a rotary barrel or other electroplating apparatus is used. Can be used. At this time, the thickness of the plating layer 22 is 4㎛ or more. This is because the airtightness of the ceramic package by the plating layer 22 falls when the thickness of a plating layer is 4 micrometers or less.
또한, 본 발명에 따른 세라믹 패키지의 기밀성 향상방법에 의해 기밀성이 향상된 세라믹 패키지는 세라믹 패키지 본체(12), 칩부품(16), 및 리드(14)를 구비하고 그 외부에 도금층(22)이 형성되는데, 상기 세라믹 패키지 본체(12), 칩부품(16), 및 리드(14)는 상술한 바와 같다.In addition, the ceramic package having improved airtightness by the method of improving the airtightness of the ceramic package according to the present invention includes a ceramic package body 12, a chip part 16, and a lead 14, and a plating layer 22 is formed on the outside thereof. The ceramic package body 12, the chip component 16, and the lid 14 are as described above.
그리고, 상기 도금층(22)은 Sn도금층으로 형성될 수 있으며, Sn도금층이 형성되기전 추가적으로 Ni이 도금되어 Ni도금층 위에 Sn도금층이 형성된 이중구조일 수 있고 그 두께는 4㎛이상이 바람직하다.In addition, the plating layer 22 may be formed of a Sn plating layer, and may be a dual structure in which a Ni plating layer is formed on the Ni plating layer by further Ni plating before the Sn plating layer is formed, and the thickness thereof is preferably 4 μm or more.
즉, 상술한 바와 같이, 상기 도금층(22)은 Ni도금층을 Sn 도금전에 추가적으로 구비하여 Sn의 도금성을 향상시킬 수 있으며, 필요시 특정성질을 부여하기 위해 다른 재질의 도금층을 추가적으로 구비할 수도 있다.That is, as described above, the plating layer 22 may further include a Ni plating layer before Sn plating to improve the plating property of Sn, and may further include a plating layer of another material to impart specific properties, if necessary. .
상기 표 1은 세라믹 패키지 외부에 도금층이 형성되지 않은 종래의 세라믹 패키지의 리크 테스트(leak test) 결과이고, 표 2는 본 발명인 세라믹 패키지의 기밀성 향상방법에 따라 세라믹 패키지 외부에 Sn도금층이 형성된 세라믹 패키지의 리크 테스트(leak test) 결과이다.Table 1 shows a leak test result of a conventional ceramic package in which a plating layer is not formed outside the ceramic package, and Table 2 shows a ceramic package in which a Sn plating layer is formed outside the ceramic package according to the airtightness improving method of the ceramic package of the present invention. This is the leak test result of.
한편, 상기 리크 테스트(leak test)의 방법은 다음과 같다.Meanwhile, the method of the leak test is as follows.
내부에 헬륨(He)이 충진되고 그 압력이 4kgf/㎠인 가압챔버내에 세라믹 패키지의 샘플을 넣고 한시간 이상 가압시킨다.Helium (He) is filled inside, and the sample of the ceramic package is put in a pressurized chamber whose pressure is 4 kgf / cm 2 and pressurized for at least one hour.
상기와 같이 고압의 헬륨분위기에서 가압된 샘플 세라믹 패키지를 내부압력이 1기압인 검출챔버내에 넣고 10초간 유지시키며 상기 샘플 세라믹 패키지로부터 누출되는 헬륨의 압력을 검출한다.As described above, the sample ceramic package pressurized in the high pressure helium atmosphere is placed in a detection chamber having an internal pressure of 1 atm, and maintained for 10 seconds to detect the pressure of helium leaking from the sample ceramic package.
즉, 상기 가압챔버에 의해 상기 샘플 세라믹 패키지내로 유입된 헬륨가스의 배출압력(He리크압)을 검출함으로써 상기 세라믹 패키지의 기밀성을 측정한다.That is, the airtightness of the ceramic package is measured by detecting the discharge pressure (He leak pressure) of helium gas introduced into the sample ceramic package by the pressure chamber.
한편, 상기와 같이 검출챔버내에서 검출되는 헬륨의 배출압력이 5 x 10-9 mbar/sec이하이면 상기 세라믹 패키지의 기밀성이 양호한 것으로 분류되는데, 표 1과 표 2에 나타난 바와 같이, 도금층이 형성되지 않은 종래의 세라믹 패키지에 비해 도금층이 형성된 본 발명에 따른 세라믹 패키지는 기밀성이 향상되었음을 알 수 있다.On the other hand, when the discharge pressure of helium detected in the detection chamber as described above is less than 5 x 10 -9 mbar / sec, the airtightness of the ceramic package is classified as good, as shown in Table 1 and Table 2, the plating layer is formed It can be seen that the airtightness of the ceramic package according to the present invention, in which the plating layer is formed, is improved as compared with the conventional ceramic package.
즉, 도금층 형성전에 10-5∼10-6정도였던 헬륨의 배출압력이 도금층 형성 후 10-9수준으로 감소되었다.That is, the discharge pressure of helium, which was about 10 −5 to 10 −6 before forming the plating layer, was reduced to 10 −9 level after forming the plating layer.
따라서, 외부에 도금층(22)을 형성하여 세라믹 패키지의 기밀성을 향상시킴으로써 상기 세라믹 패키지 내의 칩부품을 보다 확실하게 외부환경으로부터 보호할 수 있으며, 상기 도금층(22)에 Ni도금층을 추가적으로 구비하여 공기 및 습기에 대한 내산화성과 알칼리에 대한 내부식성을 지니게 함으로써 칩부품을 물리,화학적으로 보다 확실하게 보호할 수 있다.Therefore, by forming the plating layer 22 on the outside to improve the airtightness of the ceramic package, it is possible to more reliably protect the chip components in the ceramic package from the external environment. An additional Ni plating layer is provided on the plating layer 22 to provide air and By providing oxidation resistance against moisture and corrosion resistance against alkali, the chip parts can be protected more physically and chemically.
본 발명은 특정한 실시예와 관련하여 도시되고 설명되었지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다.While the invention has been shown and described in connection with specific embodiments, it is to be understood that various changes and modifications can be made in the art without departing from the spirit or the scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.
상기에서와 같이 본 발명에 의하면, 세라믹 패키지의 외부에 도금층(22)을 형성하여 기밀성을 향상시킴으로써 상기 세라믹 패키지 내의 칩부품(16)을 보다 확실하게 외부환경으로부터 보호하는 효과를 얻을 수 있다.According to the present invention as described above, by forming the plating layer 22 on the outside of the ceramic package to improve the airtightness, it is possible to obtain the effect of more reliably protecting the chip component 16 in the ceramic package from the external environment.
또한, 상기 도금층(22)에 Sn도금전 Ni도금층을 추가적으로 구비하여 Sn 도금성을 향상시킴으로써 칩부품(16)을 물리,화학적으로 보다 확실하게 보호하는 효과를 얻을 수 있다.In addition, since the Ni plating layer before Sn plating is further provided in the plating layer 22 to improve Sn plating property, it is possible to obtain the effect of more physically and chemically protecting the chip component 16.
도 1은 종래의 세라믹 패키지 밀폐방법에 의한 세라믹 패키지의 측단면도이다.1 is a side cross-sectional view of a ceramic package by a conventional ceramic package sealing method.
도 2는 본 발명에 따른 세라믹 패키지의 기밀성 향상방법을 단계별로 도시한 측단면도이다.Figure 2 is a side cross-sectional view showing a step of improving the airtightness of the ceramic package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
12..... 세라믹 패키지 본체 12a..... 칩부품 장착부12 ..... Ceramic Package Body 12a ..... Chip Component Mount
13..... 전극층 14..... 리드13 ..... electrode layer 14 ..... lead
14a..... 브레이징 머티리얼(brazing material)14a ..... brazing material
16..... 칩부품 16a..... 와이어16 ..... Chip Component 16a ..... Wire
18..... 접착제 22..... 도금층18 ..... Adhesive 22 ..... Plating Layer
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079360A KR20050045323A (en) | 2003-11-11 | 2003-11-11 | Method for improving hermetic of ceramic package and ceramic package prepared thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079360A KR20050045323A (en) | 2003-11-11 | 2003-11-11 | Method for improving hermetic of ceramic package and ceramic package prepared thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050045323A true KR20050045323A (en) | 2005-05-17 |
Family
ID=37245025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030079360A KR20050045323A (en) | 2003-11-11 | 2003-11-11 | Method for improving hermetic of ceramic package and ceramic package prepared thereby |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050045323A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119066A (en) * | 1984-11-15 | 1986-06-06 | Furukawa Electric Co Ltd:The | Semiconductor device |
| JPS61287249A (en) * | 1985-06-14 | 1986-12-17 | Hitachi Ltd | Ceramic package |
| JPH10326913A (en) * | 1997-05-23 | 1998-12-08 | Sanken Electric Co Ltd | Semiconductor device |
| JPH11176969A (en) * | 1997-12-12 | 1999-07-02 | Toshiba Corp | Seal cap component for ceramics package and ceramics package using the same |
-
2003
- 2003-11-11 KR KR1020030079360A patent/KR20050045323A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119066A (en) * | 1984-11-15 | 1986-06-06 | Furukawa Electric Co Ltd:The | Semiconductor device |
| JPS61287249A (en) * | 1985-06-14 | 1986-12-17 | Hitachi Ltd | Ceramic package |
| JPH10326913A (en) * | 1997-05-23 | 1998-12-08 | Sanken Electric Co Ltd | Semiconductor device |
| JPH11176969A (en) * | 1997-12-12 | 1999-07-02 | Toshiba Corp | Seal cap component for ceramics package and ceramics package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315486A (en) | Hermetically packaged HDI electronic system | |
| EP0249755B1 (en) | Hybrid integrated circuit apparatus | |
| JPH05502142A (en) | Method and device for hermetically sealing electronic components | |
| EP0400566B1 (en) | Adhesive tapes and semiconductor devices | |
| JPH10289962A (en) | Manufacture of electronic circuit device | |
| US7557502B2 (en) | Electroluminescent display with gas-tight enclosure | |
| US5886457A (en) | Sealing structure and method of sealing electronic component | |
| JPH06196864A (en) | Multilayer ceramic substrate with through hole having stage difference in composition content and its preparation | |
| JPH05136313A (en) | Protective coating on ceramic board | |
| JP2003530771A (en) | Named element | |
| US5635672A (en) | Package for electronic element | |
| KR20060050635A (en) | Cap for semiconductor device | |
| Kohler et al. | Assembly and interconnection technology for high-temperature bulk acoustic wave resonators | |
| KR20050045323A (en) | Method for improving hermetic of ceramic package and ceramic package prepared thereby | |
| JP5537119B2 (en) | Lid, lid manufacturing method and electronic device manufacturing method | |
| EP0157590B1 (en) | Packaged electronic device | |
| US5103291A (en) | Hermetically sealed package for electronic components | |
| JPH03196664A (en) | Package for semiconductor device | |
| KR101963830B1 (en) | Multi Functional Device | |
| JP3404266B2 (en) | Wiring board connection structure | |
| JPH06204352A (en) | Semiconductor ceramic package board and lid | |
| Spanier et al. | A novel hermetic encapsulation approach for the protection of electronics in harsh environments | |
| KR100550870B1 (en) | Method for sealing ceramic package and airtight ceramic package prepared thereby | |
| JP4332047B2 (en) | Electronic equipment | |
| US5011734A (en) | Ceramic substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |