KR20050044254A - Semiconductor device and testing method thereof - Google Patents

Semiconductor device and testing method thereof Download PDF

Info

Publication number
KR20050044254A
KR20050044254A KR1020040089139A KR20040089139A KR20050044254A KR 20050044254 A KR20050044254 A KR 20050044254A KR 1020040089139 A KR1020040089139 A KR 1020040089139A KR 20040089139 A KR20040089139 A KR 20040089139A KR 20050044254 A KR20050044254 A KR 20050044254A
Authority
KR
South Korea
Prior art keywords
voltage
semiconductor device
circuit
test
gradation
Prior art date
Application number
KR1020040089139A
Other languages
Korean (ko)
Other versions
KR100824158B1 (en
Inventor
마꾸우찌마사미
쥬죠노리오
이마가와겐고
오리하시리쯔로
아라이요시또모
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20050044254A publication Critical patent/KR20050044254A/en
Application granted granted Critical
Publication of KR100824158B1 publication Critical patent/KR100824158B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10Measuring sum, difference or ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 따른 반도체 장치는 액정 구동 회로를 갖고, 또한 이 계조 전압 시험 시에, 여기에 설치된 계조 전압 생성 회로에서 생성된 계조 전압(Vx)과 계조 전압을 시험하기 위해서 생성된 비교 전압(예를 들면 Vx+ΔV)을 비교하고, 시험 결과를 2치 전압으로서 반도체 장치의 외부 단자로부터 출력한다. 이에 의해, 상기 액정 구동 회로의 고계조화나 상기 반도체 장치의 출력 단자 수의 증가에 대해서도, 상기 계조 전압 시험이 고속화되므로, 이에 요하는 시간이 단축되고 또한 비용도 저감된다. The semiconductor device according to the present invention has a liquid crystal driving circuit, and at the time of the gray scale voltage test, the gray scale voltage Vx generated by the gray scale voltage generation circuit provided therein and the comparison voltage generated to test the gray scale voltage (e.g., For example, Vx + ΔV) is compared, and the test results are output from the external terminal of the semiconductor device as a binary voltage. This speeds up the gray scale voltage test even for the high gray scale of the liquid crystal drive circuit and the increase in the number of output terminals of the semiconductor device, so that the time required for this is shortened and the cost is reduced.

Description

반도체 장치 및 반도체 장치의 시험 방법{SEMICONDUCTOR DEVICE AND TESTING METHOD THEREOF}Semiconductor device and test method of semiconductor device {SEMICONDUCTOR DEVICE AND TESTING METHOD THEREOF}

본 출원은 2003년 11월 7일자로 일본에 출원한 특허출원번호2003-378595호의 우선권을 주장하며, 그 내용은 본 명세서에 포함된다. This application claims the priority of patent application No. 2003-378595 for which it applied to Japan on November 7, 2003, The content is taken in here.

본 발명은 액정 디스플레이의 구동 회로를 구비하는 반도체 장치 및 그 시험 방법에 관한 것으로, 특히 다수의 외부 단자(출력 단자)를 갖는 반도체 장치 및 그 출력 전압을 시험하는 시험 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a drive circuit for a liquid crystal display and a test method thereof, and more particularly, to a semiconductor device having a plurality of external terminals (output terminals) and a test method for testing the output voltage thereof.

액정 디스플레이의 구동 회로(액정 구동 회로, LCD 드라이버라고 하는 경우도 있음)를 구비하는 반도체 장치는, 다수의 외부 단자(출력 핀)로부터 다단계(다계조) 전압을 출력하여 액정 디스플레이(액정 패널)를 구동한다. A semiconductor device having a driving circuit (also referred to as a liquid crystal driving circuit or an LCD driver) of a liquid crystal display outputs a multilevel (multi-gradation) voltage from a plurality of external terminals (output pins) to form a liquid crystal display (liquid crystal panel). Drive.

종래, 액정 구동 회로를 구비한 반도체 장치의 계조 전압 시험은, 테스터를 이용한 전압 측정(아날로그 전압 측정)에 의해 행해지고 있었다. Conventionally, the gradation voltage test of the semiconductor device provided with the liquid crystal drive circuit was performed by the voltage measurement (analog voltage measurement) using a tester.

그러나, 최근의 액정 디스플레이의 고정밀도화에 수반하는 반도체 장치의 출력 단자의 증가, 및 액정 디스플레이의 고계조도화에 수반하여, 계조 전압 시험에 요하는 시간이 증가하고, 해당 반도체 장치(액정 구동 회로)의 시험이나 제조에 관련하는 비용이 증대한다는 문제가 발생해 왔다. However, with the increase of the output terminal of the semiconductor device accompanying the recent high precision of the liquid crystal display, and the high gradation of the liquid crystal display, the time required for the gradation voltage test increases, and the semiconductor device (liquid crystal drive circuit) There has been a problem that the costs associated with the testing and manufacturing of the components increase.

일본 특개2002-156412호 공보에는 계조 전압 시험의 고속화를 도모하는 수단으로서, 액정 구동 회로의 출력 단자 전압과 테스터의 기준 전압과의 차분 전압을 검출하고, 액정 구동 회로의 각 출력 단자에 있어서의 계조 전압의 단자간 변동을 시험하는 기술이 기재되어 있다. Japanese Unexamined Patent Application Publication No. 2002-156412 discloses a differential voltage between the output terminal voltage of the liquid crystal drive circuit and the reference voltage of the tester as a means for speeding up the gray scale voltage test, and the gray level at each output terminal of the liquid crystal drive circuit is detected. Techniques for testing the terminal-to-terminal variations in voltage are described.

그러나, 상기 특허 문헌 1에 기재된 기술에서는, 다음과 같은 문제가 있다. However, the technique described in the patent document 1 has the following problem.

(1) 테스터에 의해 출력 전압의 측정(아날로그 전압 측정)을 행하고 있기 때문에, 출력 전압이 안정되기까지 시간이 걸려, 시험 시간이 증가한다. (1) Since the output voltage is measured (analog voltage measurement) by the tester, it takes time for the output voltage to stabilize and the test time increases.

(2) 액정 디스플레이의 고계조화에 의한 계조 전압 스텝의 미세화에 수반하여, 출력 전압의 판정 범위가 매우 좁아진 경우에, 액정 구동 회로의 출력 단자 전압과 테스터의 기준 전압과의 차분 전압을 세분화할 필요가 있고, 그 때문에 시험 시간이 증가한다. (2) When the determination range of the output voltage becomes very narrow with the miniaturization of the gradation voltage step due to the high gradation of the liquid crystal display, it is necessary to subdivide the difference voltage between the output terminal voltage of the liquid crystal drive circuit and the reference voltage of the tester. And that increases the test time.

(3) 특허 문헌 1에 기재된 측정 회로를 실현하기 위해서는, 테스터에 대하여 계조 전압 측정 회로를 새롭게 추가할 필요가 있으며, 기존의 테스터를 이용할 수 없다. (3) In order to realize the measurement circuit described in Patent Literature 1, it is necessary to add a gradation voltage measurement circuit to a tester newly, and an existing tester cannot be used.

본 발명의 목적은 상기한 바와 같은 과제를 해결하여, 액정 디스플레이의 구동 회로를 구비하는 반도체 장치의 계조 전압 시험에 요하는 시간을 단축하는 기술을 제공하는 것에 있다. 또한, 액정 디스플레이의 구동 회로를 구비하는 반도체 장치의 시험·제조 비용을 저감시킬 수 있는 기술을 제공하는 것에 있다. An object of the present invention is to solve the above problems and to provide a technique for shortening the time required for the gradation voltage test of a semiconductor device provided with a driving circuit of a liquid crystal display. Moreover, it is providing the technique which can reduce the test and manufacturing cost of the semiconductor device provided with the drive circuit of a liquid crystal display.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다. Among the inventions disclosed in the present application, an outline of representative ones will be briefly described as follows.

상기 목적을 달성하기 위해서, 본 발명에 따른 액정 구동 회로를 갖는 반도체 장치는 계조 전압 시험 시에 2치화된 계조 전압 시험 신호를 출력하는 것을 특징으로 한다. In order to achieve the above object, a semiconductor device having a liquid crystal drive circuit according to the present invention is characterized in that for outputting a gray level voltage test signal binarized during a gray voltage test.

예를 들면, 액정 구동 회로를 갖는 반도체 장치로서, 상기 반도체 장치의 계조 전압 시험 시에, 상기 반도체 장치의 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하고, 상기 시험 결과를 2치 전압으로서 상기 반도체 장치의 외부 단자로부터 출력하는 것을 특징으로 하는 반도체 장치이다. For example, a semiconductor device having a liquid crystal drive circuit, wherein a gray voltage generated in a gray voltage generator circuit of the semiconductor device is compared with a comparison voltage generated to test the gray voltage at a gray voltage test of the semiconductor device. The test result is output as a binary voltage from an external terminal of the semiconductor device.

또한, 액정 구동 회로를 갖는 반도체 장치로서, 상기 액정 구동 회로는 계조 전압 생성 회로와, 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하여 계조에 대응하는 계조 전압을 선택하는 계조 전압 선택 회로를 갖고, 상기 반도체 장치의 계조 전압 시험 시에, 상기 계조 전압 선택 회로에 있어서, 상기 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하고, 상기 시험 결과를 2치 전압으로서 상기 반도체 장치의 외부 단자로부터 출력하는 것을 특징으로 하는 반도체 장치이다. Further, a semiconductor device having a liquid crystal driving circuit, the liquid crystal driving circuit having a gradation voltage generating circuit and a gradation voltage selecting circuit for receiving a gradation voltage generated by the gradation voltage generating circuit and selecting a gradation voltage corresponding to the gradation. And, in the gray voltage test of the semiconductor device, in the gray voltage selection circuit, compare the gray voltage generated in the gray voltage generation circuit with a comparison voltage generated to test the gray voltage, and compare the test result with 2. A semiconductor device characterized by outputting from an external terminal of the semiconductor device as a value voltage.

또한, 액정 구동 회로를 갖는 반도체 장치로서, 상기 액정 구동 회로는 계조 전압 생성 회로와, 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하여 계조에 대응하는 계조 전압을 선택하는 계조 전압 선택 회로와, 상기 계조 전압 선택 회로에서 선택되는 계조 전압에 관한 정보를 일시 저장하고, 상기 저장된 정보를 상기 계조 전압 선택 회로에 공급하는 버퍼를 갖고, 상기 계조 전압 선택 회로는, 상기 버퍼의 출력에 기초하여 상기 계조 전압 생성 회로에서 생성된 계조 전압을 선택하는 셀렉터 회로와, 상기 반도체 장치의 계조 전압 시험 시에, 상기 셀렉터 회로에서 선택된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하여 이들 전압의 차전압을 증폭하고, 상기 비교한 결과를 2치 전압으로서 외부 단자로부터 출력하는 증폭 회로와, 상기 증폭 회로에 입력하는 정보로서, 상기 비교 전압 또는 상기 증폭 회로의 출력 중 어느 쪽인지를 선택하는 선택 수단을 더 갖는 것을 특징으로 하는 반도체 장치이다. A semiconductor device having a liquid crystal driving circuit, wherein the liquid crystal driving circuit includes a gray voltage generating circuit, a gray voltage selecting circuit for receiving a gray voltage generated by the gray voltage generating circuit and selecting a gray voltage corresponding to the gray, And a buffer for temporarily storing information about the gray voltage selected by the gray voltage selection circuit, and supplying the stored information to the gray voltage selection circuit, wherein the gray voltage selection circuit is based on the output of the buffer. The selector circuit for selecting the gray scale voltage generated in the voltage generating circuit and the comparison voltage generated for testing the gray scale voltage selected in the selector circuit and the gray scale voltage during the gray voltage test of the semiconductor device are compared with each other. Amplify the differential voltage and output the result of comparison as external voltage from the external terminal Is a semiconductor device, characterized in that the amplifier circuit, having as input information to said amplifier circuit, further selecting means for selecting whether or which of the comparison voltage, or the output of the amplifier circuit.

또한, 액정 구동 회로를 갖는 반도체 장치의 시험 방법으로서, 상기 반도체 장치의 계조 전압 시험 시에, 상기 반도체 장치의 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하고, 상기 시험 결과로서 상기 반도체 장치의 외부 단자로부터 출력된 2치 전압을 이용하여 상기 반도체 장치의 계조 전압의 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험 방법이다. A test method for a semiconductor device having a liquid crystal drive circuit, wherein the gray voltage generated in the gray voltage generation circuit of the semiconductor device and the comparison voltage generated to test the gray voltage are used during the gray voltage test of the semiconductor device. It compares and uses the binary voltage output from the external terminal of the said semiconductor device as a test result, and the gray voltage of the said semiconductor device is tested, The test method of the semiconductor device characterized by the above-mentioned.

또한, 액정 구동 회로를 갖는 반도체 장치의 시험 방법으로서, 상기 액정 구동 회로는 계조 전압 생성 회로와 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하는 계조 전압 선택 회로를 갖고, 상기 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 상기 계조 전압 선택 회로에서 비교하고, 상기 시험 결과로서 상기 반도체 장치로부터 출력된 2치 전압을 이용하여 상기 반도체 장치의 계조 전압의 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험 방법이다. Further, as a test method of a semiconductor device having a liquid crystal driving circuit, the liquid crystal driving circuit has a gray voltage generating circuit and a gray voltage selection circuit for receiving a gray voltage generated in the gray voltage generating circuit, and in the gray voltage generating circuit The generated gradation voltage and the comparison voltage generated to test the gradation voltage are compared in the gradation voltage selection circuit, and the gradation voltage of the semiconductor device is tested using the binary voltage output from the semiconductor device as the test result. It is a test method of the semiconductor device characterized by the above-mentioned.

또한, 상기 계조 전압의 시험 시에, 상기 반도체 장치의 외부 단자와 테스터의 비교기는 전기적으로 접속되어 있으며, 상기 외부 단자로부터 출력된 2치 전압을 이용하여 상기 테스터의 비교기로 일괄적으로 계조 시험하는 것을 특징으로 하는 반도체 장치의 시험 방법이다. In the test of the gradation voltage, the external terminal of the semiconductor device and the comparator of the tester are electrically connected, and the gradation test is collectively performed by the comparator of the tester using the binary voltage output from the external terminal. It is a test method of the semiconductor device characterized by the above-mentioned.

본 발명에 따르면, 액정 디스플레이의 구동 회로(액정 구동 회로)를 구비하는 반도체 장치의 계조 전압 시험 시간을 단축할 수 있다. According to the present invention, the gray scale voltage test time of the semiconductor device including the driving circuit (liquid crystal driving circuit) of the liquid crystal display can be shortened.

또한, 액정 디스플레이의 구동 회로를 구비하는 반도체 장치의 시험·제조 비용을 저감할 수 있다. Moreover, the test and manufacturing cost of the semiconductor device provided with the drive circuit of a liquid crystal display can be reduced.

〈실시예〉<Example>

이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다. 또, 실시예를 설명하기 위한 전체 도면에 있어서, 동일 기능을 갖는 부재에는 동일 부호를 붙여, 그 반복 설명은 생략한다. EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described in detail based on drawing. In addition, in the whole figure for demonstrating an Example, the same code | symbol is attached | subjected to the member which has the same function, and the repeated description is abbreviate | omitted.

도 1은 본 발명의 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 구성의 일례를 나타내는 도면이다. 이 반도체 장치의 구성예에서는 게이트 드라이버(1), 소스 드라이버(2), 액정 구동 전압 발생 회로(3), 액정 패널(5), MPU(6) 등을 구비한다. BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows an example of the structure of the semiconductor device which has a liquid crystal drive circuit in the Example of this invention. In the structural example of this semiconductor device, a gate driver 1, a source driver 2, a liquid crystal drive voltage generation circuit 3, a liquid crystal panel 5, an MPU 6, and the like are provided.

게이트 드라이버(1)는 액정 패널(5)에 대하여 게이트 신호를 인가한다. 소스 드라이버(2)는 액정 패널(5)에 대하여 계조 출력 전압을 인가한다. 액정 구동 발생 회로(3)는 액정 패널(5)의 구동 전압을 발생한다. 액정 패널(5)은, 예를 들면 TFT가 매트릭스 형상으로 배치된 구조를 갖고, 각 화소의 축적 용량의 충전에 의해서 휘도가 제어된다. MPU(6)는 게이트 드라이버(1) 및 소스 드라이버(2)의 동작의 연산·처리를 제어한다. The gate driver 1 applies a gate signal to the liquid crystal panel 5. The source driver 2 applies the gray scale output voltage to the liquid crystal panel 5. The liquid crystal drive generation circuit 3 generates a drive voltage of the liquid crystal panel 5. The liquid crystal panel 5 has a structure in which TFTs are arranged in a matrix shape, for example, and luminance is controlled by charging of the storage capacitance of each pixel. The MPU 6 controls the operation and processing of the operations of the gate driver 1 and the source driver 2.

이하, 본 발명의 실시예에서 설명하는 「액정 디스플레이의 구동 회로(액정 구동 회로)를 구비한 반도체 장치」는 (1) 소스 드라이버(2)로 구성되는 경우와, (2) 게이트 드라이버(1)와, 소스 드라이버(2)와, 액정 구동 전압 발생 회로(3)로 구성되는 경우가 있다. Hereinafter, the "semiconductor device provided with the drive circuit (liquid crystal drive circuit) of the liquid crystal display" demonstrated in the Example of this invention is a case comprised with the (1) source driver 2, (2) the gate driver 1 And the source driver 2 and the liquid crystal drive voltage generation circuit 3 in some cases.

상기 (2)의 구성의 반도체 장치인 경우, 게이트 드라이버(1)와, 소스 드라이버(2)와, 액정 구동 전압 발생 회로(3)를 포함하는 부분을 액정 표시 컨트롤러(4)라고 하는 경우도 있다. 또한, 상기 각부 외에 MPU(6)도 포함시켜 1개의 반도체 장치로서 구성할 수도 있다. In the case of the semiconductor device of the structure (2), the part including the gate driver 1, the source driver 2 and the liquid crystal drive voltage generation circuit 3 may be referred to as the liquid crystal display controller 4. . In addition, the MPU 6 may also be included in addition to the above-described parts to constitute one semiconductor device.

상기 (1)인 경우의 구성의 반도체 장치는 주로 대형의 액정 디스플레이를 구동시키는 경우 등에 이용되고, 상기 (2)인 경우의 구성의 반도체 장치는 예를 들면 휴대 전화기 등에 구비된 소형의 컬러 TFT 액정 디스플레이를 구동시키는 경우 등에 이용된다. The semiconductor device in the case of (1) is mainly used when driving a large liquid crystal display, and the semiconductor device in the case of (2) is, for example, a small color TFT liquid crystal provided in a mobile phone or the like. It is used when driving a display.

도 1에서, 액정 표시 컨트롤러(4)는 TFT가 매트릭스 형상으로 배치된 액정 패널(5)에 접속되어 있다. 그리고, 액정 표시 컨트롤러(4)는 이 액정 패널(5)에 대하여, 임의의 표시 라인을 선택하는 게이트 신호를 게이트 드라이버(1)로부터 인가하고, 이 선택된 표시 라인의 각 화소에 대하여 소스 드라이버(2)로부터 계조 출력 전압을 인가함으로써, 목표로 하는 화소의 축적 용량의 충전을 행하여 각 화소의 휘도를 제어한다. 또한, 액정 표시 컨트롤러(4)는 게이트 드라이버(1) 및 소스 드라이버(2)의 동작의 연산·처리를 제어하는 MPU(6)에 접속되어 있다. In FIG. 1, the liquid crystal display controller 4 is connected to the liquid crystal panel 5 in which TFTs are arrange | positioned in matrix form. Then, the liquid crystal display controller 4 applies a gate signal for selecting an arbitrary display line to the liquid crystal panel 5 from the gate driver 1, and the source driver 2 for each pixel of the selected display line. By applying the gray scale output voltage, the storage capacitor of the target pixel is charged to control the luminance of each pixel. In addition, the liquid crystal display controller 4 is connected to the MPU 6 which controls the calculation and processing of the operations of the gate driver 1 and the source driver 2.

본 발명의 실시예에 의한 액정 구동 회로를 구비하는 반도체 장치 및 그 시험 방법에 대하여, 이하 도 1∼도 7을 참조하여 순서대로 설명한다. EMBODIMENT OF THE INVENTION The semiconductor device provided with the liquid crystal drive circuit by the Example of this invention, and its test method are demonstrated in order with reference to FIGS.

〈제1 실시예〉 <First Embodiment>

도 2는 본 발명의 제1 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 구성을 나타낸다. 도 2는 본 발명의 제1 실시예로서, 액정 구동 회로를 갖는 반도체 장치가 소스 드라이버로 구성되어 있는 모습을 나타내고 있다(상술(1)의 구성에 대응). 즉, 제1 실시예의 반도체 장치에서의 액정 구동 회로는 도 1에 도시한 소스 드라이버(2)이다. 2 shows a configuration of a semiconductor device having a liquid crystal drive circuit in the first embodiment of the present invention. Fig. 2 shows a state in which a semiconductor device having a liquid crystal drive circuit is constituted by a source driver as a first embodiment of the present invention (corresponding to the configuration of the above-mentioned (1)). That is, the liquid crystal drive circuit in the semiconductor device of the first embodiment is the source driver 2 shown in FIG.

도 2에서, 이 소스 드라이버(2)는 외부 인터페이스를 통한 데이터의 기입 또는 판독 데이터를 기억하는 표시 데이터 RAM(12)과, 이 표시 데이터 RAM(12)에 기입된 데이터를 보유하는 라인 버퍼(13)와, 소정의 레벨의 계조 전압을 생성하는 계조 전압 생성 회로(16)와, 이 계조 전압 생성 회로(16)에서 생성된 소정의 계조 전압을 기초로 라인 버퍼(13)에 보유된 계조 설정 데이터에 따라서 계조 전압을 출력하는 계조 전압 선택 회로(14)와, 통상 동작 시와 계조 시험 시의 동작 모드를 전환하는 테스트 모드 전환 회로(21)로 구성된다. In Fig. 2, the source driver 2 includes a display data RAM 12 for storing data written or read out via an external interface, and a line buffer 13 for holding data written to the display data RAM 12. ), The gradation voltage generation circuit 16 which generates the gradation voltage of the predetermined level, and the gradation setting data held in the line buffer 13 based on the gradation voltage generated by the gradation voltage generation circuit 16. According to the present invention, the gray voltage selection circuit 14 outputs the gray scale voltage, and the test mode switching circuit 21 switches the operation mode during normal operation and gray scale test.

또한, 도 2에 도시한 S1∼Sn은 제1 실시예에 의한 반도체 장치가 갖는 다수의 출력 단자(출력 핀)로서, 통상 동작 시, 계조 전압을 출력하는 것이다. 또한, 도 2에 도시한 VTEST는 계조 시험 시에 있어서의 계조 전압의 시험을 위해서 생성하는 비교 전압의 입력(인가)을 위해서 설치된 단자이다. 테스터(35)는 본 반도체 장치에 대한 계조 시험을 행하기 위한 장치로서, 비교 전압 설정부, 복수의 비교기 CMP1∼CMPn 등을 구비하고, 본 반도체 장치의 출력 단자에 전기적으로 접속 가능하다. S1 to Sn shown in FIG. 2 are a plurality of output terminals (output pins) included in the semiconductor device according to the first embodiment, and output gray level voltages during normal operation. In addition, VTEST shown in FIG. 2 is a terminal provided for the input (application) of the comparative voltage produced | generated for the test of the gradation voltage in the gradation test. The tester 35 is a device for performing a gradation test on the present semiconductor device, and includes a comparison voltage setting unit, a plurality of comparators CMP1 to CMPn, and the like, and can be electrically connected to an output terminal of the present semiconductor device.

계조 전압 선택 회로(14)는 셀렉터 회로(18)와, 증폭 회로(20)와, 동작 전환 스위치(19)로 구성되는 스위치 회로(15)를 복수 포함하여 구성된다. The gray voltage selection circuit 14 includes a plurality of selector circuits 18, amplification circuits 20, and a switch circuit 15 composed of an operation switching switch 19. As shown in FIG.

또, 표시 데이터 RAM(12)에 대해서는 필요가 없는 경우에는 생략하여 반도체 장치를 구성할 수도 있다. In addition, when it is not necessary about the display data RAM 12, it can abbreviate | omit and comprise a semiconductor device.

이 소스 드라이버(2)는 통상 동작 시에, 증폭 회로(20)의 출력 단자를 "-" 기호로 나타내는 반전 입력 단자와 접속하도록, 동작 전환 스위치(19)를 테스트 모드 전환 회로(21)에 의해 제어한다. 이에 의해, 증폭 회로(20)는 버퍼 회로와 동등한 동작 상태로 되고, 셀렉터 회로(18)를 통하여 선택된 계조 전압을 출력 단자에 출력한다. In the normal operation, the source driver 2 connects the operation switching switch 19 to the test mode switching circuit 21 so that the output terminal of the amplifying circuit 20 is connected with an inverting input terminal indicated by a "-" symbol. To control. As a result, the amplifying circuit 20 is brought into an operation state equivalent to that of the buffer circuit, and outputs the gray scale voltage selected through the selector circuit 18 to the output terminal.

한편, 이 소스 드라이버(2)는 계조 시험 시에, 도시하지 않은 표시 컨트롤러의 외부 인터페이스, 계조 전압 선택 회로(14)(스위치 회로(15))의 출력 단자 및 VTEST 단자가 각각 테스터(35)에 접속되고, 이 테스터(35)로부터의 시험 신호에 의해 계조 시험이 실행된다. On the other hand, this source driver 2 has an external interface of a display controller (not shown), an output terminal of the gray voltage selection circuit 14 (switch circuit 15), and a VTEST terminal, respectively, to the tester 35 during the gray scale test. The gray scale test is executed by the test signal from the tester 35.

구체적으로는, 계조 시험 시(계조 시험 모드, 테스트 모드)에, 소스 드라이버(2)는 테스터(35)로부터 테스트 모드 전환 회로(21)를 통하여 VTEST 단자와 증폭 회로(20)의 "-" 기호로 나타내는 반전 입력 단자를 접속하도록 동작 전환 스위치(19)를 전환한다. 그리고, 증폭 회로(20)에 있어서 셀렉터 회로(18)를 통하여 선택된 계조 전압과 VTEST 단자를 통하여 인가된 비교 전압을 비교하여 비교 결과를 출력 단자에 출력한다. Specifically, during the gradation test (gradation test mode, test mode), the source driver 2 is connected to the VTEST terminal and the amplification circuit 20 by the test mode switching circuit 21 from the tester 35. The operation switching switch 19 is switched to connect the inverting input terminal indicated by. The amplification circuit 20 compares the gradation voltage selected through the selector circuit 18 with the comparison voltage applied through the VTEST terminal, and outputs a comparison result to the output terminal.

통상, 증폭 회로(20)는 고증폭율이므로, 계조 시험 시에 증폭 회로(20)는 계조 전압과 비교 전압의 차전압을 증폭함으로써, 출력 단자 전압으로서 버퍼 회로의 플러스측(H) 또는 마이너스측(L)의 전원 전압 근방의 전압값을 출력한다. In general, since the amplifying circuit 20 has a high amplification factor, the amplifying circuit 20 amplifies the difference voltage between the gray voltage and the comparison voltage during the gray scale test, so that the positive side H or the negative side of the buffer circuit is an output terminal voltage. The voltage value near the power supply voltage of (L) is output.

따라서, 계조 시험 시에, 테스터(35)로부터 표시 데이터 RAM(12)과 라인 버퍼(13)를 통하여 임의의 계조 데이터를 설정하고, 또한 테스터(35)에 있어서 비교 전압을 VTEST 단자에 인가함으로써, 소스 드라이버(2)의 출력 전압은 소정의 2치 전압(「H」 or 「L」) 중 어느 하나로 된다. 계조 시험 신호의 출력이 2치 전압이므로, 테스터(35)에 있어서 복수 배치되어 있는 비교기 CMP1∼CMPn에서, 동시에 소스 드라이버(2)의 복수의 출력 단자(출력 핀)의 계조 전압을 시험할 수 있다. Therefore, at the time of the gradation test, arbitrary gradation data is set from the tester 35 through the display data RAM 12 and the line buffer 13, and the comparison voltage is applied to the VTEST terminal in the tester 35, The output voltage of the source driver 2 becomes either of predetermined binary voltages ("H" or "L"). Since the output of the gradation test signal is a binary voltage, the gradation voltages of the plurality of output terminals (output pins) of the source driver 2 can be tested at the same time in the comparators CMP1 to CMPn arranged in plural in the tester 35. .

도 3은 상술한 계조 전압 선택 회로(14)에 설치된 복수의 스위치 회로(15)의 하나의 구성예를 나타낸다. 도 3에서, 스위치 회로(15)는 트랜지스터(101a∼101i)를 갖는 증폭 회로(20), 트랜지스터(102a, 102b), 및 트랜지스터(103a, 103b)를 갖는 트랜스포머 페어런트 스위치로 구성된 동작 전환 스위치(19), 및 계조 전압 생성 회로(16)(도 3에는 도시 생략)에서 생성한 계조 전압을 선택하는 셀렉터 회로(18)를 포함한다. 또한, 스위치 회로(15)에는 증폭 회로(20)의 동작에 필요한 전압 레벨을 생성하는 바이어스 전압 생성 회로(105), 및 테스트 모드 전환 회로(21)가 각각 접속된다. 이 테스트 모드 전환 회로(21)는 동작 전압이 높은 상기 동작 전환 스위치(19)를 이보다 동작 전압이 낮은 논리 회로(예를 들면, 내부 논리 회로, 도 3에는 도시 생략)로 제어하므로, 레벨 시프트 기능을 갖는 반전 게이트 회로(104a)와, 동작 전환 스위치(19)의 동작 전압(고전압)으로 동작하는 반전 게이트 회로(104b)를 구비한다. 증폭 회로(20)의 출력 단자 Vout는 본 발명에 따른 반도체 장치의 출력 단자(도 2에 도시한 출력 단자 S1∼Sn 중 어느 하나)와 동작 전환 스위치(19)의 단자 A에 접속된다. 또한, 단자 VTEST(도 2 참조)를 통해서 테스터(35)로부터 공급되고, 또는 도 5를 참조하여 제2 실시예에서 후술하는 비교 전압 생성 회로(22)로부터 공급되는 전압을 비교 전압 Vcomp로서 동작 전환 스위치(19)의 단자 B에 인가한다. 3 shows an example of the configuration of a plurality of switch circuits 15 provided in the above-described gradation voltage selection circuit 14. In Fig. 3, the switch circuit 15 includes an operation switching switch 19 composed of an amplifier circuit 20 having transistors 101a to 101i, transistors 102a and 102b, and a transformer parent switch having transistors 103a and 103b. ), And a selector circuit 18 for selecting the gray voltage generated by the gray voltage generator circuit 16 (not shown in FIG. 3). In addition, a bias voltage generation circuit 105 and a test mode switching circuit 21 are connected to the switch circuit 15 to generate a voltage level required for the operation of the amplifier circuit 20. The test mode switching circuit 21 controls the operation switching switch 19 having a higher operating voltage by using a logic circuit having a lower operating voltage (for example, an internal logic circuit, not shown in FIG. 3), thereby providing a level shift function. An inverted gate circuit 104a having a structure and an inverted gate circuit 104b operating at an operating voltage (high voltage) of the operation switching switch 19. The output terminal Vout of the amplifying circuit 20 is connected to the output terminal (any one of the output terminals S1 to Sn shown in Fig. 2) of the semiconductor device according to the present invention and the terminal A of the operation switching switch 19. The voltage supplied from the tester 35 through the terminal VTEST (see FIG. 2) or from the comparison voltage generation circuit 22 described later in the second embodiment with reference to FIG. 5 is converted into a comparison voltage Vcomp. Applied to terminal B of the switch 19;

이하, 도 3에 도시한 스위치 회로(15)의 동작의 개략을 설명한다. 테스트 모드 전환 회로(21)의 논리 상태를 그 통상의 동작에 있어서 "0"으로 함으로써, 트랜지스터(102a, 102b)로 구성된 트랜스포머 페어런트 스위치는 OFF 상태로 되고, 트랜지스터(103a, 103b)로 구성된 트랜스포머 페어런트 스위치는 ON 상태로 된다. 이에 의해, 증폭 회로(20)의 출력 단자 Vout는 동작 전환 스위치(19)를 통해서 해당 증폭 회로(20)의 반전 입력으로 되는 트랜지스터(101d)(그 게이트)에 접속된다. 그 결과, 증폭 회로(20)는 전압 증폭율이 약 1배인 버퍼 회로로서 동작하고, 셀렉터 회로(18)에서 선택된 계조 전압에 동등한 전압이 해당 증폭 회로(20)의 출력 단자 Vout를 통해서 상술한 본 발명에 따른 반도체 장치의 출력 단자로부터 출력된다. Hereinafter, an outline of the operation of the switch circuit 15 shown in FIG. 3 will be described. By setting the logic state of the test mode switching circuit 21 to "0" in its normal operation, the transformer parent switch composed of the transistors 102a, 102b is turned off, and the transformer parent composed of the transistors 103a, 103b. The switch is turned ON. As a result, the output terminal Vout of the amplifier circuit 20 is connected to the transistor 101d (its gate) serving as the inverting input of the amplifier circuit 20 through the operation switching switch 19. As a result, the amplifying circuit 20 operates as a buffer circuit having a voltage amplification factor of about 1 times, and the voltage equivalent to the gradation voltage selected by the selector circuit 18 is described above through the output terminal Vout of the corresponding amplifying circuit 20. It is output from the output terminal of the semiconductor device which concerns on this invention.

한편, 이 반도체 장치의 계조 시험 동안에는 테스트 모드 전환 회로(21)의 논리 상태를 "1"로 한다. 이에 의해, 트랜지스터(102a, 102b)로 구성된 트랜스포머 페어런트 스위치는 ON 상태로, 트랜지스터(103a, 103b)로 구성된 트랜스포머 페어런트 스위치는 OFF 상태로 각각 전환되고, 테스터(35)나 비교 전압 생성 회로(22)로부터 공급되는 상기 비교 전압 Vcomp이 동작 전환 스위치(19)를 통해서 상술한 트랜지스터(101d)의 게이트에 인가된다. 그 결과, 증폭 회로(20)의 전압 증폭율은 테스트 모드 전환 회로(21)를 통상 동작시켰을 때에 비하여 높아지고, 말하자면 고증폭율의 증폭 회로로서 동작한다. 따라서, 증폭 회로(20)는 셀렉터 회로(18)에서 선택된 계조 전압과 비교 전압 Vcomp과의 차분(차전압)을 상술한 전압 증폭율로써 증폭하고, 해당 계조 전압의 레벨이 비교 전압 Vcomp보다 높을 때에는 증폭 회로(20)의 전원 전압의 한쪽 Vdd 또는 그 근방의 전압을 그 출력 단자 Vout로부터 출력한다. 또한, 상기 계조 전압의 레벨이 비교 전압 Vcomp보다 낮을 때에는 증폭 회로(20)의 전원 전압의 다른 쪽 Vss 또는 그 근방의 전압이 증폭 회로(20)의 출력 단자 Vout로부터 출력된다. On the other hand, during the gradation test of this semiconductor device, the logic state of the test mode switching circuit 21 is set to "1". As a result, the transformer parent switch composed of the transistors 102a and 102b is switched to the ON state, and the transformer parent switch composed of the transistors 103a and 103b is switched to the OFF state, respectively, so that the tester 35 or the comparison voltage generation circuit 22 are switched. The comparison voltage Vcomp supplied from the above is applied to the gate of the above-described transistor 101d via an operation switching switch 19. As a result, the voltage amplification ratio of the amplifying circuit 20 becomes higher than when the test mode switching circuit 21 is normally operated, that is, it operates as an amplifying circuit having a high amplification factor. Therefore, the amplifying circuit 20 amplifies the difference (differential voltage) between the gradation voltage selected by the selector circuit 18 and the comparison voltage Vcomp at the voltage amplification ratio described above, and when the level of the gradation voltage is higher than the comparison voltage Vcomp One Vdd of the power supply voltage of the amplifying circuit 20 or a voltage near it is output from the output terminal Vout. When the level of the gradation voltage is lower than the comparison voltage Vcomp, the other Vss of the power supply voltage of the amplifying circuit 20 or a voltage of the vicinity thereof is output from the output terminal Vout of the amplifying circuit 20.

이상, 스위치 회로(15)의 일례에 대하여, 도 3을 참조하여 설명했지만, 본 발명에 따른 반도체 장치의 실시에 있어서, 스위치 회로(15) 또는 그 균등물은 상술한 구성에 한정되지 않는 것은 분명하다. 예를 들면, 도 3에 전계 효과형 트랜지스터로서 예시된 트랜지스터(101a∼101i, 102a, 102b, 103a, 103b)의 일부 또는 그 전부를 바이폴라형의 트랜지스터로 치환해도 되고(이 경우, 상술한 트랜지스터(101d)의 게이트는 베이스로 바뀜), 테스트 모드 전환 회로(21)에 내장된 상기 논리 회로를 동작 전환 스위치(19)와 동등하거나 또는 이에 가까운 동작 전압으로 동작하도록 구성해도 된다. 따라서, 본 발명에 따른 반도체 장치의 시험 방법이나 제조 방법의 실시에 있어서도, 상술한 스위치 회로(15)의 구성에 구속되지 않는 것은 물론 자명하다. As mentioned above, although an example of the switch circuit 15 was demonstrated with reference to FIG. 3, in the implementation of the semiconductor device which concerns on this invention, it is clear that the switch circuit 15 or its equivalent is not limited to the structure mentioned above. Do. For example, some or all of the transistors 101a to 101i, 102a, 102b, 103a, and 103b illustrated as the field effect transistor in FIG. 3 may be replaced with a bipolar transistor (in this case, the transistor ( The gate of 101d is replaced with a base) and the logic circuit built in the test mode switching circuit 21 may be configured to operate at an operating voltage equivalent to or close to that of the operation switching switch 19. Therefore, in the implementation of the test method and the manufacturing method of the semiconductor device according to the present invention, of course, it is obvious that the configuration of the switch circuit 15 described above is not restricted.

다음으로, 본 발명의 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치 및 그 시험 방법에 관한 처리의 흐름에 대하여 도 4에 도시한다. 우선, 소스 드라이버(2)를 상술한 계조 시험 모드로 설정하고(S2), 다음으로 셀렉터 회로(18)에서 계조 전압 Vx를 선택하도록, 계조 설정 데이터를 라인 버퍼(13)에 설정한다(S3). 다음으로, 테스터(35)로부터 전압값이 (Vx-ΔV)인 비교 전압을 VTEST 단자에 인가하고(S4), 소스 드라이버(2)의 출력 단자 전압에 대하여 테스터(35)에서 기대값과의 비교 판정을 행한다(S5). Next, FIG. 4 is a flowchart of a process relating to the semiconductor device having the liquid crystal drive circuit and the test method thereof according to the embodiment of the present invention. First, the source driver 2 is set to the above-described gradation test mode (S2), and then the gradation setting data is set in the line buffer 13 to select the gradation voltage Vx in the selector circuit 18 (S3). . Next, a comparison voltage having a voltage value of (Vx-ΔV) is applied from the tester 35 to the VTEST terminal (S4), and the output terminal voltage of the source driver 2 is compared with the expected value in the tester 35. A determination is made (S5).

이 출력 전압 판정에 있어서, 소스 드라이버(2)가 정상이면, 증폭 회로(20)의 입력 단자 사이의 전위차는 +ΔV로 소스 드라이버(2)의 출력 단자 전압에는 "H"에 상당하는 전압이 출력되고, 이것이 테스터(35)에서 기대값과 비교 판정된다(S5-출력 전압 "H"). 출력 전압이 "L"인 경우, 해당의 출력 단자에 대한 결과는 FAIL(불량)로 된다(S10). In this output voltage determination, when the source driver 2 is normal, the potential difference between the input terminals of the amplifying circuit 20 is + ΔV, and a voltage corresponding to "H" is output to the output terminal voltage of the source driver 2. This is compared with the expected value in the tester 35 (S5-output voltage " H "). If the output voltage is "L", the result for the corresponding output terminal is FAIL (bad) (S10).

다음으로, 테스터(35)로부터 전압값이 (Vx+ΔV)인 비교 전압을 VTEST 단자에 인가하고(S6), 소스 드라이버(2)의 출력 단자 전압에 대하여 테스터(35)에서 기대값과의 비교 판정을 행한다(S7). Next, a comparison voltage having a voltage value of (Vx + ΔV) is applied from the tester 35 to the VTEST terminal (S6), and the output terminal voltage of the source driver 2 is compared with the expected value at the tester 35. A determination is made (S7).

이 출력 전압 판정에 있어서, 소스 드라이버(2)가 정상이면, 증폭 회로(20)의 입력 단자 사이의 전위차는 -ΔV로 소스 드라이버(2)의 출력 단자 전압에는 "L"에 상당하는 전압이 출력되고, 이것이 테스터(35)에서 기대값과 비교 판정된다(S7-출력 전압 "L"). 출력 전압이 "H"인 경우, 해당의 출력 단자에 대한 결과는 FAIL(불량)로 된다(S1O). In this output voltage determination, when the source driver 2 is normal, the potential difference between the input terminals of the amplifying circuit 20 is -ΔV, and a voltage corresponding to "L" is output to the output terminal voltage of the source driver 2. This is compared with the expected value in the tester 35 (S7-output voltage " L "). If the output voltage is "H", the result for the corresponding output terminal is FAIL (S10).

S3∼S7의 처리 단계를 통하여, 소스 드라이버(2)가 내부에서 선택한 계조 전압 Vx에 대하여 비교 전압을 (Vx±ΔV)로 함으로써, 계조 전압이 소정의 전압 범위에 있는 것을 시험하게 된다. 정상이면 출력 단자에 대한 결과는 PASS(양호)로 된다(S9). Through the processing steps S3 to S7, the source driver 2 makes the comparison voltage (Vx ± ΔV) with respect to the internally selected gray voltage Vx, thereby testing whether the gray voltage is in a predetermined voltage range. If normal, the result for the output terminal is PASS (good) (S9).

또 다른 계조 전압값 Vx'에 대하여 시험을 실행하는 경우에는, 그 계조 전압값을 이용하여 마찬가지로 S3∼S7의 처리 단계를 반복하면 되는 것은 자명하다(S8). 또한, 여기서는 설명을 위해서 비교 전압을 (Vx±ΔV)로 했지만, 임의의 전압 범위를 설정하여 시험 가능한 것은 물론이다. In the case where the test is performed on another gradation voltage value Vx ', it is obvious that the processing steps S3 to S7 can be similarly repeated using the gradation voltage value (S8). In addition, although the comparison voltage was made into (Vx + (DELTA) V) for the description here, of course, it can be tested by setting arbitrary voltage ranges.

또한, 액정 디스플레이는 입력 전압의 상승에 대하여 표시 휘도가 곡선적으로 상승하는 특성을 갖고 있으며, 이에 대하여 액정 구동 회로에서 계조 전압 Vx와 계조 설정값과의 관계를 도 7에 도시한 바와 같은 비선형 특성으로 설정하는 경우, 본 실시의 형태에서는 계조 전압 Vx와 계조 설정값과의 관계에 맞춰, 선택된 계조 전압 Vx에 대한 ΔV의 크기를 계조 설정값에 맞춰 변화시킬 수 있다. 즉, 도 7에서 A 또는 C로 나타내는 영역에서는 계조 설정값에 대한 계조 전압 Vx의 변화(기울기)가 크기 때문에 ΔV도 대략 설정하고, B로 나타내는 영역에서는 계조 설정값에 대한 계조 전압 Vx의 변화(기울기)가 작기 때문에 ΔV도 미세하게 설정한다. 이에 의해, 액정 디스플레이의 특성을 맞는 계조 전압 시험이 가능하게 되어, 계조 전압 시험의 정밀도를 향상시킬 수 있다. In addition, the liquid crystal display has a characteristic in which the display luminance rises curvedly with respect to the increase in the input voltage. In contrast, in the liquid crystal driving circuit, the relationship between the gray scale voltage Vx and the gray scale setting value is shown in FIG. In this embodiment, the magnitude of ΔV with respect to the selected gradation voltage Vx can be changed in accordance with the gradation setting value in accordance with the relationship between the gradation voltage Vx and the gradation setting value. That is, since the change (tilt) of the gray voltage Vx with respect to the gray scale setting value is large in the region indicated by A or C in FIG. 7, ΔV is also set approximately. In the region indicated by B, the change of the gray voltage Vx with respect to the gray scale set value ( ΔV is also finely set because the slope is small. Thereby, the gradation voltage test which matches the characteristic of a liquid crystal display becomes possible, and the precision of a gradation voltage test can be improved.

또한, 도 2는 본 발명에 따른 계조 시험의 원리를 설명한 것으로, 설명을 위해서 비교 전압 입력용의 VTEST 단자를 설치한 구성을 도시했지만, 이에 대해서는 예를 들면 계조 시험 시에 미사용으로 되는 다른 단자와 전환하여 사용하는 구성도 가능하다. In addition, FIG. 2 illustrates the principle of the gradation test according to the present invention, and for the purpose of explanation, the configuration in which the VTEST terminal for comparison voltage input is provided is described. It is also possible to change the configuration.

또한, 테스터(35) 내에 비교 전압 설정부를 복수 배치한 구성으로 하거나, 또한 VTEST 단자에 상당하는 비교 전압 입력 단자를 복수 배치한 구성으로 함으로써, 복수의 스위치 회로(15)마다 서로 다른 비교 전압을 인가할 수 있도록 함으로써, 스위치 회로마다(출력 단자마다) 서로 다른 계조 전압 시험이 가능하게 된다. Further, by setting a plurality of comparison voltage setting units in the tester 35 or by arranging a plurality of comparison voltage input terminals corresponding to the VTEST terminals, different comparison voltages are applied to the plurality of switch circuits 15. In this way, different gradation voltage tests are possible for each switch circuit (for each output terminal).

예를 들면, 임의의 출력 단자의 그룹에 (Vx+ΔV)를 인가하고, 다른 출력 단자의 그룹에 (Vx-ΔV)를 인가한 경우, 소스 드라이버(2)로부터의 출력은 "H"와 "L"이 혼재하게 된다. 이를 응용하면, 홀수 번호의 출력 단자에 (Vx+ΔV)를 인가하고, 짝수 번호의 출력 단자에 (Vx-ΔV)를 인가한 경우, 출력 단자로부터는 (정상이면) "H"와 "L"이 교대로 출력되게 된다. 이에 의해, 출력 단자 사이의 쇼트 검출이 가능하게 되어, 계조 시험의 신뢰성을 향상시킬 수 있다. For example, when (Vx + ΔV) is applied to a group of arbitrary output terminals and (Vx-ΔV) is applied to a group of other output terminals, the output from the source driver 2 is " H " L "is mixed. If this is applied, when (Vx + ΔV) is applied to odd-numbered output terminals and (Vx-ΔV) is applied to even-numbered output terminals, "H" and "L" (if normal) are output from the output terminals. This will be output alternately. As a result, the short detection between the output terminals becomes possible, and the reliability of the gradation test can be improved.

또한, 임의의 출력 단자의 그룹에 (Vx+ΔV1)를 인가하고, 다른 출력 단자의 그룹에 (Vx+ΔV2)를 인가하는 것, 또는 임의의 출력 단자의 그룹에 (Vx1+ΔV)를 인가하고, 다른 출력 단자의 그룹에 (Vx2+ΔV)를 인가하는 것 등, 서로 다른 전압값의 비교 전압을 인가하는 시험 방법 및 구성도 가능하다. Also, (Vx + ΔV1) is applied to a group of arbitrary output terminals, (Vx + ΔV2) is applied to a group of other output terminals, or (Vx1 + ΔV) is applied to a group of arbitrary output terminals. Test methods and configurations for applying comparative voltages of different voltage values, such as applying (Vx2 + ΔV) to groups of different output terminals, are also possible.

또한, 본 발명은 상술한 바와 같은 계조 시험에만 한정되지 않고, 계조 설정 데이터와 비교 전압이 조합에 의해, 예를 들면 액정 표시 컨트롤러의 기능 시험에 이용하는 것이 가능한 것은 자명하다. In addition, this invention is not limited only to the above-mentioned gradation test, It is apparent that a combination of gradation setting data and a comparison voltage can be used for the functional test of a liquid crystal display controller, for example.

〈제2 실시예〉<2nd Example>

계속해서, 본 발명의 제2 실시예에서의 액정 구동 회로를 갖는 반도체 장치로서, 표시 컨트롤러의 내부에 비교 전압 생성 회로를 배치한 경우의 구성 및 동작의 일례에 대하여 설명한다. 도 5는 본 발명의 제2 실시예로서, 소스 드라이버 내부에 비교 전압 생성 회로(도면의 비교 전압 생성 회로(22))를 배치한 반도체 장치의 구성을 나타내는 도면이다. Subsequently, an example of the configuration and operation in the case where the comparison voltage generation circuit is disposed inside the display controller as the semiconductor device having the liquid crystal drive circuit in the second embodiment of the present invention will be described. FIG. 5 is a diagram showing the configuration of a semiconductor device in which a comparison voltage generating circuit (comparison voltage generating circuit 22 in the drawing) is disposed in a source driver as a second embodiment of the present invention.

제2 실시예의 반도체 장치에서의 액정 구동 회로는, 예를 들면 도 1에 도시한 소스 드라이버(2)에 대하여 적용된다. The liquid crystal drive circuit in the semiconductor device of the second embodiment is applied to the source driver 2 shown in FIG. 1, for example.

이 소스 드라이버(2)를 포함하는 액정 표시 컨트롤러(4)는 외부 인터페이스를 통한 데이터의 기입 또는 판독 데이터를 기억하는 표시 데이터 RAM(12)과, 이 표시 데이터 RAM(12)에 기입된 데이터를 보유하는 라인 버퍼(13)와, 소정의 레벨의 계조 전압을 생성하는 계조 전압 생성 회로(16)와, 이 계조 전압 생성 회로(16)에서 생성된 소정의 계조 전압을 기초로 라인 버퍼(13)에 보유된 계조 설정 데이터에 따라서 계조 전압을 출력하는 계조 전압 선택 회로(14)와, 통상 동작 시와 계조 시험 시의 동작 모드를 전환하는 테스트 모드 전환 회로(21)와, 계조 전압 생성 회로(16)에서 생성한 계조 전압에 기초하여 비교 전압을 생성하는 비교 전압 생성 회로(22)로 구성된다. The liquid crystal display controller 4 including the source driver 2 holds a display data RAM 12 that stores writing or reading data of data through an external interface, and data written in the display data RAM 12. The line buffer 13 to the line buffer 13 on the basis of the line buffer 13 to be generated, the gray level voltage generating circuit 16 to generate a gray level voltage of a predetermined level, and the predetermined gray level voltage generated by the gray level voltage generating circuit 16. A gradation voltage selection circuit 14 for outputting a gradation voltage in accordance with the retained gradation setting data, a test mode switching circuit 21 for switching an operation mode during normal operation and a gradation test, and a gradation voltage generation circuit 16 And a comparison voltage generation circuit 22 for generating a comparison voltage based on the gray voltage generated in the above.

계조 전압 선택 회로(14)에는 셀렉터 회로(18)와, 증폭 회로(20)와, 동작 전환 스위치(19)로 구성한 복수의 스위치 회로(15)가 포함된다. The gray voltage selection circuit 14 includes a selector circuit 18, an amplifying circuit 20, and a plurality of switch circuits 15 constituted by the operation switching switch 19.

이 소스 드라이버(2)는 통상 동작 시에, 도 2를 참조하여 설명한 제1 실시예의 소스 드라이버와 동등한 동작을 행한다. 한편, 이 소스 드라이버(2)는 계조 시험 시에는 동작 전환 스위치(19)를 전환하여 비교 전압 생성 회로(22)로 생성한 비교 전압을 증폭 회로(20)의 "-" 기호로 나타내는 반전 입력 단자에 인가하고, 증폭 회로(20)에 있어서 셀렉터 회로(18)를 통하여 선택된 계조 전압과 비교 전압을 비교하여 비교 결과를 출력 단자에 출력한다. In the normal operation, this source driver 2 performs the same operation as that of the source driver of the first embodiment described with reference to FIG. On the other hand, the source driver 2 inverts the input terminal in which the comparison voltage generated by the comparison voltage generation circuit 22 by switching the operation switching switch 19 during the gradation test is indicated by a "-" symbol of the amplification circuit 20. Is applied to the amplification circuit 20, and the gray scale voltage selected by the selector circuit 18 is compared with the comparison voltage, and the comparison result is output to the output terminal.

통상, 증폭 회로(20)는 고증폭율이므로, 계조 시험 시에는 증폭 회로(20)는 계조 전압과 비교 전압의 차전압을 증폭하고, 출력 단자 전압은 버퍼 회로의 플러스측(H) 또는 마이너스측(L)의 전원 전압 근방의 전압값이 출력된다. Usually, since the amplification circuit 20 has a high amplification factor, during the gradation test, the amplification circuit 20 amplifies the difference voltage between the gradation voltage and the comparison voltage, and the output terminal voltage is the positive side (H) or the negative side of the buffer circuit. The voltage value near the power supply voltage of (L) is output.

제2 실시예에서는 계조 시험에 있어서의 비교 전압을 소스 드라이버(2)의 회로 내부에서 생성하므로, 계조 시험을 회로 내부에서 상대적으로 실시할 수 있어, 시험 시간을 보다 단축할 수 있다. 즉, 제2 실시예에서는 도 1과 같은 구성의 반도체 장치의 외부로부터 비교 전압을 인가한 경우에 발생하는 비교 전압의 상승이 문제가 되지 않기 때문에, 시험 시간을 보다 단축할 수 있다. In the second embodiment, since the comparison voltage in the gradation test is generated inside the circuit of the source driver 2, the gradation test can be performed relatively in the circuit, and the test time can be further shortened. That is, in the second embodiment, since the increase of the comparison voltage generated when the comparison voltage is applied from the outside of the semiconductor device having the configuration as shown in FIG. 1 is not a problem, the test time can be further shortened.

또한, 소스 드라이버(2)의 계조 전압 시험의 정밀도를 향상시키기 위해서, 도 5에서는 도시하지 않지만, 소스 드라이버(2)에서 생성한 비교 전압을 VTEST 단자를 통하여 테스터(35)로 전압 측정할 수 있는 구성해도 된다. In addition, in order to improve the accuracy of the gradation voltage test of the source driver 2, although not shown in FIG. 5, the voltage measured by the tester 35 can be measured by the tester 35 through the VTEST terminal. You may comprise.

다음으로, 제2 실시예에서의 반도체 장치의 비교 전압 생성 회로(22)의 회로 구성 및 동작의 일례에 대하여, 도 6을 이용하여 설명한다. 도 6은 비교 전압 생성 회로(22)의 자세한 구성을 나타낸 것이다. Next, an example of the circuit configuration and operation of the comparison voltage generation circuit 22 of the semiconductor device in the second embodiment will be described with reference to FIG. 6. 6 shows a detailed configuration of the comparison voltage generation circuit 22. As shown in FIG.

제2 실시예에서의 비교 전압 생성 회로(22)는 계조 전압 생성 회로(16)로 생성한 계조 전압을 기초로, 각 계조 전압에 대한 비교 전압을 생성하는 비교 전압 저항(23)과, 비교 전압 저항(23)에 의한 각 분압 전압을 증폭율 1배로 증폭하는 복수의 버퍼 회로(24)와, 버퍼 회로(24)의 출력을 전환하여 비교 전압으로서 계조 전압 선택 회로(14)에 접속하는 복수의 스위치(25)와, 계조 설정 데이터와 비교 전압 전환 신호를 기초로 복수의 스위치(25)의 ON/OFF 제어를 행하는 디코더 회로(26)로 구성된다. The comparison voltage generating circuit 22 according to the second embodiment includes a comparison voltage resistor 23 for generating a comparison voltage for each gray voltage based on the gray voltage generated by the gray voltage generating circuit 16, and a comparison voltage. A plurality of buffer circuits 24 for amplifying each divided voltage by the resistor 23 at an amplification factor and a plurality of buffer circuits 24 for switching the output of the buffer circuit 24 and connecting them to the gradation voltage selection circuit 14 as comparison voltages. The switch 25 and the decoder circuit 26 which perform ON / OFF control of the some switch 25 based on gradation setting data and a comparison voltage switching signal.

디코더 회로(26)의 제어 입력인 계조 설정 데이터에는 계조 전압 선택 회로(14)에 설정하는 계조 설정 데이터와 동일 데이터를 설정하고, 도 6에 도시한 바와 같이 계조 전압이 V(x)인 경우에 비교 전압 전환 신호에 기초하여 비교 전압으로서 V(x)±ΔV 중 어느 하나를 출력한다. 도 6의 아래 표에, 비교 전압 생성 회로(22)의 동작을 정리하였다. 여기서, 비교 전압 전환 신호의 1/0 전환은 도 4에 도시한 계조 시험의 처리 흐름에 있어서 S4 또는 S6의 비교 전압 설정의 단계에 상당한다. In the gray level setting data which is a control input of the decoder circuit 26, the same data as the gray level setting data set in the gray voltage selection circuit 14 is set, and as shown in Fig. 6, when the gray level voltage is V (x). Any one of V (x) ± ΔV is output as the comparison voltage based on the comparison voltage switching signal. The operation of the comparison voltage generation circuit 22 is summarized in the table below in FIG. 6. Here, 1/0 switching of the comparison voltage switching signal corresponds to the step of setting the comparison voltage of S4 or S6 in the processing flow of the gradation test shown in FIG.

이상 설명한 바와 같이, 본 발명은 액정 디스플레이의 구동 회로를 구비하는 반도체 장치의 계조 전압 시험에 요하는 시간을 단축하여, 액정 디스플레이의 구동 회로를 구비하는 반도체 장치의 시험·제조 비용을 더욱 저감할 수 있다. As described above, the present invention can shorten the time required for the gradation voltage test of the semiconductor device including the driving circuit of the liquid crystal display, and further reduce the test and manufacturing cost of the semiconductor device including the driving circuit of the liquid crystal display. have.

도 1은 본 발명의 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 일례를 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows an example of the semiconductor device which has a liquid crystal drive circuit in the Example of this invention.

도 2는 본 발명의 제1 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 구성을 나타내는 도면.Fig. 2 is a diagram showing the configuration of a semiconductor device having a liquid crystal drive circuit in the first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 있어서의 반도체 장치에 설치된 스위치 회로의 구성예를 나타내는 도면.Fig. 3 is a diagram showing an example of the configuration of a switch circuit provided in the semiconductor device according to the first embodiment of the present invention.

도 4는 본 발명의 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 시험 방법의 처리 흐름을 나타내는 도면.4 is a diagram showing a processing flow of a test method for a semiconductor device having a liquid crystal drive circuit in an embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 있어서의 액정 구동 회로를 갖는 반도체 장치의 구성을 나타내는 도면.Fig. 5 is a diagram showing the configuration of a semiconductor device having a liquid crystal drive circuit in the second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 있어서의 반도체 장치의 비교 전압 생성 회로의 회로 구성 및 동작의 일례에 대하여 나타내는 도면.FIG. 6 is a diagram showing an example of a circuit configuration and an operation of a comparison voltage generation circuit of a semiconductor device according to a second embodiment of the present invention. FIG.

도 7은 본 발명의 실시예에 있어서의 계조 전압과 계조와의 관계의 일례를 나타내는 도면. Fig. 7 is a diagram showing an example of the relationship between the gradation voltage and the gradation in the embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1 : 게이트 드라이버1: gate driver

2 : 소스 드라이버2: source driver

3 : 액정 구동 전압 발생 회로3: liquid crystal drive voltage generation circuit

4 : 액정 표시 컨트롤러4: liquid crystal display controller

5 : 액정 패널5: liquid crystal panel

6 : MPU6: MPU

Claims (21)

액정 구동 회로를 갖는 반도체 장치에 있어서, In a semiconductor device having a liquid crystal drive circuit, 상기 반도체 장치의 계조 전압 시험 시에, 상기 반도체 장치의 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하고, 상기 시험 결과를 2치 전압으로서 상기 반도체 장치의 외부 단자로부터 출력하는 반도체 장치. During the gradation voltage test of the semiconductor device, the gradation voltage generated in the gradation voltage generation circuit of the semiconductor device is compared with the comparison voltage generated to test the gradation voltage, and the test result is a binary voltage. The semiconductor device outputs from the external terminal of the. 제1항에 있어서, The method of claim 1, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 외부에서 설정된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage set outside of the semiconductor device. 제2항에 있어서, The method of claim 2, 상기 반도체 장치의 외부에서 설정된 전압을 입력하기 위한 단자를 갖는 반도체 장치. And a terminal for inputting a voltage set outside the semiconductor device. 제2항에 있어서, The method of claim 2, 상기 반도체 장치의 출력 단자 중 어느 하나를 상기 반도체 장치의 외부에서 설정된 전압을 입력하기 위한 단자로서 이용하는 반도체 장치. A semiconductor device using any one of output terminals of the semiconductor device as a terminal for inputting a voltage set outside the semiconductor device. 제1항에 있어서, The method of claim 1, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 내부에 형성된 비교 전압 생성 회로에서 생성된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage generated by a comparison voltage generation circuit formed inside the semiconductor device. 제5항에 있어서, The method of claim 5, 상기 비교 전압 생성 회로는 전압 분압 수단을 포함하고, 상기 전압 분압 수단을 통하여 상기 계조 전압 생성 회로에서 생성된 계조 전압을 분압하여 상기 시험 전압을 생성하는 반도체 장치. And the comparison voltage generating circuit includes voltage dividing means, and divides the gray voltage generated in the gray voltage generating circuit through the voltage dividing means to generate the test voltage. 제1항에 있어서, The method of claim 1, 상기 계조 전압의 시험은 상기 계조 전압 Vx와 제1 비교 전압(Vx+ΔV)을 비교한 결과 및 상기 계조 전압 Vx와 제2 비교 전압(Vx-ΔV)을 비교한 결과의 양방을 이용하여 행해지는 반도체 장치.The test of the gray voltage is performed using both the result of comparing the gray voltage Vx and the first comparison voltage Vx + ΔV and the result of comparing the gray voltage Vx and the second comparison voltage Vx-ΔV. Semiconductor device. 제1항에 있어서, The method of claim 1, 상기 반도체 장치는 소스 드라이버인 반도체 장치.And the semiconductor device is a source driver. 제8항에 있어서, The method of claim 8, 상기 반도체 장치는 게이트 드라이버 및 액정 구동 전압 발생 회로를 갖는 반도체 장치. The semiconductor device has a gate driver and a liquid crystal drive voltage generation circuit. 액정 구동 회로를 갖는 반도체 장치에 있어서, In a semiconductor device having a liquid crystal drive circuit, 상기 액정 구동 회로는 계조 전압 생성 회로와, 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하여 계조에 대응하는 계조 전압을 선택하는 계조 전압 선택 회로를 갖고, The liquid crystal driving circuit has a gradation voltage generating circuit and a gradation voltage selecting circuit for receiving a gradation voltage generated by the gradation voltage generating circuit and selecting a gradation voltage corresponding to the gradation, 상기 반도체 장치의 계조 전압 시험 시에, 상기 게조 전압 선택 회로에서, 상기 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하고, 상기 시험 결과를 2치 전압으로서 상기 반도체 장치의 외부 단자로부터 출력하는 반도체 장치.In the gradation voltage test of the semiconductor device, the gradation voltage selection circuit compares the gradation voltage generated in the gradation voltage generation circuit with a comparison voltage generated to test the gradation voltage, and compares the test result with a binary voltage. And a semiconductor device outputted from an external terminal of the semiconductor device. 제2항에 있어서, The method of claim 2, 상기 계조 전압 선택 회로는 복수의 스위치 회로를 갖고, 상기 계조 전압 시험 시에 제1 스위치 회로와 제2 스위치 회로에 서로 다른 전압값의 비교 전압이 인가되는 반도체 장치.The gray voltage selection circuit has a plurality of switch circuits, and a comparison voltage of different voltage values is applied to the first switch circuit and the second switch circuit during the gray voltage test. 제10항에 있어서, The method of claim 10, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 외부에서 설정된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage set outside of the semiconductor device. 제10항에 있어서, The method of claim 10, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 내부에 형성된 비교 전압 생성 회로에서 생성된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage generated by a comparison voltage generation circuit formed inside the semiconductor device. 액정 구동 회로를 갖는 반도체 장치에 있어서, In a semiconductor device having a liquid crystal drive circuit, 상기 액정 구동 회로는 계조 전압 생성 회로와, 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하여 계조에 대응하는 계조 전압을 선택하는 계조 전압 선택 회로와, 상기 계조 전압 선택 회로에서 선택되는 계조 전압에 관한 정보를 일시 보존하고, 상기 보존된 정보를 상기 계조 전압 선택 회로에 공급하는 버퍼를 갖고, The liquid crystal driving circuit includes a gray voltage generator circuit, a gray voltage selection circuit that receives a gray voltage generated by the gray voltage generator circuit, and selects a gray voltage corresponding to the gray scale, and a gray voltage selected from the gray voltage select circuit. A buffer for temporarily storing information related to the information and supplying the stored information to the gray voltage selection circuit; 상기 계조 전압 선택 회로는,The gray voltage selection circuit, 상기 버퍼의 출력에 기초하여 상기 계조 전압 생성 회로에서 생성된 계조 전압을 선택하는 셀렉터 회로와, A selector circuit which selects a gray voltage generated in the gray voltage generation circuit based on an output of the buffer; 상기 반도체 장치의 계조 전압 시험 시에, 상기 셀렉터 회로에서 선택된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 비교하여 이들 전압의 차전압을 증폭하여, 상기 비교 결과를 2치 전압으로서 외부 단자로부터 출력하는 증폭 회로와, In the gray voltage test of the semiconductor device, a voltage difference between these voltages is amplified by comparing the gray voltage selected by the selector circuit with a comparison voltage generated to test the gray voltage, and the external result is a binary voltage. An amplifying circuit output from the terminal, 상기 증폭 회로에 입력하는 정보로서, 상기 비교 전압 또는 상기 증폭 회로의 출력 중 어느 쪽인지를 선택하는 선택 수단을 더 갖는 반도체 장치. And a selection means for selecting either the comparison voltage or the output of the amplifier circuit as information input to the amplifier circuit. 제14항에 있어서, The method of claim 14, 상기 버퍼에 접속되고, 상기 반도체 장치의 외부 인터페이스를 통하여 상기 버퍼에 공급하는 정보를 기억 유지하는 기억 수단을 더 갖는 반도체 장치. And a storage means connected to said buffer, for storing and holding information supplied to said buffer through an external interface of said semiconductor device. 제14항에 있어서, The method of claim 14, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 외부에서 설정된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage set outside of the semiconductor device. 제14항에 있어서, The method of claim 14, 상기 계조 전압의 시험 전압은 상기 반도체 장치의 내부 회로에서 생성된 전압인 반도체 장치. And a test voltage of the gray voltage is a voltage generated in an internal circuit of the semiconductor device. 액정 구동 회로를 갖는 반도체 장치의 시험 방법에 있어서, In the test method of a semiconductor device having a liquid crystal drive circuit, 상기 반도체 장치의 계조 전압 시험 시에, 상기 반도체 장치의 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 비교하고, 상기 시험 결과로서 상기 반도체 장치의 외부 단자로부터 출력된 2치 전압을 이용하여 상기 반도체 장치의 계조 전압의 시험을 행하는 반도체 장치의 시험 방법.During the gradation voltage test of the semiconductor device, the gradation voltage generated in the gradation voltage generation circuit of the semiconductor device is compared with the gradation voltage for testing, and the binary voltage output from the external terminal of the semiconductor device as the test result. A test method of a semiconductor device which performs a test of a gradation voltage of the semiconductor device by using a. 제18항에 있어서, The method of claim 18, 상기 계조 전압의 시험 시에, 상기 반도체 장치의 외부 단자와 테스터의 비교기는 전기적으로 접속되어 있으며, 상기 외부 단자로부터 출력된 2치 전압을 이용하여 상기 테스터의 비교기에서 일괄적으로 계조 시험하는 반도체 장치의 시험 방법.In the test of the gradation voltage, the external terminal of the semiconductor device and the comparator of the tester are electrically connected, and the semiconductor device performs the gradation test collectively in the comparator of the tester using the binary voltage output from the external terminal. Test method. 액정 구동 회로를 갖는 반도체 장치의 시험 방법에 있어서, In the test method of a semiconductor device having a liquid crystal drive circuit, 상기 액정 구동 회로는 계조 전압 생성 회로와, 상기 계조 전압 생성 회로에서 생성된 계조 전압을 수취하는 계조 전압 선택 회로를 갖고, The liquid crystal drive circuit has a gradation voltage generation circuit and a gradation voltage selection circuit that receives a gradation voltage generated by the gradation voltage generation circuit, 상기 계조 전압 생성 회로에서 생성된 계조 전압과 상기 계조 전압을 시험하기 위해서 생성된 비교 전압을 상기 계조 전압 선택 회로에서 비교하고, 상기 시험 결과로서 상기 반도체 장치로부터 출력된 2치 전압을 이용하여 상기 반도체 장치의 계조 전압의 시험을 행하는 반도체 장치의 시험 방법. The gradation voltage generated by the gradation voltage generation circuit and the comparison voltage generated to test the gradation voltage are compared in the gradation voltage selection circuit, and the semiconductor using the binary voltage output from the semiconductor device as the test result. A test method of a semiconductor device for testing a gray voltage of a device. 제20항에 있어서, The method of claim 20, 상기 계조 전압의 시험 시에, 상기 반도체 장치의 외부 단자와 테스터의 비교기는 전기적으로 접속되어 있으며, 상기 외부 단자로부터 출력된 2치 전압을 이용하여 상기 테스터의 비교기에서 일괄적으로 계조 시험하는 반도체 장치의 시험 방법. In the test of the gradation voltage, the external terminal of the semiconductor device and the comparator of the tester are electrically connected, and the semiconductor device performs the gradation test collectively in the comparator of the tester using the binary voltage output from the external terminal. Test method.
KR1020040089139A 2003-11-07 2004-11-04 Semiconductor device and testing method thereof KR100824158B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00378595 2003-11-07
JP2003378595 2003-11-07

Publications (2)

Publication Number Publication Date
KR20050044254A true KR20050044254A (en) 2005-05-12
KR100824158B1 KR100824158B1 (en) 2008-04-21

Family

ID=34779831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089139A KR100824158B1 (en) 2003-11-07 2004-11-04 Semiconductor device and testing method thereof

Country Status (3)

Country Link
KR (1) KR100824158B1 (en)
CN (1) CN100414312C (en)
TW (1) TWI278647B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111107294A (en) * 2018-10-29 2020-05-05 拉碧斯半导体株式会社 Semiconductor device with a plurality of semiconductor chips

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277055B2 (en) * 2007-05-29 2009-06-10 シャープ株式会社 Drive circuit, display device, and television system
KR101133486B1 (en) 2008-02-28 2012-07-12 샤프 가부시키가이샤 Drive circuit, and display device
JP5154386B2 (en) * 2008-11-28 2013-02-27 シャープ株式会社 Driving circuit and display device
CN102938258A (en) * 2012-11-30 2013-02-20 上海宏力半导体制造有限公司 Semiconductor testing method
CN105843717B (en) * 2016-04-05 2023-02-28 河北上元智能科技股份有限公司 Interface detection protection circuit of lane controller
TWI598607B (en) * 2016-07-12 2017-09-11 友達光電股份有限公司 Level shifter and detection method for shorted output of level shifter end thereof
CN107786189B (en) * 2016-08-26 2022-07-05 艾普凌科有限公司 Semiconductor device with a plurality of semiconductor chips

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0829500A (en) * 1994-07-15 1996-02-02 Advantest Corp Semiconductor testing device
JPH0862307A (en) * 1994-08-17 1996-03-08 Advantest Corp Voltage testing device with high accuracy
JP3558964B2 (en) * 1999-07-23 2004-08-25 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method
JP3522662B2 (en) * 1999-07-23 2004-04-26 シャープ株式会社 Inspection apparatus for semiconductor integrated circuit, inspection method thereof, and storage medium storing inspection program
JP3617621B2 (en) * 2000-09-29 2005-02-09 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method thereof
JP3553509B2 (en) * 2001-02-07 2004-08-11 シャープ株式会社 Semiconductor integrated circuit and inspection method thereof
JP2002258810A (en) * 2001-03-05 2002-09-11 Hitachi Ltd Liquid crystal display
JP4097986B2 (en) * 2002-04-30 2008-06-11 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111107294A (en) * 2018-10-29 2020-05-05 拉碧斯半导体株式会社 Semiconductor device with a plurality of semiconductor chips
CN111107294B (en) * 2018-10-29 2024-05-14 拉碧斯半导体株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Also Published As

Publication number Publication date
TWI278647B (en) 2007-04-11
KR100824158B1 (en) 2008-04-21
CN1619328A (en) 2005-05-25
CN100414312C (en) 2008-08-27
TW200521458A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
US7474290B2 (en) Semiconductor device and testing method thereof
US6972755B2 (en) Driver circuit for a display device
US7821285B2 (en) Liquid crystal display apparatus and testing method for liquid crystal display apparatus
US6833715B2 (en) Semiconductor testing apparatus and semiconductor testing method
JP3617621B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
US8026889B2 (en) Drive circuit of display device and method of testing the same
US20060284646A1 (en) Liquid-crystal display device, defective pixel examination method, defective pixel examination program, and storage medium
CN110767130B (en) Short circuit detection device, short circuit detection circuit and display device
US6795046B2 (en) Self-calibrating image display device
US10002581B2 (en) Liquid crystal display and a driving method thereof
US7358953B2 (en) Semiconductor device and testing method of semiconductor device
KR100824158B1 (en) Semiconductor device and testing method thereof
KR20080008951A (en) Driving circuit
JP4972402B2 (en) Organic EL panel drive circuit, organic EL display device, and organic EL panel drive circuit inspection device
US20110227905A1 (en) Driver and display device using the same
WO2012137708A1 (en) Semiconductor device and method for inspecting same
JP4754264B2 (en) Semiconductor integrated circuit and method for testing a product incorporating the semiconductor integrated circuit
KR100702564B1 (en) Semiconductor device and the method of testing the same
KR20090023941A (en) Driving ic for display device capable of reducing test cost and test method for the same
JP2003133426A (en) Semiconductor integrated circuit, test device therefor and test method therefor
JP2002236147A (en) Semiconductor integrated circuit and its inspection method
CN117746755A (en) Pixel inspection method
JP2006211145A (en) Device, system, and method for inspecting analog voltage output device
JP2006003770A (en) Semiconductor device
JP2008281537A (en) Semiconductor integrated circuit, liquid crystal display device, and testing method for the semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee