KR20050041413A

KR20050041413A - Method for forming storage node electrode of capacitor

Info

Publication number: KR20050041413A
Application number: KR1020030076580A
Authority: KR
Inventors: 오평원
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-10-31
Filing date: 2003-10-31
Publication date: 2005-05-04

Abstract

본 발명은 MPS(Meta-stable Poly Silicon) 형성 시 이웃하는 스토리지 노드 전극들간에 발생하는 브릿지(Bridge)를 방지하기 위한 캐패시터의 스토리지 노드 전극 형성방법을 개시한다. 개시된 본 발명의 방법은, 제1층간절연막이 구비된 실리콘 기판을 제공하는 단계; 상기 제1층간절연막의 소정 부분을 식각하여 스토리지 노드 콘택을 형성한 후, 상기 스토리지 노드 콘택을 매립시키는 플러그를 형성하는 단계; 상기 플러그를 포함한 상기 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막에 상기 플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 결과물 상에 폴리실리콘막 및 에스오지막을 차례로 형성한 후, 상기 폴리실리콘막이 노출되는 시점까지 상기 에스오지막을 에치백하는 단계; 상기 결과물 상에 질화막을 형성한 후, 이를 에치백하여 상기 폴리실리콘막 상부에 질화막 스페이서를 형성하는 단계; 상기 제2층간절연막 상부의 폴리실리콘막을 에치백하고 나서, 잔류된 에스오지막을 제거하는 단계; 상기 질화막 스페이서를 마스크로 하여 상기 식각후 잔류된 폴리실리콘막에 MPS를 성장시켜 스토리지 노드 전극을 형성하는 단계; 및 상기 질화막 스페이서를 제거하는 단계를 포함한다.The present invention discloses a method of forming a storage node electrode of a capacitor for preventing bridges generated between neighboring storage node electrodes when forming a meta-stable poly silicon (MPS). The disclosed method includes providing a silicon substrate having a first interlayer dielectric film; Forming a storage node contact by etching a predetermined portion of the first interlayer dielectric layer, and then forming a plug to fill the storage node contact; Forming a second interlayer insulating film on the first interlayer insulating film including the plug; Forming a contact hole exposing the plug in the second interlayer insulating film; Forming a polysilicon film and an sedge film sequentially on the resultant, and then etching back the sedge film until a time point at which the polysilicon film is exposed; Forming a nitride film on the resultant, and then etching back to form a nitride film spacer on the polysilicon film; Etching back the polysilicon film on the second interlayer insulating film, and then removing the remaining Suji film; Forming a storage node electrode by growing MPS on the polysilicon layer remaining after the etching using the nitride spacer as a mask; And removing the nitride film spacer.

Description

Storage node electrode formation method of capacitor {METHOD FOR FORMING STORAGE NODE ELECTRODE OF CAPACITOR}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, MPS(Meta-stable Poly Silicon) 형성 시 이웃하는 스토리지 노드 전극들간에 브릿지(Bridge)가 발생하는 것을 방지하기 위한 캐패시터의 스토리지 노드 전극 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a storage node electrode of a capacitor for preventing a bridge from occurring between neighboring storage node electrodes when forming a meta-stable poly silicon (MPS). It relates to a formation method.

반도체 소자의 수요가 급증함에 따라, 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 상기 캐패시터는, 소위, 스토리지 노드 전극과 플레이트 전극으로 불리우는 캐패시터 전극들 사이에 유전체막이 개재된 구조로서, 그 용량은 전극의 표면적과 유전체막의 유전율에 비례하고, 전극들간의 간격에 반비례한다. 따라서, 고용량의 캐패시터를 얻기 위해서는, 유전율이 큰 유전체막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 필수적이다.As the demand for semiconductor devices soars, various techniques have been proposed for obtaining high capacity capacitors. The capacitor is a structure in which a dielectric film is interposed between capacitor electrodes called so-called storage node electrodes and plate electrodes, the capacitance of which is proportional to the surface area of the electrode and the dielectric constant of the dielectric film and inversely proportional to the spacing between the electrodes. Therefore, in order to obtain a high capacity capacitor, it is essential to use a dielectric film having a high dielectric constant, to enlarge the surface area of the electrode, or to reduce the distance between the electrodes.

그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있기 때문에, 고용량의 캐패시터를 제조하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극의 표면적을 넓히는 방식으로 진행되어 왔다. 예를 들어, 유전체막의 재질로 탄탈륨산화막(Ta2O5)을 이용하는 것은 유전율을 증가시키는 것에 의해 캐패시터 용량을 증가시킨 하나의 방법이며, 핀(Fin) 구조, 스택(Stack) 구조 및 실린더(Cylinder) 구조 등으로 캐패시터 전극을 형성하는 것은 전극의 표면적을 넓혀 캐패시터 용량을 증가시킨 하나의 형태이다. 특히, 상기한 구조들 중에서 실린더 구조는 비교적 간단한 공정으로 넓은 전극 면적을 확보할 수 있기 때문에, 현재 대부분의 캐패시터는 이러한 실린더 구조로 제작되고 있다. However, since there is a limitation in reducing the distance between electrodes, that is, the thickness of the dielectric film, researches for manufacturing a high capacity capacitor have been conducted by using a dielectric film having a high dielectric constant or by increasing the surface area of the electrode. . For example, using a tantalum oxide film (Ta2O5) as a material of the dielectric film is one method of increasing the capacitor capacity by increasing the dielectric constant, and includes a fin structure, a stack structure, and a cylinder structure. Forming a capacitor electrode is a form in which the surface area of the electrode is increased to increase the capacitor capacity. In particular, among the above-described structures, since the cylinder structure can secure a large electrode area by a relatively simple process, most capacitors are currently manufactured with such a cylinder structure.

또한, 전극의 표면적을 넓히기 위한 기술로서, 최근에는 MPS를 형성하는 공정이 수행되고 있다. 상기 MPS 형성 공정은 전극의 재질로 사용되는 폴리실리콘막을 열처리하여 결정 성장이 이루어지도록 함으로써, 전극의 표면적이 증가되도록 하는 공정이다.In addition, as a technique for increasing the surface area of an electrode, a process of forming MPS has recently been performed. The MPS forming process is a process of increasing the surface area of the electrode by heat-treating the polysilicon film used as a material of the electrode to achieve crystal growth.

그러나, MPS 형성 공정을 이용한 종래의 캐패시터의 스토리지 노드 전극 형성방법은, 도 1에 도시된 바와 같이, 스토리지 노드 전극(9) 상부의 MPS 성장으로 인하여 이웃하는 스토리지 노드 전극(9)간에 브릿지(Bridge)(A)를 유발시키는 문제점이 발생된다.However, in the conventional method of forming a storage node electrode of a capacitor using an MPS forming process, as shown in FIG. 1, a bridge between neighboring storage node electrodes 9 is formed due to the growth of the MPS on the storage node electrode 9. (A) causes a problem.

도 1에서, 미설명된 도면부호 1은 실리콘 기판, 2는 비트라인, 3은 텅스텐막, 4는 하드마스크용 실리콘 질화막, 5는 스페이서, 6은 제1층간절연막, 7은 캐패시터용 플러그, 그리고, 8은 제2층간절연막을 각각 나타낸다.In Fig. 1, reference numeral 1 denotes a silicon substrate, 2 a bit line, 3 a tungsten film, 4 a silicon nitride film for a hard mask, 5 a spacer, 6 a first interlayer insulating film, 7 a plug for a capacitor, and And 8 represent a second interlayer insulating film, respectively.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 스토리지 노드 전극용 폴리실리콘막 상부에 질화막 스페이서를 형성함으로써, MPS 형성 시 이웃하는 스토리지 노드 전극간에 브릿지가 발생하는 것을 방지할 수 있는 캐패시터의 스토리지 노드 전극 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by forming a nitride spacer on the polysilicon layer for the storage node electrode, it is possible to prevent the occurrence of bridges between neighboring storage node electrodes when forming the MPS It is an object of the present invention to provide a method of forming a storage node electrode of a capacitor.

상기와 같은 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지 노드 전극 형성방법은, 제1층간절연막이 구비된 실리콘 기판을 제공하는 단계; 상기 제1층간절연막의 소정 부분을 식각하여 스토리지 노드 콘택을 형성한 후, 상기 스토리지 노드 콘택을 매립시키는 플러그를 형성하는 단계; 상기 플러그를 포함한 상기 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막에 상기 플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 결과물 상에 폴리실리콘막 및 에스오지막을 차례로 형성한 후, 상기 폴리실리콘막이 노출되는 시점까지 상기 에스오지막을 에치백하는 단계; 상기 결과물 상에 질화막을 형성한 후, 이를 에치백하여 상기 폴리실리콘막 상부에 질화막 스페이서를 형성하는 단계; 상기 제2층간절연막 상부의 폴리실리콘막을 에치백하고 나서, 잔류된 에스오지막을 제거하는 단계; 상기 질화막 스페이서를 마스크로 하여 상기 식각후 잔류된 폴리실리콘막에 MPS를 성장시켜 스토리지 노드 전극을 형성하는 단계; 및 상기 질화막 스페이서를 제거하는 단계를 포함한다.The storage node electrode forming method of the capacitor of the present invention for achieving the above object comprises the steps of: providing a silicon substrate provided with a first interlayer insulating film; Forming a storage node contact by etching a predetermined portion of the first interlayer dielectric layer, and then forming a plug to fill the storage node contact; Forming a second interlayer insulating film on the first interlayer insulating film including the plug; Forming a contact hole exposing the plug in the second interlayer insulating film; Forming a polysilicon film and an sedge film sequentially on the resultant, and then etching back the sedge film until a time point at which the polysilicon film is exposed; Forming a nitride film on the resultant, and then etching back to form a nitride film spacer on the polysilicon film; Etching back the polysilicon film on the second interlayer insulating film, and then removing the remaining Suji film; Forming a storage node electrode by growing MPS on the polysilicon layer remaining after the etching using the nitride spacer as a mask; And removing the nitride film spacer.

여기서, 상기 제2층간절연막은 PE-TEOS막으로 이루어진다.Here, the second interlayer insulating film is made of a PE-TEOS film.

본 발명에 따르면, 스토리지 노드 전극용 폴리실리콘 상부에 질화막 스페이서를 형성하여 MPS 형성 시 이웃하는 스토리지 노드 전극간의 브릿지를 방지할 수 있다.According to the present invention, a nitride film spacer may be formed on the polysilicon for storage node electrodes to prevent bridges between neighboring storage node electrodes when the MPS is formed.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 각 공정별 단면도이다.2A through 2D are cross-sectional views of respective processes for describing a method of forming a storage node electrode of a capacitor according to an embodiment of the present invention.

본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 실리콘 기판(20) 상에 공지된 제조 공정을 통해 비트라인(21)을 형성하고, 상기 비트라인(21)의 측벽에 절연 스페이서(22)를 형성한다. 여기서, 상기 비트라인(21)은 텅스텐막(23)과 하드마스크인 실리콘 질화막(24)이 차례로 적층된 이중구조로 이루어진다.In the method of forming a storage node electrode of a capacitor according to an embodiment of the present invention, as shown in FIG. 2A, first, a bit line 21 is formed on a silicon substrate 20 through a known manufacturing process, and the bit An insulating spacer 22 is formed on the sidewall of the line 21. Here, the bit line 21 has a double structure in which a tungsten film 23 and a silicon nitride film 24 that is a hard mask are sequentially stacked.

이어서, 상기 결과물 상에 제1층간절연막(25)을 형성하고, 상기 제1층간절연막(25)의 소정 부분을 식각하여 스토리지 노드 콘택(34)을 형성한다. 이어서, 상기 스토리지 노드 콘택(34)을 매립시키도록 폴리실리콘막(미도시)을 증착한 다음, 이를 에치백(Etch Back)하여 상기 스토리지 노드 콘택(34)을 매립하는 캐패시터용 플러그(26)를 형성한다. Subsequently, a first interlayer insulating layer 25 is formed on the resultant, and a predetermined portion of the first interlayer insulating layer 25 is etched to form a storage node contact 34. Subsequently, a polysilicon film (not shown) is deposited to bury the storage node contact 34, and then, by etching back, a plug 26 for a capacitor burying the storage node contact 34 is formed. Form.

그런다음, 상기 캐패시터용 플러그(26)를 포함한 상기 제1층간절연막(25) 상에 제2층간절연막(27)을 형성하고, 상기 제2층간절연막(27)의 일부분을 식각하여 상기 캐패시터용 플러그(26)를 노출시키는 콘택홀(28)을 형성한다. 여기서, 상기 제2층간절연막(27)은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 이루어진다. Next, a second interlayer insulating film 27 is formed on the first interlayer insulating film 25 including the capacitor plug 26, and a portion of the second interlayer insulating film 27 is etched to form a plug for the capacitor. A contact hole 28 exposing 26 is formed. The second interlayer insulating layer 27 may be formed of a Plasma Enhanced Tetra Ethyl Ortho Silicate (PE-TEOS) layer.

다음으로, 도 2b에 도시된 바와 같이, 상기 결과물 상에 스토리지 노드 전극용 폴리실리콘막(29) 및 에스오지(Spin On Glass ; SOG)막(30)을 차례로 형성한다. 그리고, 상기 스토리지 노드 전극용 폴리실리콘막(29)이 노출되는 시점까지 상기 에스오지막(30)을 에치백한다. 그리고, 상기 결과물 상에 질화막(31)을 형성한다.Next, as shown in FIG. 2B, a polysilicon layer 29 for storage node electrodes and a spin on glass (SOG) layer 30 are sequentially formed on the resultant. The sedge film 30 is etched back until the polysilicon film 29 for the storage node electrode is exposed. Then, the nitride film 31 is formed on the resultant.

그리고, 도 2c에 도시된 바와 같이, 상기 질화막(31)을 에치백하여 상기 스토리지 노드 전극용 폴리실리콘막(29) 상부에 질화막 스페이서(32)를 형성한다. As illustrated in FIG. 2C, the nitride layer 31 is etched back to form a nitride layer spacer 32 on the polysilicon layer 29 for the storage node electrode.

이어서, 도 2d에 도시된 바와 같이, 상기 제2층간절연막(27) 상부의 스토리지 노드 전극용 폴리실리콘막을 에치백하고 나서, 상기 잔류된 에스오지막을 제거한다. 그리고, 상기 질화막 스페이서를 마스크로 하여 상기 식각 후 잔류된 스토리지 노드 전극용 폴리실리콘막에 MPS를 성장시켜 스토리지 노드 전극(33)을 형성한 다음, 상기 질화막 스페이서를 제거한다. Subsequently, as shown in FIG. 2D, the polysilicon film for the storage node electrode on the second interlayer insulating layer 27 is etched back, and then the remaining esot film is removed. The storage node electrode 33 is formed by growing MPS on the polysilicon film for storage node electrodes remaining after the etching using the nitride film spacer as a mask, and then removing the nitride film spacer.

상기와 같은 공정을 통해 제조되는 본 발명에 따른 반도체 소자는 스토리지 노드 전극용 폴리실리콘 상부에 질화막 스페이서를 형성하여 MPS 형성 시 이웃하는 스토리지 노드 전극간의 브릿지를 방지할 수 있다.The semiconductor device according to the present invention manufactured through the above process may form a nitride film spacer on the polysilicon for storage node electrodes to prevent bridges between neighboring storage node electrodes when MPS is formed.

이상에서와 같이, 종래에 MPS 형성 시 스토리지 노드 전극용 폴리실리콘막의 상부에서 MPS 성장으로 인해 스토리지 노드 전극간에 브릿지가 발생하였던 것을 본 발명에서는, 상기 스토리지 노드 전극용 폴리실리콘막의 상부에 질화막 스페이서를 형성하여 상기 스토리지 노드 전극용 폴리실리콘막의 상부에서 MPS의 성장으로 인하여 스토리지 노드 전극간에 브릿지가 발생하는 것을 방지할 수 있다.As described above, in the present invention, when the MPS is formed, a bridge is formed between the storage node electrodes due to the growth of the MPS on the upper portion of the polysilicon film for the storage node electrode. In the present invention, a nitride layer spacer is formed on the polysilicon film for the storage node electrode. Therefore, it is possible to prevent the bridge between the storage node electrodes due to the growth of the MPS on the polysilicon layer for the storage node electrode.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

도 1은 종래의 기술에 따른 문제점을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a problem according to the prior art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정 단면도.2A to 2D are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to an embodiment of the present invention.

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

20 : 실리콘 기판 21 : 비트라인20 silicon substrate 21 bit line

22 : 절연 스페이서 23 : 텅스텐막22: insulating spacer 23: tungsten film

24 : 실리콘 질화막 25 : 제1층간절연막24 silicon nitride film 25 first interlayer insulating film

26 : 플러그 27 : 제2층간절연막26 plug 27: second interlayer insulating film

28 : 콘택홀 29 : 스토리지 노드 전극용 폴리실리콘막28 contact hole 29 polysilicon film for storage node electrode

30 : 에스오지막 31 : 질화막30: Suji film 31: nitride film

32 : 질화막 스페이서 33 : 스토리지 노드 전극32 nitride layer spacer 33 storage node electrode

34 : 스토리지 노드 콘택34: Storage node contact

Claims

Providing a silicon substrate having a first interlayer insulating film;

Forming a storage node contact by etching a predetermined portion of the first interlayer dielectric layer, and then forming a plug to fill the storage node contact;

Forming a second interlayer insulating film on the first interlayer insulating film including the plug;

Forming a contact hole exposing the plug in the second interlayer insulating film;

Forming a polysilicon film and an sedge film sequentially on the resultant, and then etching back the sedge film until a time point at which the polysilicon film is exposed;

Forming a nitride film on the resultant, and then etching back to form a nitride film spacer on the polysilicon film;

Etching back the polysilicon film on the second interlayer insulating film, and then removing the remaining Suji film;

Forming a storage node electrode by growing MPS on the polysilicon layer remaining after the etching using the nitride spacer as a mask; And

Removing the nitride spacers; and forming a storage node electrode of the capacitor.

The method of claim 1, wherein the second interlayer dielectric layer is formed of a PE-TEOS layer.