KR100532944B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100532944B1 KR100532944B1 KR10-1999-0023418A KR19990023418A KR100532944B1 KR 100532944 B1 KR100532944 B1 KR 100532944B1 KR 19990023418 A KR19990023418 A KR 19990023418A KR 100532944 B1 KR100532944 B1 KR 100532944B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- polysilicon film
- forming
- polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 238000003860 storage Methods 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000001020 plasma etching Methods 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000000203 mixture Substances 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 64
- 229920000642 polymer Polymers 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 스토리지 노드 전극용 폴리실리콘막의 비정상적인 성장으로 인하여 인접하는 스토리지 노드 전극들간의 브릿지가 발생되는 것을 방지하기 위한 반도체 소자의 캐패시터 형성방법에 관한 것으로, 본 발명의 반도체 소자의 캐패시터 형성방법은, 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 국부적으로 식각하여 상기 반도체 기판의 소정 부분들을 노출시키는 스토리지 노트 콘택홀들을 형성하는 단계; 상기 층간절연막 상에 상기 콘택홀들이 매립될 정도의 충분한 두께로 제1폴리실리콘막을 증착하고, 상기 제1폴리실리콘막 상에 희생산화막을 증착하는 단계; 상기 희생산화막 및 제1폴리실리콘막을 패터닝하는 단계; 상기 결과물의 상부에 제2폴리실리콘막을 증착하고, 상기 제2폴리실리콘막을 식각하여 상기 제1폴리실리콘막과 희생산화막으로 이루어진 적층물의 측벽에 스페이서를 형성하는 단계; 상기 희생산화막을 제거하여 실린더 구조의 스토리지 노드 전극을 형성하는 단계; 및 상기 결과물의 상부에 유전체막과 플레이트 전극용 제3폴리실리콘막을 차례로 증착하는 단계를 포함하는 반도체 소자의 캐패시터 형성방법에 있어서, 상기 제2폴리실리콘막을 식각하는 단계는 Cl2 또는 SF6 가스를 이용한 플라즈마 식각 공정으로 수행하는 것을 특징으로 한다.The present invention relates to a method of forming a capacitor of a semiconductor device for preventing bridges between adjacent storage node electrodes from occurring due to abnormal growth of a polysilicon film for storage node electrodes, the method of forming a capacitor of a semiconductor device of the present invention, Forming an interlayer insulating film on the semiconductor substrate on which the transistor is formed, and forming storage note contact holes for locally etching the interlayer insulating film to expose predetermined portions of the semiconductor substrate; Depositing a first polysilicon film on a thickness sufficient to fill the contact holes on the interlayer insulating film, and depositing a sacrificial oxide film on the first polysilicon film; Patterning the sacrificial oxide film and the first polysilicon film; Depositing a second polysilicon film on the resultant, and etching the second polysilicon film to form spacers on sidewalls of the laminate including the first polysilicon film and the sacrificial oxide film; Removing the sacrificial oxide layer to form a storage node electrode having a cylinder structure; And depositing a dielectric film and a third polysilicon film for a plate electrode in sequence on top of the resultant, wherein the etching of the second polysilicon film comprises etching Cl 2 or SF 6 gas. Characterized in that the plasma etching process used.
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히, 유전체막의 증착시에 스토리지 노드 전극용 폴리실리콘막의 비정상적인 성장으로 인하여 인접하는 스토리지 노드 전극들간의 브릿지가 발생되는 것을 방지하기 위한 반도체 소자의 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device. In particular, a capacitor of a semiconductor device for preventing bridges between adjacent storage node electrodes from occurring due to abnormal growth of a polysilicon film for storage node electrodes during deposition of a dielectric film. It relates to a formation method.
반도체 메모리 소자의 수요가 급증함에 따라, 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 캐패시터는 소위 스토리지 노드 전극과 플레이트 전극으로 불리우는 캐패시터 전극들 사이에 유전체막이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 용량은 일반적으로 유전체막의 유전상수와 전극 면적의 곱에 비례하고, 전극들간의 간격에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. The capacitor is a structure in which a dielectric film is interposed between capacitor electrodes called storage node electrodes and plate electrodes, and the capacitance of the capacitor having such a structure is generally proportional to the product of the dielectric constant of the dielectric film and the electrode area, and the spacing between the electrodes. Inversely proportional to
따라서, 고용량의 캐패시터를 얻기 위해서는, 유전상수가 큰 유전체막을 사용하거나, 또는, 전극 면적을 확대시키는 것이 필수적이다. 그런데, 전극들간의 거리를 줄이는 것은 그 한계가 있기 때문에, 고용량의 캐패시터를 제조하기 위한 연구는 유전상수 값이 큰 유전체막을 사용하거나, 또는, 전극 면적을 넓히는 방식으로 진행되어 왔다. Therefore, in order to obtain a high capacity capacitor, it is essential to use a dielectric film having a large dielectric constant or to enlarge the electrode area. However, since it is limited to reduce the distance between the electrodes, the research for manufacturing a high capacity capacitor has been conducted by using a dielectric film having a large dielectric constant value or by increasing the electrode area.
예를들어, 핀(Fin) 구조, 스택(Stack) 구조 및 원통(Cylinder) 구조 등으로 캐패시터를 형성하는 것은 전극 면적을 넓혀 캐패시터 용량을 향상시킨 한 형태이며, 특히, 상기한 구조들 중에서 실린더 구조는 비교적 간단한 공정으로 넓은 전극 면적으로 확보할 수 있다는 잇점이 있기 때문에, 현재 대부분의 캐패시터는 이러한 실린더 구조로 제작되고 있다. For example, the formation of a capacitor using a fin structure, a stack structure, and a cylindrical structure is a form in which the capacitance of the capacitor is increased by increasing the electrode area, and in particular, the cylinder structure among the above structures. Because of the advantage that the large electrode area can be secured by a relatively simple process, most capacitors are manufactured in such a cylinder structure.
도 1a 내지 도 1c는 종래 기술에 따른 실린더 구조의 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 1A to 1C are cross-sectional views illustrating a method of forming a capacitor of a cylinder structure according to the prior art, which will be described below.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 공지된 공정으로 트랜지스터(도시안됨)를 형성하고, 이러한 트랜지스터가 덮혀지도록 상기 반도체 기판(1)의 전면 상에 층간절연막(2)을 형성한다. 그런다음, 상기 층간절연막(2)을 국부적으로 식각하여 상기 층간절연막(2)의 소정 부분에 반도체 기판(1)의 소정 부분을 노출시키는 콘택홀들(3)을 형성하고, 이어서, 콘택홀들(3)이 매립될 정도의 충분한 두께로 스토리지 노드 전극용 폴리실리콘막(4)을 증착하고, 이 상부에 희생산화막(5)을 증착한 후, 상기 희생산화막(5) 및 스토리지 노드 전극용 폴리실리콘막(4)을 패터닝한다. 그리고나서, 상기 결과물의 상부에 스페이서용 폴리실리콘막(6)을 증착한다. First, as shown in FIG. 1A, a transistor (not shown) is formed on the semiconductor substrate 1 by a known process, and the interlayer insulating film 2 is formed on the entire surface of the semiconductor substrate 1 so that the transistor is covered. To form. Then, the interlayer insulating film 2 is locally etched to form contact holes 3 exposing a predetermined portion of the semiconductor substrate 1 in a predetermined portion of the interlayer insulating film 2, and then contact holes. After depositing the polysilicon film (4) for the storage node electrodes to a thickness sufficient to fill the (3), and depositing the sacrificial oxide film (5) thereon, the sacrificial oxide film (5) and the poly for storage node electrode The silicon film 4 is patterned. Then, a polysilicon film 6 for spacers is deposited on top of the resultant product.
다음으로, 도 1b에 도시된 바와 같이, 스페이서용 폴리실리콘막을 C2F6 가스로 플라즈마 식각하여, 패터닝된 스토리지 노드 전극용 폴리실리콘막 및 희생산화막으로 이루어진 적층물의 측벽에 스페이서(6a)를 형성하고, 이어서, 희생산화막을 제거하여, 패터닝된 스토리지 노드 전극용 폴리실리콘막(4)과 스페이서(6a)로 이루어진 실린더 구조의 스토리지 노드 전극(7)을 형성한다.Next, as shown in FIG. 1B, the spacer polysilicon film is plasma-etched with a C 2 F 6 gas to form a spacer 6a on the sidewall of the laminate including the patterned polysilicon film for the storage node electrode and the sacrificial oxide film. Subsequently, the sacrificial oxide film is removed to form a cylindrical storage node electrode 7 composed of the patterned polysilicon film 4 for the storage node electrode and the spacer 6a.
이후, 도 1c에 도시된 바와 같이, 결과물의 상부에 유전체막(8)과 폴리실리콘막 재질의 플레이트 전극(9)을 차례로 형성시켜, 실린더 구조의 캐패시터(10)를 완성한다. Thereafter, as illustrated in FIG. 1C, the dielectric film 8 and the plate electrode 9 made of polysilicon film are sequentially formed on the resultant, thereby completing the capacitor 10 having a cylindrical structure.
그러나, 상기와 같은 종래의 캐패시터 형성방법은, 스페이서를 형성하기 위한 플라즈마 식각시에 C2F6 가스를 사용하는 것에 의해, 도 1b에 도시된 바와 같이, 플라즈마에 노출된 스페이서(6a)의 외측면에 C-F계 폴리머 체인(A)이 박막의 형태로 잔존하게 되고, 이러한 C-F계 폴리머 체인(A)은, 도 1c에 도시된 바와 같이, 유전체막(7)을 증착하기 위한 고온 공정시에 스페이서(6a)의 재질인 폴리실리콘막과 반응하여, 상기 폴리실리콘막의 비정상적인 성장(B)을 유발시킴으로써, 결과적으로, 스페이서(6a)를 포함하는 스토리지 노드 전극들(3)간의 브릿지(Bridge)가 초래되는 문제점이 있다.However, in the conventional capacitor forming method as described above, by using C 2 F 6 gas in the plasma etching process for forming the spacer, as shown in FIG. 1B, other than the spacer 6a exposed to the plasma CF-based polymer chains (A) remain in the form of a thin film on the side, such CF-based polymer chains (A), as shown in Figure 1c, spacers in the high temperature process for depositing the dielectric film (7) Reaction with the polysilicon film, which is a material of (6a), causes abnormal growth (B) of the polysilicon film, resulting in a bridge between the storage node electrodes 3 including the spacer 6a. There is a problem.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 폴리실리콘 재질의 스페이서를 형성하기 위한 플라즈마 식각시에 C2F6 가스 대신에 Cl2 또는 SF6 가스를 사용하거나, 혹은, C2F6 가스에 Cl2 가스를 첨가한 가스를 사용하되, 그들간의 혼합 비율을 조절하여 스페이서의 외측면에 C-F계 폴리머가 잔존하는 것을 방지함으로써, 스토리지 노드 전극들간의 브릿지를 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데, 그 목적이 있다.Therefore, in order to solve the above problems, the present invention uses Cl 2 or SF 6 gas instead of C 2 F 6 gas in plasma etching to form a polysilicon spacer, or C 2 Semiconductor device capable of preventing bridges between storage node electrodes by using a gas in which Cl 2 gas is added to F 6 gas, but controlling the mixing ratio between them to prevent CF polymers from remaining on the outer surface of the spacer. To provide a method of forming a capacitor of, there is a purpose.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은 트랜지스터가 형성된 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 국부적으로 식각하여 상기 반도체 기판의 소정 부분을 노출시키는 스토리지 노드 콘택홀을 형성하는 단계; 상기 층간절연막 상에 상기 콘택홀이 매립될 정도의 충분한 두께로 제1폴리실리콘막을 증착하고, 상기 제1폴리실리콘막 상에 희생산화막을 증착하는 단계; 상기 희생산화막 및 제1폴리실리콘막을 상기 콘택홀과 대응하는 부분이 남도록 패터닝하는 단계; 상기 결과물의 상부에 제2폴리실리콘막을 증착하고 식각하여 상기 패터닝된 제1폴리실리콘막과 희생산화막으로 이루어진 적층물의 측벽에 상기 제1폴리실리콘과 실린더 구조의 스토리지 노드 전극을 이루는 스페이서를 형성하는 단계; 상기 희생산화막을 제거하고 상기 결과물의 상부에 유전체막과 플레이트 전극용 제3폴리실리콘막을 차례로 증착하는 단계를 포함하는 반도체 소자의 캐패시터 형성방법에 있어서, 상기 제2폴리실리콘막을 식각하는 단계는, Cl2 또는 SF6 가스를 이용한 플라즈마 식각 공정으로 수행하는 것을 특징으로 한다.In a method of forming a capacitor of a semiconductor device of the present invention for achieving the above object, a storage node for forming an interlayer insulating film on a semiconductor substrate on which a transistor is formed and locally etching the interlayer insulating film to expose a predetermined portion of the semiconductor substrate. Forming a contact hole; Depositing a first polysilicon film on a thickness sufficient to fill the contact hole on the interlayer insulating film, and depositing a sacrificial oxide film on the first polysilicon film; Patterning the sacrificial oxide film and the first polysilicon film so that portions corresponding to the contact holes remain; Depositing and etching a second polysilicon layer on the resultant to form a spacer forming a storage node electrode of the first polysilicon and a cylinder structure on a sidewall of the laminate of the patterned first polysilicon layer and a sacrificial oxide layer; ; The method of forming a capacitor of a semiconductor device comprising removing the sacrificial oxide film and sequentially depositing a dielectric film and a third polysilicon film for a plate electrode on the resultant, wherein the etching of the second polysilicon film comprises: It characterized in that it is carried out by a plasma etching process using 2 or SF 6 gas.
본 발명에 따르면, 스페이서를 얻기 위한 플라즈마 식각 공정을 C2F6 가스 대신에 Cl2 또는 SF6 가스를 사용하여 수행하거나, 혹은, C2F6 가스와 Cl2 가스가 적절한 비율로 혼합되어진 혼합 가스를 사용하여 수행하는 것에 의해, 스페이서의 외측면에 C-F계 폴리머 체인이 잔존하는 것을 방지할 수 있으며, 이에 따라, 스토리지 전극들간의 브릿지가 발생되는 것을 방지할 수 있다.According to the present invention, a plasma etching process for obtaining a spacer is performed using Cl 2 or SF 6 gas instead of C 2 F 6 gas, or a mixture in which C 2 F 6 gas and Cl 2 gas are mixed at an appropriate ratio. By using the gas, it is possible to prevent the CF-based polymer chain from remaining on the outer surface of the spacer, thereby preventing the bridge between the storage electrodes from occurring.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 2A to 2C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.
먼저, 도 2a에 도시된 바와 같이, 공지된 공정을 통해 트랜지스터(도시안됨)가 형성되어진 반도체 기판(11) 상에 층간절연막(12)을 형성하고, 상기 층간절연막(12)을 국부적으로 식각하여, 상기 층간절연막(12)에 반도체 기판(11)의 소정 부분들, 예컨데, 셀 영역에 배치된 트랜지스터의 소오스 영역들을 노출시키는 스토리지 노드 콘택홀들(13)을 형성한다. First, as shown in FIG. 2A, an interlayer insulating film 12 is formed on a semiconductor substrate 11 on which a transistor (not shown) is formed through a known process, and the interlayer insulating film 12 is locally etched. In the interlayer insulating layer 12, storage node contact holes 13 exposing predetermined portions of the semiconductor substrate 11, for example, source regions of a transistor disposed in a cell region, are formed.
그런다음, 층간절연막(12) 상에 상기 콘택홀들(13)이 완전히 매립될 정도의 충분한 두께로 스토리지 노드 전극용 폴리실리콘막(14)을 증착하고, 이 상부에 희생산화막(15)을 증착한다. 여기서, 희생산화막(15)은 인(P) 불순물이 첨가된 점성을 갖는 산화막이며, 특히, 불순물의 첨가 비율을 조절함으로써 표면 평탄화가 얻어지도록 한다. Then, a polysilicon film 14 for storage node electrodes 14 is deposited on the interlayer insulating film 12 to a thickness sufficient to completely fill the contact holes 13, and a sacrificial oxide film 15 is deposited thereon. do. Here, the sacrificial oxide film 15 is an oxide film having a viscosity to which phosphorus (P) impurities are added, and in particular, the surface planarization is obtained by adjusting the addition ratio of impurities.
이어서, 상기 희생산화막(15) 및 스토리지 노드 전극용 폴리실리콘막(14)을 패터닝하고, 상기 결과물의 상부에 스페이서용 폴리실리콘막(16)을 증착한다. Subsequently, the sacrificial oxide layer 15 and the polysilicon layer 14 for storage node electrodes are patterned, and a polysilicon layer 16 for spacers is deposited on the resultant.
다음으로, 도 2b에 도시된 바와 같이, 스페이서용 폴리실리콘막을 플라즈마 식각하여, 스토리지 노드 전극용 폴리실리콘막(14)과 희생산화막으로 이루어진 적층물의 측벽에 스페이서(16a)를 형성하고, 이어서, 희생산화막을 제거함으로써, 패터닝된 스토리지 노드 전극용 폴리실리콘막(14)과 스페이서(16a)로 이루어진 실린더 구조의 스토리지 노드 전극(17)이 얻어진다. Next, as shown in FIG. 2B, the spacer polysilicon film is plasma-etched to form spacers 16a on sidewalls of the stack formed of the polysilicon film 14 for storage node electrodes 14 and the sacrificial oxide film. By removing the oxide film, a cylindrical storage node electrode 17 composed of the patterned polysilicon film 14 for storage node electrodes and the spacer 16a is obtained.
여기서, 스페이서용 폴리실리콘막에 대한 플라즈마 식각은 C2F6 가스를 사용하는 종래 기술과는 달리, Cl2 또는 SF6 가스를 사용하여 수행한다. 이것은, C2F6 가스를 사용하여 플라즈마 식각 공정을 수행할 경우에는, 전술한 바와 같이, 스페이서의 외측면에 C-F계 폴리머 체인이 잔존하게 되고, 이러한 C-F계 폴리머 체인이 후속 공정이 진행되는 동안 결함을 유발시키기 때문이다.Here, plasma etching of the polysilicon film for the spacer is performed using Cl 2 or SF 6 gas, unlike the prior art using C 2 F 6 gas. When the plasma etching process is performed using a C 2 F 6 gas, as described above, CF-based polymer chains remain on the outer surface of the spacer, and such CF-based polymer chains are subjected to a subsequent process. This is because it causes a defect.
따라서, 본 발명의 실시예에서는 C2F6 가스 대신에 Cl2 또는 SF6 가스를 사용하여 스페이서용 폴리실리콘막에 대한 플라즈마 식각 공정을 수행함으로써, 스페이서의 외측면에 C-F계 폴리머 체인이 잔존되는 것을 방지할 수 있게 된다.Therefore, in the embodiment of the present invention, C 2 F 6 by using Cl 2 or SF 6 gas in place of the gas performing a plasma etching process on the spacer a polysilicon film for, that CF-based polymer chain remains on the outer surface of the spacer Can be prevented.
또한, Cl2 또는 SF6 가스만을 사용하여 플라즈마 식각 공정을 수행하는 방법 대신에, Cl2 가스에 O2 가스가 혼합된 혼합 가스를 사용하여 플라즈마 식각 공정을 수행하거나, Cl2 가스에 C2F6과 O2 가스가 혼합된 혼합 가스, 또는, Cl2 가스에 CxFy와 O2 가스가 혼합된 혼합 가스를 사용하여 플라즈마 식각 공정을 수행하는 것도 가능하며, Cl2 가스에 C2F6와 O2 가스가 혼합된 혼합 가스를 사용하여 플라즈마 식각 공정을 수행할 경우에는 C2F6 : O2 : Cl2 의 혼합 비율이 2 : 1 : 3이 되도록 한다.Furthermore, Cl 2, or by using only the SF 6 gas in place of method for performing a plasma etching process, using the O 2 gas is mixed gas mixture to the Cl 2 gas performs a plasma etching process, or a Cl 2 gas C 2 F 6 and O 2 gas is mixed gas mixture, or, Cl 2 gas C x F y and O 2 can be in the gas using a mixed gas mixture for performing a plasma etching process, and the Cl 2 gas C 2 F When the plasma etching process is performed using a mixed gas of 6 and O 2 gas, the mixing ratio of C 2 F 6 : O 2 : Cl 2 is 2: 1: 3.
게다가, 상기한 식각 공정시, 소오스 파워(source power)는 100∼1,000W로 하고, 바이어스 파워(bias power)는 1∼1,000W 정도로 하여 수행한다. In addition, in the etching process, the source power is 100 to 1,000 W and the bias power is about 1 to 1,000 W.
이후, 도 2c에 도시된 바와 같이, 결과물의 상부에 질산화막으로 이루어진 유전체막(18)을 증착하고, 이 상부에 플레이트 전극용 폴리실리콘막을 증착한 후, 상기 막들을 패터닝하여 스토리지 노드 전극(17)과 유전체막(18) 및 플레이트 전극(19)으로 이루어진 캐패시터(20)를 완성한다. Thereafter, as shown in FIG. 2C, a dielectric film 18 made of an oxynitride film is deposited on the resultant, a polysilicon film for plate electrodes is deposited thereon, and the patterns are patterned to form the storage node electrode 17. ), A capacitor 20 composed of a dielectric film 18 and a plate electrode 19 is completed.
여기서, 스페이서(16a)의 외측면에 C-F계 폴리머 체인이 잔존하지 않는 것에 기인하여, 유전체막(18)을 증착하기 위한 고온 공정시에 스페이서(16a)의 재질인 폴리실리콘막의 비정상적인 성장은 일어나지 않으며, 그 결과로, 이웃하는 스토리지 노드 전극들(17)간의 브릿지도 발생되지 않는다. Here, due to the absence of CF-based polymer chains remaining on the outer surface of the spacer 16a, abnormal growth of the polysilicon film, which is a material of the spacer 16a, does not occur during the high temperature process for depositing the dielectric film 18. As a result, no bridge between neighboring storage node electrodes 17 is generated.
이상에서와 같이, 본 발명은 실린더 구조의 스토리지 노드 전극을 얻기 위한 스페이서용 폴리실리콘막의 식각 공정을 C-F계 폴리머 체인이 발생되지 않는 Cl2 또는 SF6 가스를 사용하여 수행하기 때문에, 유전체막을 형성하기 위한 후속 공정에서 스페이서의 재질인 폴리실리콘막의 비정상적인 성장이 초래되는 것을 방지할 수 있다.As described above, since the present invention performs the etching process of the spacer polysilicon film for obtaining the storage node electrode of the cylindrical structure using Cl 2 or SF 6 gas which does not generate CF-based polymer chain, forming a dielectric film. In the subsequent process, it is possible to prevent abnormal growth of the polysilicon film which is a material of the spacer.
따라서, 스토리지 노드 전극들간의 브릿지가 발생되는 것을 방지할 수 있기 때문에 캐패시터의 신뢰성은 물론 제조수율을 향상시킬 수 있고, 특히, 이웃하는 캐패시터들간의 브릿지를 방지할 수 있는 것에 기인하여, 고집적 소자의 제조에 매우 유리하게 적용시킬 수 있다. Therefore, since the bridge between the storage node electrodes can be prevented from occurring, the reliability of the capacitor can be improved as well as the manufacturing yield, and in particular, the bridge between the neighboring capacitors can be prevented, thereby providing a high integration device. It can be very advantageously applied to the production.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
도 1a 내지 도 1c는 종래 기술에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도. 1A to 1C are cross-sectional views illustrating a method of forming a capacitor according to the prior art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도.2A to 2C are cross-sectional views illustrating a method of forming a capacitor according to an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
11 : 반도체 기판 12 : 절연막11 semiconductor substrate 12 insulating film
13 : 스토리지 노드 콘택홀 14 : 스토리지 노드 전극용 폴리실리콘막13: storage node contact hole 14: polysilicon film for storage node electrode
15 : 희생 산화막 16 : 스페이서용 폴리실리콘막15 sacrificial oxide film 16 polysilicon film for spacer
16a : 스페이서 17 : 스토리지 노드 전극16a: spacer 17: storage node electrode
18 : 유전체막 19 : 플레이트 전극18 dielectric film 19 plate electrode
20 : 캐패시터20: capacitor
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023418A KR100532944B1 (en) | 1999-06-22 | 1999-06-22 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023418A KR100532944B1 (en) | 1999-06-22 | 1999-06-22 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003213A KR20010003213A (en) | 2001-01-15 |
| KR100532944B1 true KR100532944B1 (en) | 2005-12-02 |
Family
ID=19594099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0023418A KR100532944B1 (en) | 1999-06-22 | 1999-06-22 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532944B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5169861B2 (en) * | 2009-01-19 | 2013-03-27 | ミツミ電機株式会社 | Semiconductor integrated circuit, video signal output circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792692A (en) * | 1997-08-18 | 1998-08-11 | Chartered Semiconductor Manufacturing, Ltd. | Method of fabricating a twin hammer tree shaped capacitor structure for a dram device |
-
1999
- 1999-06-22 KR KR10-1999-0023418A patent/KR100532944B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792692A (en) * | 1997-08-18 | 1998-08-11 | Chartered Semiconductor Manufacturing, Ltd. | Method of fabricating a twin hammer tree shaped capacitor structure for a dram device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003213A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (en) | Capacitor fabrication method of semiconducor device | |
| KR20020091950A (en) | Semiconductor memory device and method for fabricating the same | |
| KR100482029B1 (en) | Method for forming mim capacitor | |
| KR100532944B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100250736B1 (en) | Method for fabricating a storage node of capacitor | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| KR100414730B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100252541B1 (en) | Method for fabricating a stacked capacitor of dram cell | |
| KR100442779B1 (en) | Method for manufacturing dram device | |
| KR100255158B1 (en) | Forming a contact hole in a semiconductor device | |
| KR100359763B1 (en) | Method for fabricating semiconductor memory device | |
| KR0148332B1 (en) | Multi-layer storage electrode fabrication method of capacitor | |
| KR0148333B1 (en) | Forming method for capacitor of semiconductor device | |
| KR100273229B1 (en) | Manufacturing method for capacitor | |
| KR100379537B1 (en) | Method for manufacturing semiconductor memory device | |
| KR970000220B1 (en) | Method for producing dram cell capacitor | |
| KR100414376B1 (en) | Method for forming the capacitor of semiconductor device | |
| KR100265564B1 (en) | Method for forming contact hole | |
| KR100215862B1 (en) | Capacitor of semiconductor device and its fabrication method | |
| KR930008073B1 (en) | Method of fabricating for semiconductor memory device | |
| KR100199353B1 (en) | Storage electrode fabrication method of capacitor | |
| KR19990006092A (en) | Method for forming charge storage electrode of semiconductor device | |
| KR19990004604A (en) | Planarization method of semiconductor device | |
| KR20040063592A (en) | Method for forming the capacitor of semiconductor device | |
| KR20040067693A (en) | Method for forming the capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |