KR20050035651A - 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 - Google Patents
저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 Download PDFInfo
- Publication number
- KR20050035651A KR20050035651A KR1020030071368A KR20030071368A KR20050035651A KR 20050035651 A KR20050035651 A KR 20050035651A KR 1020030071368 A KR1020030071368 A KR 1020030071368A KR 20030071368 A KR20030071368 A KR 20030071368A KR 20050035651 A KR20050035651 A KR 20050035651A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- precharge
- precharge circuit
- bulk
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크 전압 제어 방법에 관한 것으로, 특히 비트라인의 전압을 동일전위로 프리차지시키는 프리차지 회로의 벌크 전압을 조절하여 저전압하에서 구동하는 메모리 장치의 안정된 동작을 가능하게 하기 위한 프리차지 회로의 벌크 전압 제어 방법에 관한 것이다.
본 발명의 구현하기 위한 실시예인 메모리 셀 어레이를 구성하는 비트라인쌍을 프리차지하는 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 제어하는 방법은, 프리차지 명령 인가시, 상기 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 외부기준전압으로 설정하는 단계와, 상기 프리차지 명령 인가 후, 소정 시간이 경과하면, 상기 벌크 전압으로 상기 외부기준전압보다 낮은 백바이어스 전압으로 설정하는 단계를 구비한다.
본 발명에 따른 저전압(1.8V) 제품인 메모리 장치를 사용하는 경우, 프리차지 시간이 줄어들어 tRP 마아진을 늘릴 수가 있으며, 또한, 일정 시간 후에 프리차지 트랜지스터의 백 바이어스 전압을 네거티브 전압인 백 바이어스 전압으로 복귀시킴으로써 비트라인간의 절연 능력은 그대로 유지할 수 있다.
Description
본 발명은 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크 전압 제어 방법에 관한 것으로, 특히 비트라인의 전압을 동일전위로 프리차지시키는 프리차지 회로의 벌크 전압을 조절하여 저전압하에서 구동하는 메모리 장치의 안정된 동작을 가능하게 하기 위한 프리차지 회로의 벌크 전압 제어 방법에 관한 것이다.
도 1은 메모리 장치의 셀과, 비트라인과, 프리차지 회로와 감지 증폭기를 나타내는 일반적인 회로도이다. 도 1에서, 번호 1은 프리차지 회로를 나타내고, 번호 2는 비트라인 격리 신호(bit line isolation signal)을 나타내고, 번호 3은 감지 증폭기를 나타낸다.
동작을 간단히 살펴보면, 비트라인 격리 신호(2)가 하이 레벨로 된 후, 워드라인 (WL)으로 고전압이 인가된다. 그 다음, 셀에 저장된 데이타는 비트라인으로 실리게 되고, 감지 증폭기(3)는 이를 감지 및 증폭하여 로컬 데이타 라인(미도시)으로 전달하게 된다.
이러한 일반적인 동작은 3.3V 또는 2.5V에서 동작하는 SDR SDRAM이나 DDR SDRAM에서는 큰 문제가 안될 수도 있다. 그러나, SDR SDRAM 이나 DDR SDRAM보다 상대적으로 고주파수 (tCK= 3nsec ~ 5nsec)에서 동작하는 최근의 DDR2 SDRAM은 1.8V 정도의 낮은 전압을 외부로부터 수신하여 사용하기 때문에, 이러한 일반적인 동작을 순차적으로 수행하는 경우 다음과 같은 문제점이 초래될 수 있다.
즉, 프리차지 회로(1)를 구성하는 3개의 NMOS 트래지스터의 게이트 전압으로 1.8V를 사용하는 DDR2 SDRAM의 경우, 트랜지스터의 전류 공급능력 저하로 인하여 비트라인을 프리차지하는 데 소요되는 시간은 3.3V, 2.5V 에서 동작하는 일반적인 DDR SDRAM 등의 경우보다 더 많이 소요된다. 이러한 결과는 외부공급전압이 1.8V로 낮아지는 경우, tRP 마아진이 감소하기 때문이다.
이런한 문제점을 해결하기 위하여, 종래에는 프리차지 회로의 트랜지스터의 게이트에 인가되는 전압을 워드라인에 인가되는 고전압(VPP)으로 사용하기도 한다. 그러나, 이 경우, 리프레쉬 동작시 tRAS 및 tRP 모두 고전압을 사용함으로써 icc5(메모리 장치의 제품 specification에 보면 icc0~icc7가 규정되어 있다. 이들은 chip이 어떤 동작상태에 있을 때에 chip내에서 소모하는 전류를 나타내며, 특히,icc5는 auto refresh을 수행하면서 소모하는 전류를 말한다. 이때 소모하는 전류가 많아서 전압(내부 전압 포함)들이 떨어지기도 한다.) 증가는 물론, 고전압 레벨의 저하로 워드라인 턴온에 의한 셀 데이터 전하 공유시 센싱 마아진 △V가 감소하여 원활한 리프레쉬 동작을 구현하기 힘들다는 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 외부로부터 인가되는 저전압을 그대로 사용하면서도 프리차지 회로를 구성하는 트랜지스터의 전류 구동 능력을 증가시킬 수 있는 방법을 제공한다.
본 발명에서는 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 조절하여 프리차지 회로의 전류 구동 능력을 조절한다.
본 발명의 구현하기 위한 실시예인 메모리 셀 어레이를 구성하는 비트라인쌍을 프리차지하는 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 제어하는 방법은, 프리차지 명령 인가시, 상기 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 외부기준전압으로 설정하는 단계와, 상기 프리차지 명령 인가 후, 소정 시간이 경과하면, 상기 벌크 전압으로 상기 외부기준전압보다 낮은 백바이어스 전압으로 설정하는 단계를 구비한다. 여기서, 외부기준전압은 접지전압이다.
본 발명의 실시예에서, 상기 백바이어스 전압이 상기 벌크 전압으로 인가된 시점으로부터 일정 시간 경과후 상기 프리차지 명령이 디스에이블되어 상기 프리차지 회로를 디스에이블시킨다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다. 본 발명의 실시예와 관련하여서는 도 1을 계속 참고하여 설명하기로 한다.
예컨대, 리드 동작 등을 위한 액티브 명령 인가에 의하여 코아전압(셀에 저장된 전압과 동일 레벨의 전압)과 접지전압으로 디벨럽(develop)된 비트라인쌍을 약 1/2코아전압의 프리차지전압으로 만들어주는 프리차지 회로(1)는 보통 3개의 NMOS 트랜지스터로 구성된다. 이중에서, ①번 트랜지스터는 비트라인쌍(B, /B)을 트랜지스터의 소오스 및 드레인으로 사용하여 플로우팅 상태인 코아전압과 접지전압을 1/2코아전압으로 만들어주는 트랜지스터이며, ②번 및 ③번 트랜지스터는 이후 1/2코아전압을 안정하게 공급하는 전원부분과 연결되어 있는 트랜지스터이다.
비트라인쌍의 프리차지 동작은 프리차지회로를 동작시키는 프리차지 명령(BLP)신호가 인에이블되면서 시작된다.
그런데, 1.8V 정도의 저전압에서 구동하는 DDR2 SDRAM의 경우, 프리차지 회로의 트랜지스터의 게이트에 인가되는 프리차지 명령(BLP)신호의 레벨도 1.8V 정도이므로 tRP 시간이 많이 소요되며, 이는 전술한 바와같다.
본 발명에서는 이를 해결하기 위하여 1.8V 의 저전압이 인가되는 경우, 프리차지 회로를 이루는 트랜지스터의 문턱전압을 조절하여 프리차지 회로의 전류 구동 능력을 개선시키는 방법을 제안한다.
도 2는 본 발명의 실시를 위하여 제안된 벌크 바이어스 전압 인가 회로를 나타낸다.
도 2에서, VSS는 외부로부터 인가되는 접지전압을 나타내고, VBB는 접지전압보다 낮은 백바이어스 전압을 나타낸다. 그리고, 번호 6은 프리차지 회로를 구성하는 트랜지스터의 벌크와 연결된 노드이며, 번호 4는 프리차지 명령시 접지전압을 6번 노드로 전달하기 위한 제어신호를 수신하며, 번호 5는 프리차지 명령이 있은 시점으로부터 일정 시간(대략 5~10nsec)이 경과한 후 백 바이어스 전압을 6번 노드로 전달하기 위한 제어신호를 수신한다. 즉, 4번, 5 번으로는 스위칭 기능을 하는 제어 신호가 인가된다.
동작에 있어서, 프리차지 명령(BLP)이 인에이블되는 경우, 이에 연동되는 도 2 의 4번 제어신호는 하이 레벨이되어 접지전압을 프리차지 회로를 이루는 트랜지스터의 벌크 영역에 인가하여, 문턱 전압을 낮춘다. 문턱 전압이 낮아지는 결과, 1.8V의 저전압하에서도 트랜지스터의 전류 구동 능력은 상대적으로 강화된다.
다음, 일정 시간이 경과한 후, 4번 제어신호를 디스에비블시키고 5번 제어신호를 인에이블시켜 백 바이어스 전압을 프리차지 회로를 이루는 트랜지스터의 벌크 영역에 인가한다. 이 경우, 5 번 제어신호를 인에이블시키는 시점은 프리차지 명령이 종료되기 전으로 설정하는 것이 바람직하다. 왜냐하면, 프리차지 명령이 종료 된 후에는 프리차지 회로는 오프 상태를 유지해야 하므로, 프리차지 명령이 종료 되기 전에 프리차지 트랜지스터의 벌크 전압을 백 바어어스 전압으로 되돌려 놓을 필요가 있기 때문이다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 저전압(1.8V) 제품인 DDR2 SDRAM 과 같은 메모리 장치에서, 프리차지 명령시 백 바어스 상태에 있는 프리차지 트랜지스터의 벌크 바이어스 전압을 외부로부터 인가되는 접지전압으로 전환시켜 트랜지스터의 문턱 전압을 낮춤으로써 전류 구동 능력을 증대시켰으며, 이로 인하여 프리차지 시간인 tRP이 줄어들어 tRP 마아진을 늘릴 수가 있다.
또한, 일정 시간 후에 프리차지 트랜지스터의 백 바이어스 전압을 네거티브 전압인 백 바이어스 전압으로 복귀시킴으로써 비트라인간의 절연 능력은 그대로 유지할 수 있음을 알 수 있다.
도 1은 메모리 장치의 셀과, 비트라인과, 프리차지 회로와 감지 증폭기를 도시하는 회로도.
도 2는 모스 트랜지스터로 이루어진 프리차지 회로의 벌크로 접지전압 또는 백바이어스 전압을 인가하기 위한 회로도.
Claims (3)
- 메모리 셀 어레이를 구성하는 비트라인쌍을 프리차지하는 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 제어하는 방법으로서,프리차지 명령 인가시, 상기 프리차지 회로를 구성하는 트랜지스터의 벌크 전압을 외부기준전압으로 설정하는 단계와,상기 프리차지 명령 인가 후, 소정 시간이 경과하면, 상기 벌크 전압으로 상기 외부기준전압보다 낮은 백바이어스 전압으로 설정하는 단계를 구비하는 것을 특징으로 하는 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크 전압 제어 방법.
- 제 1 항에 있어서, 상기 백바이어스 전압이 상기 벌크 전압으로 인가된 시점으로부터 일정 시간 경과후 상기 프리차지 명령이 디스에이블되어 상기 프리차지 회로를 디스에이블시키는 것을 특징으로 하는 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크 전압 제어 방법.
- 제 1 항에 있어서, 상기 외부기준전압은 접지전압인 것을 특징으로 하는 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크 전압 제어 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071368A KR20050035651A (ko) | 2003-10-14 | 2003-10-14 | 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071368A KR20050035651A (ko) | 2003-10-14 | 2003-10-14 | 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050035651A true KR20050035651A (ko) | 2005-04-19 |
Family
ID=37239023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030071368A KR20050035651A (ko) | 2003-10-14 | 2003-10-14 | 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050035651A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8467259B2 (en) | 2010-08-31 | 2013-06-18 | Hynix Semiconductor Inc. | Semiconductor memory device |
-
2003
- 2003-10-14 KR KR1020030071368A patent/KR20050035651A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8467259B2 (en) | 2010-08-31 | 2013-06-18 | Hynix Semiconductor Inc. | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9449657B2 (en) | Low voltage sensing scheme having reduced active power down standby current | |
| US5970007A (en) | Semiconductor integrated circuit device | |
| US7986578B2 (en) | Low voltage sense amplifier and sensing method | |
| US7924643B2 (en) | Sense amplifier and driving method thereof, and semiconductor memory device having the sense amplifier | |
| KR20050101868A (ko) | 반도체 메모리 소자의 전원 공급 장치 및 방법 | |
| US7161859B2 (en) | Semiconductor integrated circuit | |
| KR0140175B1 (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
| US20070230262A1 (en) | Semiconductor memory | |
| US7751268B2 (en) | Sense amplifier power supply circuit | |
| US5777934A (en) | Semiconductor memory device with variable plate voltage generator | |
| CN111292787B (zh) | 具有字线电压波形的动态随机存取存储器 | |
| KR100748921B1 (ko) | 반도체 기억장치 및 그 시험방법 | |
| KR20050035651A (ko) | 저전압에서 구동하는 메모리 장치의 프리차지 회로의 벌크전압 제어 방법 | |
| KR100341249B1 (ko) | 워드라인 드라이버 | |
| KR100418578B1 (ko) | 반도체 메모리 장치의 비트라인 감지증폭기 제어회로 | |
| US7106645B2 (en) | Semiconductor memory device having a word line drive circuit and a dummy word line drive circuit | |
| KR102681285B1 (ko) | 스트레스 테스트 회로 및 반도체 기억장치 | |
| KR100518237B1 (ko) | 메모리 장치의 프리차지 동작 제어 회로 | |
| KR20050059790A (ko) | 감지증폭기의 오버 드라이빙 제어회로 | |
| KR100450663B1 (ko) | Vcc 변동에 관계없이 일정량의 전하를 공급해 주는 액티브용vcca 공급 회로 | |
| KR100914300B1 (ko) | 디램셀 초기화 회로 및 이를 이용한 반도체 메모리 장치 | |
| KR20040006380A (ko) | 센스 앰프 회로 | |
| KR20240002068A (ko) | 스트레스 테스트 회로 및 반도체 기억장치 | |
| KR20220161213A (ko) | 논리 회로와 통합된 기본 전원 전압을 갖는 지속 가능한 dram | |
| KR100728960B1 (ko) | 메모리 장치용 감지 증폭기의 구동 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |