KR100341249B1 - 워드라인 드라이버 - Google Patents
워드라인 드라이버 Download PDFInfo
- Publication number
- KR100341249B1 KR100341249B1 KR1019990066398A KR19990066398A KR100341249B1 KR 100341249 B1 KR100341249 B1 KR 100341249B1 KR 1019990066398 A KR1019990066398 A KR 1019990066398A KR 19990066398 A KR19990066398 A KR 19990066398A KR 100341249 B1 KR100341249 B1 KR 100341249B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- voltage
- negative voltage
- wordline driver
- driver
- Prior art date
Links
- 230000002265 prevention Effects 0.000 claims description 3
- 101000927796 Homo sapiens Rho guanine nucleotide exchange factor 7 Proteins 0.000 description 4
- 102100033200 Rho guanine nucleotide exchange factor 7 Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Abstract
본 발명의 워드라인 드라이버는 DRAM의 리프레시 특성이 셀 누설 전류에 의해 크게 영향을 받기 때문에 리프레시 특성을 개선하기 위해 워드라인 디스에이블 전압으로 네거티브 전압을 사용하여 별도의 워드라인 구동회로의 추가 없이 셀 누설 전류를 감소시킬 수 있다.
Description
본 발명은 워드라인 드라인버에 관한 것으로, 보다 상세하게는 워드라인 전압으로 네가티브 전압을 사용하여 누설전류를 줄일 수 있는 워드라인 드라이버에 관한 것이다.
도 1 은 일반적인 워드라인 드라이버의 회로도로써, 이에 도시된 바와 같이, 로우 디코더(미도시)의 출력신호(NWL)에 의해 제어되어 워드라인을 인에이블시키기 위해 프리디코딩 신호(PIX) 또는 워드라인을 디스에이블시키기 위해 접지전압(VSS)을 선택적으로 워드라인에 인가하는 벌크에 승압전압(VPP)이 인가된 제1 피모스 트랜지스터(PM1) 및 벌크에 백바이어스 전압(VBB)이 인가된 제1 엔모스 트랜지스터(NM1)로 구성된 CMOS 와, 워드라인이 디스에이블되었을 때 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호(PIXB)에 의해 제어되어 워드라인에 접지전압(VSS)을 인가하기 위해 벌크에 백바이어스 전압(VBB)이 인가된 제2 엔모스 트랜지스터(NM2)를 포함하여 구성된다.
이와 같이 구성된 일반적인 서브 워드라인 드라이버의 동작을 설명하면 다음과 같다.
먼저, DRAM의 리프레시 동작은 외부로부터 리프레시 어드레스가 입력된 후, 로우 어드레스 스트로우브 신호(/RAS)를 하강시켰다가 다시 상승시키는 1 사이클로 실행된다. 이때, 로우 어드레스에 의해 선택된 한 워드라인에 연결된 모든 메모리 셀들이 센스앰프(미도시)에 의해 증폭되어 다시 쓰여진다.
이러한 동작은 모든 로우가 모드 선택될 때까지 반복 실행되면, 모든 DRAM 셀들을 모두 리프레시 하게 된다.
여기서, 로우 어드레스에 의해 여러개의 워드라인 중에서 상기 로우 어드레스에 해당하는 워드라인을 인에이블 시키기 위한 워드라인 드라이버가 사용된다.
즉, 로우 디코더의 출력신호가 로우 레벨이 되어 상기 워드라인 드라이버의 제1 피모스 트랜지스터(PM1)가 턴온되어 해당하는 워드라인에 프리디코딩 신호(PIX)를 인가하여 해당하는 워드라인을 인에이블시킨다.
한편, 선택되지 않은 워드라인은 로우 디코더의 출력신호가 하이 레벨이 되어 상기 워드라인 드라이버의 제1 엔모스 트랜지스터(NM1)가 턴온되어 워드라인을접지전압(VSS)으로 디스에이블시킨다. 이때, 상기 프리디코딩 신호(PIX)는 로우레벨이 되므로 그의 반전된 신호(PIXB)는 하이 레벨이 되어 상기 워드라인 드라이버의 제2 엔모스 트랜지스터(NM2)를 턴온시켜 워드라인이 플로우팅되는 것을 방지한다.
셀 트랜지스터의 누설 전류는 워드라인이 디스에이블 상태에 따라 달라지는데, 워드라인을 디스에이블시키기 위한 전압(VNN)이 네거티브 전압이 될수록 셀 누설 전류는 감소하게 된다.
그러나, 종래 기술의 워드라인 드라이버에서는 선택되지 않은 워드라인을 접지전압(VSS) 레벨로 디스에이블시킴으로써, 누설 전류가 상당히 많이 발생하는 문제점이 있었다.
이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 선택되지 않은 워드라인을 디스에이블시킬 때, 백바이어스 전압을 인가하여 셀 트랜지스터의 누설전류를 감소시킬 수 있는 워드라인 드라이버를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 워드라인 드라이버는,
로우 디코더의 출력에 의해 제어되어 워드라인이 선택되었을 때에는 프리디코딩 신호를 인가하고, 워드라인이 선택되지 않았을 때에는 네거티브 전압을 인가하기 위한 워드라인 구동수단과,
워드라인이 선택되지 않았을 때, 워드라인이 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호에 의해 제어되어 상기 워드라인에 네거티브 전압을 인가하는 플로우팅 방지 수단을 포함하여 구성된 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1 은 일반적인 워드라인 드라인버의 회로도.
도 2 는 본 발명에 따른 워드라인 드라이버의 회로도.
도 3 은 워드라인 디스에이블 전압(VNN)에 따른 누설 전류를 보인 그래프.
<도면의 주요부분에 대한 부호설명>
PM11 : 피모스 트랜지스터
NM11, NM12 : 엔모스 트랜지스터
도 2 는 본 발명에 따른 워드라인 드라이버의 회로도로써, 이에 도시된 바와 같이, 로우 디코더의 출력신호에 의해 제어되어 워드라인이 선택되었을 때에는 프리디코딩 신호(PIX)를 인가하고, 워드라인이 선택되지 않았을 때에는 백바이어스 전압(VBB)을 인가하기 위해 벌크에 승압전압(VPP)이 인가된 제1 피모스 트랜지스터(PM11) 및 벌크에 백바이어스 전압(VBB)이 인가된 제1 엔모스 트랜지스터(NM11)로 구성된 CMOS와, 선택되지 않은 워드라인이 플로우팅 되는 것을 방지하기 위해 상기 프리디코딩 신호의 반전된 신호(PIXB)가 게이트에 인가되어 제어되고, 벌크와 소오스에 백바이어스 전압(VBB)이 인가된 제2 엔모스 트랜지스터(NM12)를 포함하여 구성된다.
상기 CMOS는 워드라인이 인에이블 상태에서 워드라인이 승압전압(VPP) 레벨로 올라갈 때 드레인 접합부분에서 승압전압(VPP)에 백바이어스 전압(VBB)의 절대값만큼의 전압(|VBB|)이 더하여진 전압이 인가되어 발생하는 접합 항복현상(junction breakdown)을 방지하기 위해 poly2와 poly2 contact을 이용하여 N-접합으로 만들어 준다.
또한 상기 제1 피모스 트랜지스터(PM11) 및 제1, 제2 엔모스 트랜지스터(NM11, NM12)는 구동능력을 향상시키기 위해 문턱전압이 작은 트랜지스터로 구성한다.
이와 같이 구성된 본 발명에 따른 서브 워드라인 드라이버의 동작을 설명하면 다음과 같다.
리프레시 동작이 수행되어 로우 어드레스가 입력되면, 선택된 워드라인을 인에이블시키기 위해 로우 디코더에 의해 글로벌 워드라인이 로우 레벨이 되고 상기 워드라인 드라이버의 제1 피모스 트랜지스터(PM11)가 턴온되어 선택된 워드라인에 프리디코딩 전압(PIX)을 인가하여 해당하는 워드라인을 인에이블시킨다.
한편, 선택되지 않은 서브 워드라인은 로우 디코더에 의해 글로벌 워드라인이 하이 레벨이 되어 상기 워드라인 드라이버의 제1 엔모스 트랜지스터(NM11)가 턴온되어 워드라인을 백바이어스전압(VBB)으로 디스에이블시킨다. 이때, 상기 프리디코딩 신호(PIX)는 로우레벨이 되므로 그의 반전된 신호(PIXB)는 하이 레벨이 되어 상기 워드라인 드라이버의 제2 엔모스 트랜지스터(NM12)를 턴온시켜 워드라인이 플로우팅되는 것을 방지한다. 여기서, 상기 제2 엔모스 트랜지스터(NM12)의 소오스에는 백바이어스 전압(VBB)이 인가되어 있으므로 워드라인에 백바이어스 전압(VBB)을 인가하게 된다.
따라서, 셀 트랜지스터의 누설 전류는 워드라인이 디스에이블 상태에 따라 달라지는데, 워드라인을 디스에이블시키기 위한 전압(VNN)이 네거티브 전압이 될수록 셀 누설 전류는 감소하게 되므로, 도 3 에 도시된 바와 같이, 종래 기술의 워드라인 드라이버에 의해 워드라인을 디스에이블시켰을 때(A)보다 본 발명에 따른 워드라인 드라이버에 의해 워드라인을 디스에이블시키게 되면(B) 누설 전류를 상당히 줄일 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 워드라인 드라이버는 워드라인을 디스에이블시킬 때 접지전압이 아닌 네거티브 전압을 사용하기 때문에 셀 트랜지스터의 누설 전류을 감소시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (6)
- 복수의 메모리 셀에 접속된 워드라인에 접속되고, 로우 디코더의 출력에 의해 제어되어 상기 워드라인을 구동하기 위한 워드라인 구동수단; 및상기 워드라인 구동수단과 상기 워드라인 사이에 접속되며, 상기 워드라인이 선택되지 않았을 때, 상기 워드라인이 플로팅 되는 것을 방지하기 위하여 상기 워드라인에 네가티브 전압을 인가하는 플로팅 방지수단을 포함하는 것을 특징으로 하는 워드라인 드라이버.
- 제 1 항의 워드라인 드라이버에 있어서,상기 워드라인 구동수단은 게이트가 공통 연결되어 상기 로우디코더의 출력신호가 인가되고, 소오스에 프리디코딩 신호가 인가되고, 벌크에 고전압이 인가되는 피모스 트랜지스터 및 소오스에 네거티브 전압이 인가되고, 벌크에 네거티브 전압이 인가되는 엔모스 트랜지스터로 구성된 CMOS를 사용하는 것을 특징으로 하는 워드라인 드라이버.
- 제 1 항의 워드라인 드라이버에 있어서,상기 플로팅 방지수단은 게이트에 프리디코딩 신호의 반전된 신호가 인가되고, 드레인이 상기 워드라인에 접속되고, 소오스와 벌크에 네거티브 전압이 인가되는 엔모스 트랜지스터를 사용하는 것을 특징으로 하는 워드라인 드라이버.
- 상기 제 1 항의 워드라인 드라이버에 있어서,상기 네거티브 전압으로 백바이어스 전압을 사용하는 것을 특징으로 하는 워드라인 드라이버.
- 상기 제 2 항의 워드라인 드라이버에 있어서,상기 CMOS 의 드레인 접합은 POLY2와 POLY2 contact을 이용하여 N-접합으로 만드는 것을 특징으로 하는 워드라인 드라이버.
- 상기 제 2 항의 워드라인 드라이버에 있어서,상기 CMOS 의 트랜지스터들은 낮은 문턱전압을 갖는 것을 특징으로 하는 워드라인 드라이버.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066398A KR100341249B1 (ko) | 1999-12-30 | 1999-12-30 | 워드라인 드라이버 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066398A KR100341249B1 (ko) | 1999-12-30 | 1999-12-30 | 워드라인 드라이버 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059020A KR20010059020A (ko) | 2001-07-06 |
| KR100341249B1 true KR100341249B1 (ko) | 2002-06-22 |
Family
ID=19633536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066398A KR100341249B1 (ko) | 1999-12-30 | 1999-12-30 | 워드라인 드라이버 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100341249B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833587B1 (ko) * | 2001-12-22 | 2008-05-30 | 주식회사 하이닉스반도체 | 리프레시 특성 향상을 위한 반도체 메모리 장치 |
| KR100666173B1 (ko) | 2005-02-04 | 2007-01-09 | 삼성전자주식회사 | 네가티브로 제어되는 서브 워드라인 구조의 반도체 메모리장치 및 이의 구동방법 |
| US7548484B2 (en) | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
| KR100727441B1 (ko) * | 2005-09-29 | 2007-06-13 | 주식회사 하이닉스반도체 | 컬럼 디코더 |
| KR101597727B1 (ko) | 2013-09-30 | 2016-03-07 | 주식회사 솔루엠 | 2차측 전압보호 및 순간 도통 기능을 갖는 전원 제어 회로 및 전원 장치 |
-
1999
- 1999-12-30 KR KR1019990066398A patent/KR100341249B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010059020A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859403B2 (en) | Semiconductor memory device capable of overcoming refresh disturb | |
| US7012851B2 (en) | Nonvolatile ferroelectric memory device with split word lines | |
| KR100290436B1 (ko) | 강유전체메모리 | |
| KR100801059B1 (ko) | 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로 | |
| JP5224659B2 (ja) | 半導体記憶装置 | |
| US5663917A (en) | Semiconductor circuit having MOS circuit for use in strong electric field | |
| US5392234A (en) | Semiconductor memory device | |
| KR100520016B1 (ko) | 강유전체 반도체 메모리 | |
| US8169847B2 (en) | Semiconductor memory apparatus and refresh control method of the same | |
| US6344764B2 (en) | Semiconductor integrated circuit device | |
| US6198683B1 (en) | Memory device | |
| US7692978B2 (en) | Semiconductor device that uses a plurality of source voltages | |
| KR100341249B1 (ko) | 워드라인 드라이버 | |
| US5677889A (en) | Static type semiconductor device operable at a low voltage with small power consumption | |
| US7142446B2 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
| JP4284614B2 (ja) | 強誘電体メモリ装置 | |
| US5864507A (en) | Dual level wordline clamp for reduced memory cell current | |
| JP3805987B2 (ja) | 半導体記憶装置 | |
| US6975530B2 (en) | Memory device comprising hysteretic capacitance means | |
| JP3770565B2 (ja) | 半導体装置 | |
| KR100312978B1 (ko) | 세그먼트된폴디드비트라인구조를갖는디램 | |
| JPH0415558B2 (ko) | ||
| KR0170694B1 (ko) | 반도체 메모리 장치의 센스 증폭기 풀다운 구동회로 | |
| JPH10241357A (ja) | 半導体装置 | |
| KR20000020192A (ko) | 셀 어레이에 외부전원전압을 사용하는 메모리장치 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |