KR20050032827A - 주파수 검출기를 갖는 지연고정루프 - Google Patents

Abstract

본 발명은 지연고정루프(Delay Locked Loop)에 관한 것이다.

본 발명은 주파수검출기를 구비하며, 주파수검출기에서 검출된 주파수에 따라 지연고정루프의 각 구성요소가 최적의 상태에서 동작하도록 제어할 수 있는 지연고정루프를 개시한다.

Description

주파수 검출기를 갖는 지연고정루프{Delay Locked Loop Having Frequency Detector}

본 발명은 지연고정루프(Delay Locked Loop: DLL)에 관한 것으로, 더욱 상세하게는 주파수검출기를 갖는 지연고정루프에 관한 것이다.

지연고정루프(delay locked loop; DLL)는 아날로그 회로 설계 분야에 널리 사용되고 있다. 최근, 고성능 컴퓨터와 통신 시스템에서의 정확한 타이밍의 요구가 증대됨에 따라 DLL은 디지털 회로 설계 분야(예를 들면, 컴퓨터 마더보드, 고성능 멀티미디어 보드, 반도체 메모리 장치 등)에서도 사용된다. 특히, DDR DRAM과 같은 반도체 메모리 장치에서는 입력 기준 클럭 신호와 내부 클럭 신호의 위상을 일치시키기 위하여 DLL을 사용하고 있다.

도 1a는 일반적인 지연고정루프의 구성을 보여주는 도면이다.

도 1a를 참조하면, 지연고정루프는 외부클럭과 내부클럭의 위상차를 검출하여 검출된 위상신호를 출력하는 위상검출기(10)와; 상기 위상검출기(10)에서 검출된 위상차를 전압신호로 변환해주는 차지펌프(20)와; 상기 차지펌프(20)의 출력값에 따라 위상지연의 정도를 제어하는 지연부(30)를 구비한다.

상기와 같이 구성된 지연고정루프는 외부에서 입력되는 클럭(clock)에 대하여 적당한 위상지연(delay)을 줌으로써 원하는 위상의 출력신호를 얻는다.

그러나 DLL을 사용하고 있는 시스템(System) 및 장치(Device)에서 그 동작주파수가 올라감에 따라 DLL의 최대 동작주파수도 올라가게 되어 현재는 거의 1GHz에 달하는 동작주파수를 갖는다. 따라서, 지연고정루프는 과거에 동작하던 100MHz 근방의 동작주파수와 현재의 높은 동작주파수를 모두 지원해야 함에 따라, 단순한 구성을 통해서는 넓은 주파수 영역에서 원하는 모든 특성을 얻기가 힘들다는 문제점이 생긴다.

이를 상세히 설명하면 다음과 같다.

도 1b는 종래의 DLL을 설명하기 위한 다른 도면이다. 도 1b를 참조하면, 종래의 DLL은 지연부(delay chain, 30), 위상인터폴레이터(phase interpolator), 위상혼합기(Phase blender), 위상검출기(phase detector; 10)를 포함하여 구성된다. 위상검출기(10)에서 검출된 위상 비교결과를 이용하여 위상지연을 가감함으로써 원하는 위상지연을 얻는다.

그러나 넓은 동작주파수 영역을 다루는 경우나 좁은 동작 주파수 영역이라도 동작 전압이나 기타 환경에 제약이 있는 경우, 각각의 구성 요소들은 각 높은 주파수 영역과 낮은 동작 주파수 영역을 모두 만족시키는데는 어려움이 있다.

도 1c는 종래의 지연동기루프의 위상혼합기에서 발생할 수 있는 문제점을 설명하기 위한 도면으로, 도 1c는 높은 주파수와 낮은 주파수에서 각기 생길 수 있는 문제점을 위상혼합기(phase blender)를 예로 들어 보여주고 있다.

클럭주기(tcc)가 짧은 경우, 즉 높은 주파수에 맞추어 위상혼합(phase blending) 특성을 맞출 경우를 본다.

먼저, 주파수가 높고 캐패시터의 로딩이 적을 경우에는 (a)그래프와 같이 위상혼합기가 정상적인 동작을 하지만, 낮은 주파수에서는 (b)그래프에서와 같이, 평평한 영역(flat zone)이 나타날 수 있으며 이 경우 전력노이즈(power noise)에 대해 상당히 취약한 특성을 나타낸다.

낮은 주파수에 맞추어 위상혼합(phase blending) 특성을 맞출 경우를 본다.

위상혼합기를 낮은 주파수에 최적화하면 주파수가 낮은 경우에는 (d)그래프에서와 같이 정상적인 동작을 하지만, 높은 주파수에서는 (c)그래프에서와 같이 빠른 주기에 의하여 출력 신호의 스로우프(slope)가 눕게 되어 정상적인 동작을 하기 힘들다.

즉, 높은 주파수 영역을 중심으로 구성할 경우 낮은 주파수 영역에서 동작이 힘들거나 나쁜 특성을 갖게 되고, 낮은 주파수 영역을 위주로 구성을 할 경우 높은 주파수에서 동작이 힘들거나 나쁜 특성을 갖게 된다는 문제점이 있는 것이다.

이러한 문제점을 해결하기 위하여, 지연고정루프회로가 주파수검출회로를 갖도록 하고 이에 따라 위상지연제어신호를 변화시키는 방법이 이미 발명되어 출원된 바 있으며, 이는 미국특허 제 6,326,826호에 잘 개시되어 있다.

이와 같은 종래의 주파수검출회로를 갖는 회로를 갖는 지연고정루프는 지연고정루프의 동작주파수를 검출하고, 이를 이용하여 위상지연을 위한 제어신호를 변화시키는 것을 목적으로 한다.

도 2는 종래의 주파수검출회로를 갖는 지연고정루프의 개략적인 구성도이다. 도 2를 참조하면, 주파수검출회로(60)에서 지연동기루프의 동작주파수를 검출하고 이를 차지펌프(20)에 출력함으로써 차지펌프(20)를 통하여 출력되는 제어신호를 검출된 주파수에 따라 변화시키는 것을 그 특징으로 한다.

그러나 종래의 주파수검출회로를 갖는 지연고정루프는 위상지연을 위한 제어신호를 발생시킬 때 상기 검출된 주파수를 반영함으로써 동작주파수의 변화에 따라 변화되는 제어신호를 발생시키지만, 검출된 주파수를 이용하여 지연고정루프의 각 구성요소들이 검출된 주파수에 따라 최적화되어 동작하도록 제어하는 기능은 갖지 못한다는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 주파수검출기에서 검출된 주파수에 따라 지연고정루프의 각 구성요소가 최적의 상태에서 동작하도록 제어할 수 있는 지연고정루프를 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 구성은 외부클럭을 수신하여 내부클럭을 발생하는 반도체메모리장치의 지연고정루프에 있어서, 상기 외부클럭과 궤환된 상기 지연고정루프의 출력클럭의 위상차를 비교하고 그 결과를 검출신호로 출력하는 위상검출기와; 상기 위상검출기의 검출신호에 대응하는 만큼의 지연시간만큼 상기 외부클럭을 지연시켜 출력하는 지연부와; 상기 지연고정루프가 동작하는 주파수를 검출하고, 상기 위상검출기와 상기 지연부와 같은 상기 지연고정루프의 각 구성요소들이 상기의 검출된 주파수에서 최적상태로 동작하도록 제어하는 주파수검출부;를 구비하는 것을 특징으로 한다.

바람직한 실시예에 있어서, 상기 주파수검출부는: 상기 고정지연루프의 동작주파수를 검출하는 주파수측정부와; 상기 주파수측정부에서 측정된 주파수에 따라 상기 고정지연루프의 각 구성요소를 최적화하는 제어부;를 구비한다.

상기의 목적을 달성하기 위한 본 발명은 반도체메모리장치의 지연고정루프를 이용하여 상기 반도체메모리장치의 외부클럭과 내부클럭의 위상을 동기(phase locking)시키는 방법에 있어서, 상기 지연고정루프가 동작하는 주파수를 검출하는 단계; 상기 검출단계에서 검출된 주파수에 따라 상기 지연고정루프가 최적상태에서 동작하도록 지연고정루프의 각 구성요소를 제어하는 단계;를 포함하여 구현할 수 있다.

(실시예)

이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 3a는 본 발명의 실시예에 따른 주파수검출기를 갖는 지연고정루프의 개략적인 구성을 보여주는 도면이다.

도 3a를 참조하면, 본 발명의 실시예에 따른 주파수검출기를 갖는 지연고정루프는 위상검출기(10)와, 차지펌프(20)와, 지연부(30) 그리고 주파수검출기(70)로 구성된다.

상기 위상검출기(10)는 외부클럭과 궤환된 상기 지연고정루프의 출력클럭의 위상차를 비교하고 그 결과를 검출신호로 출력한다.

상기 차지펌프(20)는 상기 위상검출기(10)의 출력신호를 캐패시터를 이용하여 전압신호로 변환한다.

상기 지연부(30)는 상기 차지펌프(20)의 출력전압신호에 대응하는 만큼의 지연시간만큼 상기 외부클럭을 지연시켜 출력한다.

상기 주파수검출기(70)는 지연고정루프의 동작주파수인 입력외부클럭(Ext. Clk.)의 주파수를 검출하여 검출된 주파수에 따라 지연고정루프의 구성요소들인 위상검출기(10), 차지펌프(20) 및 지연부(30)를 최적의 상태에서 동작할 수 있도록 제어한다.

도 3b는 본 발명의 실시예에 따른 주파수검출기를 갖는 지연고정루프을 설명하기 위한 다른 도면이다. 도 3b에서는 위상인터폴레이터(40)와 위상혼합기(50)를 갖는 지연동기루프에 주파수검출기(70)가 추가된 것을 보여주고 있으며, 이를 통해 각각의 주파수 영역에 대하여 각각의 구성요소들을 최적화한다.

주파수검출기(70)를 통해 검출된 주파수에 따라 상기 위상혼합기(50)가 최적상태에서 동작할 수 있도록 제어하는 경우를 예로 들어 설명한다. 상기 주파수검출기(70)에 의해 지연고정루프의 동작주파수가 검출되면, 검출된 동작주파수에 따라 도 1c에서의 캐패시터(C)의 로딩을 제어한다.

위상혼합기(50)의 특성을 높은 주파수에 최적화한 상태에서, 지연고정루프가 낮은 주파수에서 동작할 경우에는 캐패시터(C)의 로딩을 작게 하고, 위상혼합기(50)의 특성을 낮은 주파수에 최적화한 상태에서, 지연고정루프가 높은 주파수에서 동작할 경우에는 캐패시터(C)의 로딩을 크게 하여 위상혼합기(50)가 최적의 상태에서 동작하도록 한다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

특히, 본 발명의 상세한 설명에서는 설명되지 않았지만, 본 발명에 따른 주파수검출기를 갖는 지연동기루프는 듀얼루프(dual loop) DLL에도 역시 그 적용이 가능하다.

상술한 바와 같이 본 발명에 의하면, 주파수검출기를 이용하여 지연고정루프의 동작주파수를 검출하고 검출된 주파수에 따라 지연고정루프의 각 구성요소가 최적의 상태에서 동작할 수 있도록 제어함으로써 지연고정루프의 성능을 향상시키는 효과가 있다.

도 1a는 일반적인 지연고정루프의 구성을 보여주는 도면,

도 1b는 종래의 DLL을 설명하기 위한 다른 도면,

도 1c는 종래의 지연동기루프의 위상혼합기에서 발생할 수 있는 문제점을 설명하기 위한 도면,

도 2는 종래의 주파수검출기를 갖는 지연고정루프의 개략적인 구성도,

도 3a는 본 발명의 실시예에 따른 주파수검출기를 갖는 지연고정루프의 개략적인 구성을 보여주는 도면,

도 3b는 본 발명의 실시예에 따른 주파수검출기를 갖는 지연고정루프을 설명하기 위한 다른 도면이다.

본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.

*도면의 주요부분에 대한 부호의 설명*

10 : 위상검출기 20 : 차지펌프

30 : 지연부 40 : 위상인터폴레이터

50 : 위상혼합기 60, 70 : 주파수검출기

Claims (3)

1. 외부클럭을 수신하여 내부클럭을 발생하는 반도체메모리장치의 지연고정루프에 있어서,

   상기 외부클럭과 궤환된 상기 지연고정루프의 출력클럭의 위상차를 비교하고 그 결과를 검출신호로 출력하는 위상검출기와;

   상기 위상검출기의 검출신호에 대응하는 만큼의 지연시간만큼 상기 외부클럭을 지연시켜 출력하는 지연부와;

   상기 지연고정루프가 동작하는 주파수를 검출하고, 상기 위상검출기와 상기 지연부와 같은 상기 지연고정루프의 각 구성요소들이 상기의 검출된 주파수에서 최적상태로 동작하도록 제어하는 주파수검출부;를 구비하는 것을 특징으로 하는 지연고정루프.
2. 제 1항에 있어서,

   상기 주파수검출부는:

   상기 고정지연루프의 동작주파수를 검출하는 주파수측정부와;

   상기 주파수측정부에서 측정된 주파수에 따라 상기 고정지연루프의 각 구성요소를 최적화하는 제어부;를 구비하는 것을 특징으로 하는 지연고정루프.
3. 반도체메모리장치의 지연고정루프를 이용하여 상기 반도체메모리장치의 외부클럭과 내부클럭의 위상을 동기(phase locking)시키는 방법에 있어서,

   상기 지연고정루프가 동작하는 주파수를 검출하는 단계;

   상기 검출단계에서 검출된 주파수에 따라 상기 지연고정루프가 최적상태에서 동작하도록 지연고정루프의 각 구성요소를 제어하는 단계;를 포함하는 것을 특징으로 하는 지연고정루프의 위상동기방법.