KR20050030904A - SoC 개발을 위한 통합 디지털 시스템 개발 장치 - Google Patents

Abstract

본 발명은 SoC(System On a Chip)의 핵심 부품인 프로그래머블 디바이스 중 에프피지에이 칩 (FPGA Chip) (300)과 마이크로프로세서 칩 (Microprocessor Chip) (400, 410) 을 하나의 장치에 구성, 디지털 시스템 개발을 위한 통합된 개발환경을 구성하고, 시스템에 내장된 프로그램머블 디바이스(FPGA 와 Microprocessor Chip)의 하드웨어적인 동작과 소프트웨어적인 동작을 시스템 개발 장치 (도.1) 를 통하여 검증하고, 프로그래머블 디바이스의 동작을 개인용 컴퓨터에서 제어할 수 있도록 지원하는 장치에 관한 것이다.

본 발명의 시스템 개발 장치는 논리회로 수준으로 구현된 디지털 회로의 논리적인 동작을 수행하는 하드웨어 디자인 블록 (300), 프로그램 언어로 기술된 알고리즘 수준의 프로그램 동작을 수행하는 소프트웨어 디자인 블록 (400), 사용자의 디자인 정보를 프로그래머블 디바이스에 프로그램 시키는 디자인 다운로드 제어블록 (200), 사용자의 디자인 정보를 입력 받는 다운로드블록 (100), 프로그래머블 디바이스의 신호 입력을 위한 입력 블록 (700), 프로그래머블 디바이스의 출력 정보를 표시하는 출력 블록 (800), 개인용 컴퓨터와의 인터페이스를 수행하는 데이터 인터페이스 블록 (600), 내부의 시그널 정보의 외부 출력이나 외부의 제어 신호의 내부 전달을 담당하는 외부 통신 블록 (500), 각 전자 부품의 다양한 전원을 공급하는 전원 공급 블록 (970), 각 전자 부품의 동작을 제어하는 클록 신호 생성 블록 (960)으로 구성되어 있다.

본 발명에서는 논리회로로 설계된 하드웨어 디자인과 프로그램언어로 기술한 소프트웨어 디자인(80)을 디자인다운로드 제어블록(200)을 통하여 프로그래머블 디바이스(300, 400)에 프로그램 시키고, 프로그램된 시스템 장치의 전기/전자적인 동작 변화를 확인하며, 프로그래머블 디바이스의 입출력 신호를 별도의 계측 장비 없이 실시간 개인용 컴퓨터로 전달하여 프로그래머블 디바이스의 입출력(700, 800) 동작을 확인하고, 사용자의 조작에 따른 신호를 시스템의 전달하여 동작의 변화를 관찰, 검증 할 수 있어 시스템에 내장된 하드웨어적인 디자인과 소프트웨어적인 디자인의 동작을 개인용 컴퓨터에서 검증 할 수 있도록 한다.

Description

SoC 개발을 위한 통합 디지털 시스템 개발 장치{Development of Integrated Design System for SOC}

우리가 주변에서 접하는 대부분의 전자기기의 내부를 보면 다양한 칩들로 구성되어진다. 프로세서, 메모리, 그래픽 카드 등등 반도체 기술의 발달에 따라 엄청난 수의 트랜지스터가 하나의 칩에 집적되고, 이런 집적회로를 사용하여 개발된 전자기기나 부품들이 하나의 칩으로 통합되어 가는 추세이다. 이를 실현시킨 기술이 바로 '시스템을 한 개의 칩에 올려놓는다‘ 는 시스템-온-칩(SoC: System On a Chip) 이란 기술이다

SoC 기술은 설계하고자하는 제품의 하드웨어적인 부분과 소프트웨어 부분을 동시에 다루어져야하며, 하드웨어적인 부분 즉, 칩 설계가 진행됨에 따라 소프트웨어도 칩 내부에 내장될 수 있도록 하는 Embedded software 설계 방법을 적용하여야하기 때문에 종래의 설계 방식에 비하여 고려해야 될 사항이 많아졌다

본 발명은 SoC 기술을 이용한 제품개발에 있어 기본이 되는 마이크로프로세서 장치(Microprocessor)와 프로그래머블 로직 디바이스(Programmable Logic Device)를 이용한 제품의 개발을 쉽게 할 수 있도록 하드웨어적인 디자인과 소프트웨어적인 디자인이 혼용된 하드웨어 장치 구현과 장치에 구현된 SoC 의 동작 실험 및 소프트웨어와 하드웨어적인 검증 방법을 제공한다.

마이크로프로세서(Microprocessor)는 컴퓨터, 텔레비전, 세탁기, 엘리베이터 등 일상생활에 폭넓게 사용된다. 마이크로프로세서는 제어를 목적으로 하는 MCU(Micro Controller Unit)과 컴퓨터와 같이 연산을 목적으로 하는 MPU(Micro Processing Unit), 그리고 제어와 연산기능을 지원하는 DSP(Digital Signal Processor)로 나누어진다.

현재 대표적인 마이크로프로세서는 인텔의 80xx 계열과 펜티엄, 모트롤라의 680xx 계열, 모드롤라와 IBM 사가 공동 개발한 파워 PC 계열, SUN 사의 Sparc 계열 등이 있다.

마이크로프로세서는 내부에 표준화된 동작 회로와 메모리 등이 내장된 전자 부품으로 프로그램 언어를 이용하여 원하는 동작을 기술하고, 이를 프로그램 패턴으로 만들어 고유의 다운로드 알고리즘(ISP : In System Programming)에 따라 마이크로프로세서 내부 메모리에 저장한 후 구동시킨다.

프로그래머블 로직 디바이스(Programmable Logic Device), 여기서는 FPGA(Field Programmable Gate Array)를 말하는데, FPGA Chip은 초기에는 ASIC(Application Specific Integrated Circuit) Chip을 만들기 위한 원형(Protype) 정도로 사용되었으나 최근에는 하드웨어 구현의 편리성, 처리 속도의 향상, 디자인 용량의 확대, 저렴한 개발비용 등으로 자동차, 통신기기 등의 첨단 신기술 제품 위주로 사용이 증가하는 추세이다. FPGA는 Xilinx, Altera, Lattice, QuickLogic 사의 제품들이 다양하게 제공되나 Xilinx와 Altera 사 제품이 시장을 양분하고 있다. FPGA 칩은 내부에 NAND나 NOR 등의 논리 게이트가 여러 개 배열되어있는 구조로 셀과 블록이라는 로직 모듈과 접속을 위한 배선 영역을 가진다. 이것은 설계의 자유도는 높지만 셀과 블록사이에 발생하는 있는 시간적인 오차로 인한 검증을 필요로 한다. FPGA 칩은 마이크로프로세서와 달리 내부에 어떠한 실행 가능한 회로를 가지고 있지 않기에 사용자가 설계한 디지털 논리 회로 디자인에 의해만 동작한다.

FPGA는 논리회로도나 하드웨어 기술언어 등으로 디지털 회로의 동작을 기술하고, 이를 전용 변환 프로그램을 통해 하드웨어 패턴으로 만들어 외부 메모리에 저장시키거나 또는 직접 고유의 다운로드 알고리즘(Byte Blaster)을 이용 FPGA 칩을 프로그램 시킴으로 디지털 시스템 개발 장치를 구동시킨다.

논리회로도 또는 하드웨어 기술언어로 기술한 하드웨어 디자인의 패턴 정보와 프로그램언어로 기술된 소프트웨어 디자인의 패턴 정보를 롬(ROM) 라이터(Writer)와 같은 별도의 장치 없이, 개인용 컴퓨터의 출력 포트를 이용하여 전송하고, 1개 이상의 프로그래머블 로직 디바이스와 1개 이상의 마이크로프로세서가 장착된 시스템 장치의 단 하나의 포트로 입력 받아 프로그래머블 로직 디바이스와 마이크로프로세서를 프로그램 시킬 수 있으며, 프로그래머블 로직 디바이스와 마이크로프로세서를 동작시켜 각종 입/출력 부품들과의 유기적인 동작을 신속하게 확인할 수 도록 한다

프로그램된 시스템 보드의 프로그래머블 로직 디바이스의 내부 신호 및 마이크로프로세서의 입/출력 신호를 별도의 계측 장비 없이 실시간으로 추출하여 병렬포트 또는 마이크로프로세서를 이용하여 시리얼 포트를 통하여 외부로 제공함으로써 사용자가 프로그래머블 로직 디바이스와 마이크로프로세서가 포함된 하드웨어의 상태와 동작을 개인용 컴퓨터 등에서 쉽게 분석할 수 있도록 한다.

또한 사용자가 원하는 동작을 개인용 컴퓨터에서 직접 입력 신호를 발생시켜 프로그래머블 로직 디바이스와 마이크로프로세서에 전달 그 결과를 확인 할 수 있도록 한다.

본 발명 장치는 SoC 개발을 위한 디지털 시스템 개발 과정의 하드웨어 설계, 소프트웨어 설계, 프로그래머블 로직 디바이스에 대한 하드웨어 디자인 다운로드, 마이크로프로세서에 대한 소프트웨어 디자인의 프로그래밍, 구현한 디지털 시스템의 동작 확인 및 장치 제어 신호 생성까지의 일련의 작업 과정에 개인용 컴퓨터와 시스템 개발 장치를 단 하나의 병렬 케이블로만 연결하여 주어진 동작을 수행한다.

본 발명 장치의 디자인 다운로드 제어 블록(200)에서 하드웨어 다자인 패턴을 프로그래머블 로직 디바이스에 다운로드하는 방법은 바이트 블라스터(Byte Blaster) 방식과 인 시스템 프로그래밍(ISP In System Programming) 방식으로 나눈다. 모두 개인용 컴퓨터에서 생성된 프로그램용 패턴 자료를 병렬 포트를 이용하여 전달받아 해당 프로그래머블 로직 디바이스에 프로그램 시킨다.

바이트 블러스터 모드는 특별한 병렬 포트(222) 핀들을 이용하여 직접 프로그래머블 로직 디바이스(330)를 프로그램하는 PPS(Passive Parallel Synchronous) 모드와 내장 롬(ROM)에서 하드웨어 디자인 패턴을 받는 저장하는 PS(Passive Serial) 모드가 있다.

인 시스템 프로그래밍(ISP) 방식은 병렬 포트를 이용하여 마이크로프로세서 내부의 플래시 메모리에 해당 프로그램 패턴을 저장하는 방식이다.

프로그래머블 로직 디바이스를 프로그램하는 바이트 블러스터의 동작 모드에는 두 가지가 있는데 PPS(Passive Parallel Synchronous) 모드는 Xilinx 사의 전용 Design Software 인 ISE 6 Web Package(20)을 사용하여 하드웨어 디자인 패턴(80)을 직접 FPGA 칩(300)에 프로그램하는 방법으로 사용자의 하드웨어 디자인60()을 가장 빨리 구현할 수 있는 방법이다. 또 다른 모드인 PS(Passive Serial) 모드는 Xilinx 사의 전용 Design Software 인 ISE 6 Web Package을 사용하여 하드웨어 디자인 패턴을 EPROM에 저장 한 후 저장된 하드웨어 패턴을 프로그래머블 로직 디바이스(FPGA) 전달하여 프로그램하는 방법이다. PPS 방식은 휴발성인 프로그래머블 로직 디바이스(FPGA)의 특성상 전원이 제거되면 모든 정보를 잃어, 전원이 공급된 후 디자인을 다시 프로그램해야하는 불편함이 있는데 본 발명에서는 EPROM 저장 기능 수행 후 바로 프로그래머블 로직 디바이스(FPGA)에 프로그램하는 방법을 적용하여 전원을 껐다가 켜도 기존의 디자인 패턴을 다시 다운로드해야하는 불편함을 제거하였다. ISE 6 Web Pack은 Xilinx 사에서 무상으로 제공되는 디자인 소프트웨어이며, 프로그래머블 로직 디바이스(FPGA)를 ALTERA 사 등의 제품으로 변경하는 경우는 해당 디바이스 제작사에서 무상으로 제공하는 디자인 소프트웨어인 Max+Plus II (20)를 사용하여야 한다.

마이크로프로세서(400)를 프로그램하는 ISP 방식은 전원을 껐다(Off)가 켜(On)도 플래쉬 메모리(410)에 프로그램 패턴(80)이 저장되어 있기에 다시 다운로드 해야 하는 불편함이 없다.

디자인 다운로드 제어 블록(200)은 프로그래머블 로직 디바이스(300)와 마이크로프로세서(400)에 설계한 하드웨어, 소프트웨어 패턴(80)이 해당 디바이스로 프로그램 되면 개인용 컴퓨터와 통신할 수 있는 모드로 변경한다. 이러한 기능을 수행하는 다운로드 제어 블록 회로는 CPLD(Complex Programmable Logic Device) (231)로 설계하여 본 장치에 내장되었으며 별도의 스위치 설정에 따라 동작한다.

개인용 컴퓨터에서 사용하는 병렬 포트(150)는 주로 프린터용으로 사용되며 총 25 핀으로 구성되어있다.

각각의 핀은 데이터(Data), 컨트롤(Control), 상태(Status) 포트로 구성된다. 데이터 포트(153)는 8 개의 출력핀으로, 컨트롤(151)은 4 개의 출력핀으로, 상태 포트(152)는 5 개의 입력 핀으로 구성된다. 그리고 나머지 핀들은 모두 접지선(Ground, GND) 으로 사용된다. 이들을 개인용 컴퓨터에서 제어할 때는 각 핀에 할당된 주소를 이용하며, 병렬 포트의 정보는 개인용 컴퓨터의 특정 메모리 주소에서 시작하여 연속적으로 이루어진다. 예를 들어 LPT1의 기본 주소가 0x378 이라면 데이터 포트의 주소는 0x378, 상태 포트의 주소는 0x379, 제어 포트의 주소는 0x37a가 된다. 본 장치를 제어하는 응용 프로그램들에서는 일반적으로 사용되는 메모리 주소를 사용 한다

다운로드 블록(100)은 25핀 병렬 포트(150)를 말하며 개인용 컴퓨터와의 디자인 정보 및 검증/제어 신호를 전달하는 통로로 사용된다. 디자인 다운로드 상태가 아닌 경우는 개인용 컴퓨터와 인터페이스 채널로 사용되면 각 핀의 상태를 나타내는 출력 부품과(700)와 외부 확장을 위한 확장 포트를 갖고 있다.

외부 통신 블록(500)은 시리얼 통신용 9핀 포트를 말하며 개인용 컴퓨터 또는 다른 전자 기기와의 통신을 위하여 MAX232CPE 소자와 RS232C 포트를 장착하였다.

전원 공급 블록(970)은 다양한 전자 부품의 사용에 따라 2.5V ~ 5.0V 까지의 다양한 전원을 공급할 수 있도록 구성하였다.

입력블록(700)은 Push Switch, Key Pad, PS2 등의 전자 부품과 프로그래머블 디바이스에 신호를 직접 전달할 수 있는 확장 포트로 구성되어 개발 장치의 신호 입력을 처리한다.

출력 블록(800)은 FND, LED, LCD, VGA 등의 출력 부품들과 프로그래머믈 디바이스의 출력 신호을 직접 받아 동작할 수 있는 확장 포트로 구성되어 전기/전자적인 출력 신호를 처리한다.

하드웨어 디자인 블록(300)은 프로그래밍 로직 디바이스인 에프 피 쥐 에이 칩(FPGA Chip)을 말하며 논리회로도나 하드웨어기술언어(VHDL)로 설계한 디지털 시스템 디자인(40) 정보를 프로그래머블 디바이스에 프로그램 할 수 있도록 전용 번역기(Compiler)(60)로 번역하여 이진 비트 파일 형태의 하드웨어 패턴(80)을 만들고 이를 입력 받아 처리한다. 본 장치에서는 Xilinx XC2S100-PQ208AMS을 사용하며 총 208핀 중 최대 176 핀의 입출력 신호를 처리할 수 있다.

소프트웨어 디자인 블록에서는 어셈블러언어나 C 언어를 이용하여 마이크로프로세서의 동작을 프로그램하고, IAR Embedded Workbench(60) 나 기타 8051 호환 컴파일러(60)를 이용하여 사용자의 프로그램을 컴파일하고 핵사파일 형태의 소프트웨어 패턴(80)으로 변환시켜 아 에스 피(In System Program) 방식으로 다운로드하여 동작시킨다. 소프트웨어 디자인 블록(400)에서는 ATMEL 사의 AT89S51를 사용하며 총 40핀 중 최대 32 핀까지 입출력 신호를 처리할 수 있다. AT89S51에는 4K Bytes의 플래시 메모리가 있어 다운로드한 소프트웨어 패턴을 저장하고 순차적으로 처리하며, 처리도중에 임시 값들은 128*8Bit Internal RAM을 이용한다.

인터페이스 블록(600)은 개인용 컴퓨터와 개발 장치의 입/출력 블록(700, 800) 또는 프로그래머블 로직 디바이스(300)사이에서 발생되는 신호들의 전달, 제어를 담당한다.

시그널(신호) 전달선(910, 915)은 프로그래머블 디바이스(300, 400)에서 나온 신호들을 다양한 형태의 입/출력 장치(700, 800)와 연결하여 처리할 수 있으며, 각 시그널에는 확장 핀을 삽입 할 수 있는 별도의 확장 포트를 제공하여 다른 장치나 부품들에 연결하여 사용할 수 있도록 하였다.

프로그래머블 로직(300, 400) 디바이스의 내부 신호의 검출 및 제어를 위하여 도.4의 시그널 제어 논리 블록(250)을 사용자의 하드웨어 디자인(20)에 삽입하여야한다. 디자인에 삽입되는 시그널 제어블록(250)은 사용자가 설계한 하드웨어 디자인의 모든 입출력 포트에 대하여 연결선을 가지며, 각 연결선은 엔코딩(Encoding) 회로와 연결되어 시그널 구분 값 즉, 시그널 아이디(ID) 코드를 생성한다. 시그널 제어블록의 핀 할당은 시그널 구분 키 값의 크기에 따라 정하는데, 입출력 핀의 개수에 비례하여 설정된다. 예를 들어 입출력 핀이 200개 사용되었다면, 200은 2의 8승인 256 보다 작고 2의 7승인 128보다 크므로 구분키의 크기는 8 핀이 된다. 여기에 시그널 값을 처리할 1 핀을 추가 총 9핀으로 구성되면 최대 256개의 입출력 신호를 검출하고 제어할 수 있다.

내부에서 검출된 시그널 값들은 클럭/카운터의 신호에 따라 0번부터 설정된 최대 핀 번호까지 순차적으로 추출하여 외부로 출력하며, 이를 개인용 컴퓨터에서 받아 처리하거나, 마이크로프로세서(400)에 입력 자료로 사용하거나, 본 시스템 개발 장치의 출력블록에 연결하여 시그널 값을 확인할 수 있다.

외부에서 생성된 신호의 내부 적용은 내부 신호의 외부 출력 보다 우선되면 발생 즉시 프로그래머블 로직 디바이스(300)의 해당 회로의 논리 블록(255)의 연결선에 전달하여 그 결과를 확인 할 수 있도록 한다. 외부에서 신호가 발생되면 시그널 제어 회로(265)의 카운터(266)를 리셋(Reset)하고 0부터 다시 동작하도록 한다.

논리회로도, 하드웨어기술언어, 고급 프로그램 언어로 설계된 SoC 디자인 자료를 컴파일하여 생성된 프로그램 패턴 자료를 입력 받아, 1개 이상의 프로그래머블 로직 디바이스와 1개 이상의 마이크로프로세서를 프로그램 시키고 (디자인다운로드), 프로그램된 프로그래머블 로직 디바이스와 마이크로프로세서의 외부 입/출력 부품들과의 동작을 확인할 수 있는 시스템을 구성하여 설계한 하드웨어 디자인의 동작을 검증한다.

프로그래머블 로직 디바이스(300)와 마이크로프로세서(400)의 입출력 동작 신호를 개인용 컴퓨터에 전달하여 그림 등의 방법으로 표시하여 하드웨어의 동작과 현재 상태를 개인용 컴퓨터에서 파악할 수 있게 하고 (계측기능), 개인용 컴퓨터에서 사용자 신호를 발생시켜 시스템 보드에 전달 프로그램머블 로직 디바이스에 부가적인 동작을 지시 그 기능을 점검할 수 있도록 한다 (제어기능).

프로그래머블 로직 디바이스를 포함한 시스템 보드와 개인용 컴퓨터에 구성한 신호 검출, 제어장치를 직/병렬포트를 이용하여 인터페이스 시켜 소프트웨어와 하드웨어가 일체가 되도록 통합 시스템을 구성한다.(에뮬레이션기능)

도.1 은 본 통합 디지털 시스템 개발 장치의 구조를 개략적으로 도시한 도면

도.2 은 디자인 다운로드 제어 블록(200)의 알고리즘을 개략적으로 도시하는 순서도

도.3 은 디자인 다운로드 제어 블록(200)의 자료 처리 흐름을 개략적으로 도시한 도면

도.4 은 하드웨어 디자인 블록(20)에 첨가되는 디지털 시그널 제어 회로의 개략도

도.5 은 개인용 컴퓨터와의 본 장치와의 인터페이스를 제공하는 병렬포트(100)의 핀 할당도

도.6 은 하드웨어 디자인(80)을 위한 디자인 패턴 다운로드블록(100)의 병렬 포트의 핀 할당도

도.7 은 디자인 다운로드 제어 블록(200)내 프로그래머블 로직 소자의 회로 연결도(230)

도.8 은 디자인 다운로드 제어 블록(200)의 프로그래머블 로직 소자의 논리 회로도(240)

도.9 은 시그널 제어 회로에서 동작하는 사용자 지정 다기능 카운터의 단위 블록 논리 회로도(266)

도면의 주요부분에 대한 부호의 설명

1. 하드웨어 디자인 블록 (300) 2. 소프트웨어 디자인 블록 (400)

3. 인터페이스 블록 (600) 4. 디자인 다운로드 제어 블록 (200)

5. 다운로드 블록 (100) 6. 외부 통신 블록 (500)

7. EPROM (310) 8. Flash Memory (410)

9. 입력블록 (700) 10. 출력블록 (800)

11. 내부 데이터 버스 (900) 12. 외부 인터페이스 버스 (910, 915)

13. 컴파일된 디자인 데이터 (80) 14. 디자인 컴파일러 (60)

15. 디자인 네트리스트 (40) 16. 디자인 프로그램 (20)

Claims (8)

1. 사용자가 설계한 디지털 하드웨어 디자인(80)을 프로그래머블 로직 디바이스(300)에 전달하여 프로그램 시키는 논리 회로, 고급언어로 설계된 소프트웨어 디자인을 마이크로프로세서(400)에 프로그램하기 위하여 제공받는 논리 회로, 이렇게 제공된 소프트웨어/하드웨어 프로그램용 패턴 파일(80)을 하나의 병렬포트(100)를 통하여 선택적으로 해당 장치에 프로그램 시키는 방식과 이 방법으로 프로그램된 프로그래머블 로직 디바이스(300)와 마이크로프로세서(400)의 전기/전자적인 기능을 검증할 수 있게 지원하는 입출력 전자 부품들(700, 800)의 연결과 추가적인 신호 전달을 위한 확장 포트, 개인용 컴퓨터 등 외부 장치와 인터페이스를 위한 병렬 통신용 모듈(100), 직렬 통신 모듈(500), 출력 부품을 선택하는 신호선과 출력 내용만을 전달하는 신호선으로 해당 전자 소자를 구동시키는 스캔 방식을 지원하는 FND(7-Segment) 모듈, 4*4 스위치로 구성된 Key Pad 모듈, LCD 모듈을 포함하는 것을 특징으로 하는 디지털 시스템 설계 검증 및 개발 장치
2. 제 1 항에서, 프로그래머블 로직 디바이스(300)와 마이크로프로세서(400)를 프로그램하기 위하여 입력된 프로그램 패턴 파일을 선택적으로 처리하는 제어회로(230)를 논리적으로 설계(240)하여 프로그래머블 로직 디바이스에 구현하여 이를 이용하여 하나의 병렬포트(100)를 이용하여 프로그램하도록 구성되어지는 것을 특징으로 하는 SoC 개발 및 디지털 시스템 설계 검증 및 개발 장치
3. 제 1 항에서, 필드 프로그래머블 로직 디바이스(FPGA Chip)과 마이크로프로세서(Microprocess Chip)을 하나의 병렬 포트를 이용하여 프로그램 할 수 있도록 처리하는 논리 회로 구성 방법 (230, 240)
4. 제 1 항에서, 프로그래머블 로직 디바이스(300)와 마이크로프로세서(400)의 입출력 시그널을 상호간에 연결하거나 1개 이상의 전자부품과 연결시킬 수 있게 별도의 연결 핀을 이용할 수 있는 확장 핀 삽입이 가능한 포트를 제공하도록 구성되어지는 것을 특징으로 하는 디지털 시스템 설계 검증 및 개발 장치
5. 제 1 항에서 사용자가 설계한 하드웨어 디자인의 시그널 제어 회로를 삽입하여 내부 입출력 신호를 시그널 구분키와 시그널 값으로 구분하여 엔코딩(269)하는 방법
6. 제 1 항에서 프로그래머블 로직 디바이스(300)에 설계된 시그널 제어 회로(269)에서 엔코딩된 신호를 클럭과 카운터의 동작(266)을 이용하여 실시간 외부로 출력하는 하도록 구성되어지는 것을 특징으로 하는 디지털 시스템 설계 검증 및 개발 장치
7. 제 1 항에서 외부에서 프로그래머블 로직 디바이스(300)로 입력된 외부 회로의 제어 신호를 시그널 제어회로(269)에 내부 회로에 우선순위를 부여 적용하고 회로를 재설정하는 방법(250)으로 구성되어지는 것을 특징으로 하는 디지털 시스템 설계 검증 및 개발 장치
8. 제 1 항에서 개발 장치 내부의 신호들을 시그널 제어 모듈(250)을 통하여 추출하여 제 5항에서 기술한 확장 포트를 이용하여 병렬포트(100)로 직접 통신하는 방법과 마이크로프로세서(400)를 이용하여 직렬포트(500)로 통신하도록 구성되어지는 것을 특징으로 하는 디지털 시스템 설계 검증 및 개발 장치