KR19990046408A - 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법 - Google Patents

복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법 Download PDF

Info

Publication number
KR19990046408A
KR19990046408A KR1019990007600A KR19990007600A KR19990046408A KR 19990046408 A KR19990046408 A KR 19990046408A KR 1019990007600 A KR1019990007600 A KR 1019990007600A KR 19990007600 A KR19990007600 A KR 19990007600A KR 19990046408 A KR19990046408 A KR 19990046408A
Authority
KR
South Korea
Prior art keywords
hardware
prototyping
software
personal computer
prototyping board
Prior art date
Application number
KR1019990007600A
Other languages
English (en)
Inventor
양세양
Original Assignee
양세양
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양세양 filed Critical 양세양
Priority to KR1019990007600A priority Critical patent/KR19990046408A/ko
Publication of KR19990046408A publication Critical patent/KR19990046408A/ko
Priority to KR1020000011144A priority patent/KR20000076780A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 설계된 내장형 시스템의 하드웨어 및 소프트웨어의 동시 검증을 신속하고 용이하게 수행할 수 있는 내장형 시스템을 위한 신속 프로토타이핑 장치에 관한 것이다.
본 발명에서의 내장형 시스템을 위한 신속 프로토타이핑 장치는 프로토타핑 보드, 개인용 컴퓨터, 이 개인용 컴퓨터에서 운영되는 하드웨어/소프트웨어 동시 디버거 및 이 개인용 컴퓨터와 프로토타이핑 보드를 연결하는 통신용 연결장치로 구성된다. 프로토타이핑 보드의 구성은 내장형 시스템의 프로세서와 메모리 및 내장형 시스템의 디지털 하드웨어 부분을 구현할 수 있는 프로그래머블 소자와 외부와의 연결을 위한 연결기, 그리고 개인용 컴퓨터와 프로토타이핑 보드간의 통신을 위한 통신 인터페이스부로 구성되어 있다.
본 발명에서는 개인용 컴퓨터로 검증대상 내장형 시스템의 프로세서에 대한수행코드와 내장형 시스템의 디지털 하드웨어 부분을 프로토타이핑 보드의 프로그래머블 소자에 구현하기 위한 프로그래밍 패턴을 생성하고, 이들 생성된 수행코드와 프로그래밍 패턴을 개인용 컴퓨터 상의 하드웨어/소프트웨어 동시 디버거로 통신용 연결장치를 통하여 개인용 컴퓨터로부터 프로토타이핑 보드 상의 메모리와 프로그래머블 소자에 각각 다운로드하게 하여 검증대상 내장형 시스템이 프로토타이핑 보드상에 하드웨어와 소프트웨어로서 프로그래머블 소자와 메모리에 각각 나누어져 구현되게 한 후, 하드웨어/소프트웨어 동시 디버거를 이용하여 프로토타이핑 보드 상에 구현된 내장형 시스템의 하드웨어 부분과 소프트웨어 부분을 동시에 통합적으로 검증한다.

Description

복합 내장형 시스템을 위한 신속 프로토타이핑 장치 및 그것을 이용한 신속프로토타이핑 방법{Rapid Prototyping Apparatus for Complex Embedded System and Rapid Prototyping Method Using the Same}
본 발명은 설계된 내장형 시스템(embedded system)을 신속하게 검증하는 신속 프로토타이핑(rapid prototyping) 기반의 설계 검증 기술에 관한 것으로, 특히설계된 내장형 시스템의 하드웨어와 소프트웨어를 통합된 환경에서 동시 디버깅(co-debugging)이 가능하게 함으로서 빠르게 검증하는 내장형 시스템을 위한 신속 프로토타이핑 장치에 관한 것이다.
과거의 내장형 시스템의 구성은 프로세서, 메모리 및 입출력포트(예로 마이크로콘트롤러) 만으로 구성되는 것이 일반적이었다. 이 경우 특정 응용 분야에 맞는 시스템을 구성하기 위하여서는 이를 위해서 프로세서를 위한 소프트웨어를 개발하여 이를 이진코드(binary code)화 하여 이를 ROM이나 RAM 같은 메모리에 탑재하는 것이 내장형 시스템 개발의 핵심이었다. 이와 같은 내장형 시스템의 프로세서를 위한 코드 개발을 위하여 사용된 것이 기존의 MDS(Microprocessor Development System) 장비이다. 그러나, 최근에는 응용 분야에서 가격대성능비 면에서 더욱 최적화가 가능하며 높은 보안성을 가질 수 있도록 하기 위하여 주문형반도체(ASIC: Application Specific Integrated Circuits)가 내장형 시스템에 포함되는 것에 매우 일반적인 추세이다. 이와 같이 주문형반도체가 내장형 시스템에 포함되면 내장형 시스템이 수행하는 전체 작업(task)을 내장형 시스템의 프로세서가 수행하는 부분과 내장형 시스템의 주문형반도체가 수행하는 부분으로 각각 나누어 수행시키고, 이들간에 인터페이스를 제공함으로서 전체 작업을 수행시킬 수 있다. 이 경우 내장형 시스템의 프로세서가 수행하는 작업 부분은 프로세서의 소프트웨어 코드에 의하여 처리됨으로 소프트웨어적인 수행이라 하며, 내장형 시스템의 주문형반도체가 수행하는 작업 부분은 주문형반도체에 의하여 처리됨으로 하드웨어적인 수행이라고 한다. 이와 같은 방식의 장점은 이미 언급된 바와 같이 여러 가지가 있는데, 이의 이유는 작업의 처리를 하드웨어와 소프트웨어가 처리하는 경우 각각 고유의 장단점이 있기 때문이다. 작업을 하드웨어적으로 처리하는 경우의 장점은 매우 빠른 처리속도와 높은 보안성을 달성할 수 있다는 것인 반면, 단점은 유연성이 낮다는 것이다. 반면 작업을 소프트웨어적으로 처리하는 경우의 장점은 매우 높은 유연성으로 빠른 업그레이드같은 것이 가능한 반면, 단점은 상대적으로 늦은 처리 속도와 낮은 보안성이다. 따라서 프로세서와 주문형반도체를 같이 사용한 내장형 시스템은 양쪽의 장점만을 취할 수 있는 최적의 설계가 가능하다. 예를 든다면, 특정 응용을 위한 작업 중에서 높은 처리 속도가 필요한 작업 부분은 내장형 시스템의 주문형반도체로 처리하게 하고, 차후 업그레이드 시의 변경이 필요한 부분이나 시스템 전체의 제어 부분은 내장형 시스템의 프로세서가 처리하게 하면 특정 응용에 가격대성능비면에서 높은 최적화가 이루어진 내장형 시스템의 개발이 가능하다. 도1 은 이와 같은 복합 내장형 시스템의 구성을 개략적으로 도시한 것으로 이와 같은 시스템은 통상 프로세서(2), 메모리(4), 주문형반도체(6), I/0 Port(8)로 구성된다.
그러나, 이와 같은 주문형반도체가 프로세서와 동시에 존재하는 내장형 시스템(이하, 복합 내장형 시스템(complex embedded sysetm)이라 칭함)의 개발은 프로세서만이 존재하는 내장형 시스템(이하, 단순 내장형 시스템(simple embedded system)이라 칭함)의 개발에 비하여 매우 어렵게 된다. 즉 단순 내장형 시스템은 작업의 처리를 위하여 프로세서만이 마스터(master) 역할을 수행하기 때문에 디버깅이 용이한 반면에, 복합 내장형 시스템은 작업의 처리를 위하여 프로세서와 주문형반도체가 상호 독립적이 아닌 상호 의존적으로 마스터 역할을 주고 받으면서 동시적 수행이 되어야 함으로 개발 과정에서 이를 고려한 통합적인 동시 디버깅이 지원되어야 한다. 예를 든다면, 복합 내장형 시스템의 디버깅을 위하여 내장형 시스템의 수행 도중에 내장형 시스템 설계자가 원하는 임의의 시점에서 내장형 시스템의 수행을 잠시 멈추고 이 멈춤점에서 복합 내장형 시스템의 모든 상태 정보를 보기 위하여서는 우선 프로세서와 메모리에 의하여 수행되는 소프트웨어의 수행을 중단시켜야 할뿐만 아니라 주문형반도체에 의하여 수행되는 하드웨어의 수행도 같이 중단시킬 수 있어야 하며, 프로세서와 메모리에 관하여 설계자가 필요로 하는 모든 상태 정보뿐만 아니라 주문형반도체에 구현된 회로에서의 모든 필요한 상태 정보들(예로 특정 프로세서 명령어 코드가 수행되었을 때 주문형반도체에 구현된 회로의 특정 내부신호선에서의 논리값)까지를 알 수 있어야만 한다. 그러나 지금까지의 어떠한 기술로도 이와 같은 복합 내장형 시스템을 위한 하드웨어/소프트웨어 동시 디버깅 기능을 제공하지 못하였다.
따라서, 본 발명의 목적은 설계된 내장형 시스템의 하드웨어/소프트웨어 동시 디버깅을 가능하게 하는 복합 내장형 시스템을 위한 신속 프로토타이핑 장치를 제공함에 있다.
도1 은 통상의 복합 내장형 시스템을 개략적으로 도시하는 도면.
도2 는 본 발명의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 구성을 개략적으로 도시하는 도면.
도3 은 도2 의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 프로토타이핑 보드의 구조를 개략적으로 도시하는 도면.
도4 는 도2 의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 프로토타이핑 보드의 다른 구조를 개략적으로 도시하는 도면.
도5 는 도2 의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 프로토타이핑 보드의 다른 구조를 개략적으로 도시하는 도면.
도6 은 도2 의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 프로토타이핑 보드의 다른 구조를 개략적으로 도시하는 도면.
도7 은 도2 의 복합 내장형 시스템을 위한 신속 프로토타이핑 장치의 하드웨어/소프트웨어 동시 디버거의 구성 요소를 개략적으로 도시하는 도면.
도8 은 본 발명의 일 실시 예에 따른 신속 프로토타이핑 방법을 설명하는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
2 : 프로세서 4 : 메모리
6 : 주문형반도체 8: I/O Port
10 : 프로토타이핑 보드 12 : 개인용 컴퓨터
14 : 하드웨어/소프트웨어 동시 디버거
16 : 통신용 연결장치
24 : 프로그래머블 소자 26 : 연결기
28 : 인터페이스부 32 : 마이크로콘트롤러
40 : 디버거 GUI 42 : 명령어 해석기
44 : 하드웨어 네트리스트 수입기 46 : 소프트웨어 코드 수입기
48 : 소프트웨어 컴파일러/어셈블러 및 링커
50 : 하드웨어 배치/배선기 및 프로그래밍 패턴 발생기
52 : 집적된 하드웨어/소프트웨어 설계 탐색기
54 : 집적된 보드 상태 제어기 56 : 다운로더
58 : 집적된 디버깅 명령어 실행 코어쉘
60 : 디버거-보드간 통신 드라이버
62 : 디버거 내부 데이터베이스 및 디버거내 명령어 라우터
상기 목적을 달성하기 위하여, 본 발명에 따른 복합 내장형 시스템을 위한 신속 프로토타이핑 장치는 도2 에서와 같이 프로토타이핑 보드(10), 개인용 컴퓨터(12), 이 개인용 컴퓨터에서 운영되는 하드웨어/소프트웨어 동시 디버거(14) 및 이 개인용 컴퓨터와 프로토타이핑 보드를 연결하는 통신용 연결장치(16)로 구성된다. 프로토타이핑 보드(10)의 구성은 도3 에서와 같이 내장형 시스템의 1이상의 프로세서(2)와 1이상의 메모리(4) 및 내장형 시스템의 주문형반도체에 구현될 디지털 하드웨어 부분을 프로토타이핑할 수 있는 1이상의 프로그래머블 소자(24)와 외부와의 연결을 위한 1이상의 연결기(connector)(26), 그리고 개인용 컴퓨터와 프로토타이핑 보드간의 통신을 위한 통신 인터페이스부(26)로 구성되어 있다. 도4 는 프로토타이핑 보드의 다른 구성을 보여주고 있다. 프로토타이핑 보드(10)의 다른 구성은 도5 에서와 같이 내장형 시스템의 1이상의 마이크로콘트롤러(32)와 1이상의 메모리(4) 및 내장형 시스템의 주문형반도체에 구현될 디지털 하드웨어 부분을 프로토타이핑할 수 있는 1이상의 프로그래머블 소자(24)와 외부와의 연결을 위한 1이상의 연결기(connector)(26), 그리고 개인용 컴퓨터와 프로토타이핑 보드간의 통신을 위한 통신 인터페이스부(26)로 구성되어 있다. 마이크로콘트롤러(32)는 소자 내부에 대용량의 메모리와 다수의 I/O Port가 내장되어 있는 것이 프로세서(2)와 다른 점이다. 도6 은 프로토타이핑 보드(10)의 또 다른 구성을 보여주고 있다.
본 발명에서는 복합 내장형 시스템을 구현하기 위하여 설계된 하드웨어와 소프트웨어를 통합하여 디버깅할 수 있도록 하는 하드웨어/소프트웨어 동시 디버거의 역할이 매우 중요한데, 이와 같은 하드웨어/소프트웨어 동시 디버거의 구성 요소들 및 이들의 개략적 구성은 도7 과 같다. 디버거 GUI(Graphic User Interface)(40)를 통하여 사용자는 디버깅 명링어 및 디버깅 관련 데이터를 입력할 수 있으며, 입력된 디버깅 명령어는 명령어 해석기(42)를 통하여 해석되어진다. 사용자는 또한 디버거 GUI(40)를 이용하여 프로토타이핑 보드 상에서 수행한 결과를 개인용 컴퓨터상에서 볼 수도 있다. 디버깅 관련 데이터 중에서 디지털 하드웨어 네트리스트와 소프트웨어 코드는 각각 하드웨어 네트리스트 수입기(44)와 소프트웨어 코드 수입기(46)를 통하여 분석되어져서 디버거 내부 데이터베이스 및 디버거내 명령어 라우터(62)의 디버거 내부 데이터베이스에 저장된다. 수입된(imported) 소프트웨어 코드는 소프트웨어 컴파일러/어셈블러 및 링커(48)로 컴파일/어셈블되고 linking되어져서 어셈블러 코드와 수행가능한 이진(binary) 코드가 생성되고, 수입된 디지털 하드웨어 네트리스트는 하드웨어 배치/배선기 및 프로그래밍 패턴 발생기(50)로 배치(placement) 및 배선(routing)되고 프로그래밍 패턴이 생성되어져 디버거 내부 데이터베이스 및 디버거내 명령어 라우터(62)의 디버거 내부 데이터베이스에 저장된다. 이와 같은 과정을 통하여 생성된 소프트웨어 이진 파일과 하드웨어 비트 파일은 다운로딩 디버깅 명령어 수행 시에 다운로더(56)가 디버거-보드간 통신 드라이버(60)를 통하여 프로토타이핑 보드 상의 특정 메모리 영역과 프로그래머블 소자에 다운로딩을 수행한다. 사용자는 집적된 하드웨어/소프트웨어 설계 탐색기(52)를 이용하여 프로그래머블 소자에 구현되는 디지털 회로의 계층적 회로 구조와 네트리스트를 그래픽하게 볼 수 있는 동시에, 프로세서로 수행되는 소프트웨어 코드를 실행가능한 이진 원시 프로그램 형태와 어셈블리 프로그램 형태 및 프로그램 개발자에게 쉽게 읽혀질 수 있는 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들도 디지털 회로의 계층적 회로 구조와 네트리스트와 함께 통합적으로 볼 수있으며, 집적된 보드 상태 제어기(54)를 통하여 프로토타이핑 보드 상의 모든 상태정보(예로, 프로그래머블 소자에 구현된 회로의 모든 플립플롭들의 값, 프로세서의 모든 레지스터들의 값, 특정 메모리 영역의 값)를 점검하고 변형시킬 수 있다. 집적된 디버깅 명령어 실행 코어쉘(58)은 다양한 디버깅 명령어를 위한 내부적 과정을 수행하여 필요시 프로토타이핑 보드 상에서 수행되어져야 하는 디버깅 명령 시퀀스를 디버거-보드간 통신 드라이버(60)를 통하여 프로토타이핑 보드로 전송하여 이를 프로토타이핑 보드 상에서 실행되게 하고, 필요시 프로토타이핑 보드 상에서 디버깅 관련 데이터를 수집하게 한 후에 상기 프로토타이핑 보드로부터 디버거-보드간 통신 드라이버(60)를 통하여 디버깅 관련 데이터를 전송받아서 디버거 GUI(40)를 통하여 개인용 컴퓨터 상에서 보여지도록 한다. 디버거 내부 데이터베이스 및 디버거내 명령어 라우터(62)는 데이터베이스의 구축과 유지, 그리고 디버거 내부에서의 각 구성요소들의 수행명령어 전달 역할을 통한 구성요소들의 수행을 제어한다.
본 발명에서는 개인용 컴퓨터 상의 하드웨어/소프트웨어 동시 디버거로 하여금 우선 다운로딩 디버깅 명령어로 검증대상 내장형 시스템의 프로세서에 대한 수행코드와 내장형 시스템의 주문형반도체에 구현될 디지털 하드웨어 부분을 프로토타이핑 보드의 프로그래머블 소자에 프로토타이핑하기 위한 프로그래밍 패턴을 통신용 연결장치를 통하여 개인용 컴퓨터로부터 통신용 연결장치를 통하여 프로토타이핑 보드 상의 특정 메모리 영역과 프로그래머블 소자에 각각 다운로드하게 하여 검증대상 내장형 시스템이 프로토타이핑 보드 상에 하드웨어와 소프트웨어로서 프로그래머블 소자와 메모리에 각각 나누어져 구현되게 한다.
복합 내장형 시스템의 프로토타이핑 보드 상의 프로그래머블 소자와 특정 메모리 영역에 하드웨어와 소프트웨어가 각각 다운로딩에 의하여 구현된 후에, 개인용 컴퓨터에서 운영되는 본 발명에서의 하드웨어/소프트웨어 동시 디버거를 이용하면 프로토타이핑 보드 상에 구현된 내장형 시스템의 하드웨어 부분과 소프트웨어 부분을 동시에 통합적으로 디버깅하는 것이 가능하다. 즉, 하드웨어/소프트웨어 동시 디버거 상에서 다양한 디버깅 명령어들(예로, 컴파일, 다운로딩, 스탭 간격 설정, 브레이크 포인트 설정, 읽기, 쓰기, 실행, 게속, 중단, 트리거 등)을 입력하여 이를 개인용 컴퓨터 상에서 해석하고 수행하고, 필요한 경우에는 통신용 연결장치를 통하여 상기 개인용 컴퓨터로부터 상기 프로토타이핑 보드로 프로그래머블 소자와 프로세서와 메모리에 대한 디버깅 명령 시퀀스를 전송하여 이를 프로토타이핑 보드 상에서 해석하고 실행하고, 필요시 프로토타이핑 보드 상에서 디버깅 관련 데이터를 수집한 후 상기 프로토타이핑 보드로부터 상기 통신용 연결장치를 통하여 개인용 컴퓨터로 디버깅 관련 데이터를 전송하여 개인용 컴퓨터에서 보여지도록 한다.
이와 같은 본 발명의 하드웨어/소프트웨어 동시 디버거는 프로토타이핑 보드상에 구현된 하드웨어와 소프트웨어 모두에 대한 디버깅 기능을 통합하여 동시적으로 제공하여야만 하는 것이 핵심인데, 하드웨어는 프로그래머블 소자에 디지털 회로 형태로 구현되고 소프트웨어는 프로세서에 의한 수행을 위하여 특정 메모리 영역에 프로세서의 수행가능한 이진코드 형태로 구현되는 것임으로 상기 하드웨어/소프트웨어 동시 디버거는 프로그래머블 소자에 구현되는 디지털 회로의 계층적 회로 구조와 네트리스트를 그래픽하게 보여주는 동시에, 프로세서로 수행되는 소프트웨어 코드를 실행가능한 이진 원시 프로그램 형태와 어셈블리 프로그램 형태 및 프로그램 개발자에게 쉽게 읽혀질 수 있는 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들로 디지털 회로의 계층적 회로 구조와 네트리스트와 함께 통합적으로 보여주게 된다. 이와 같은 상황에서 사용자는 스탭 간격 설정 디버깅 명령어로 디버깅 스탭 간격의 설정, 브레이크 포인트 설정 디버깅 명령어로 브레이크 포인트 위치의 설정을 상기 세 가지 프로그램 형태의 프로그램상의 특정 프로그램 명령어 위치에 설정하거나 프로그래머블 소자에 가해지는 클럭 수로 설정함으로서 디버깅 도중에서의 멈춤점을 소프트웨어 부분이나 하드웨어 부분 양쪽 어디에 대하여서나 설정할 수 있다. 이와 같은 멈춤점에서는 검증 대상이 되는 설계되어진 복합 내장형 시스템을 위하여 프로토타이핑 보드 상에서 수행되는 하드웨어와 소프트웨어 모두가 그것의 수행을 일시 정지하여 사용자가 이 멈춤점에서의 프로토타이핑 보드 상의 모든 상태 정보를 읽음 디버깅 명령어에 의하여 개인용 컴퓨터로 읽어와서 점검 할 수 있게 한다. 이 뿐만 아니라 이 멈춤점에서 프로토타이핑 보드 상의 특정 상태 정보를 쓰기 디버깅 명령어에 의하여 개인용 컴퓨터에서 손쉽게 변형시킬 수 있다.
이와 같은 하드웨어/소프트웨어 동시 디버거 상에서 프로토타이핑 보드의 동작 도중에 멈춤점에서의 동작의 일시적 정지에 이은 동시 디버거의 읽기/쓰기 디버깅 명령으로 프로세서의 레지스터군, 메모리의 특정번지 영역, 프로그래머블 소자에 구현된 디지털 회로의 플립플롭군 모두에 대하여 읽기/쓰기가 가능하기 위하여서는, 상기 프로그래머블 소자에 구현된 디지털 회로의 모든 플립플롭군들에 대하여 읽기/쓰기가 가능하도록 프로그래머블 소자에 구현되는 디지털 회로에 입출력탐침 부가 회로가 첨부되어서 구현되어야 하는데, 이를 위한 방법은 별도의 특허출원(특허출원번호: 1998년 특허출원 제 771 호, 1998년 특허출원 제 38834 호)에 자세히 언급되어 있으며 여기에서는 생략하기로 한다.
상기 하드웨어/소프트웨어 동시 디버거는 디버거에 내장된 명령어 입력키로 특정 디버깅 명령어를 입력받아서 이를 개인용 컴퓨터 상에서 해석하여 수행하고, 아울러 필요한 경우에 프로토타이핑 보드 상에서 상기 디버깅 명령어를 위하여 수행되어야 하는 디버깅 명령 시퀀스를 개인용 컴퓨터로부터 통신용 연결장치를 통하여 프로토타이핑 보드로 전송하는데, 이 전송된 디버깅 명령어 시퀀스의 프로토타이핑 보드 상에서의 해석과 이에 따른 수행 및 필요시 디버깅 관련 수행 결과 데이터의 수집과 이 데이터의 개인용 컴퓨터로의 전송은 프로토타이핑 보드 상에서 상기 프로토타이핑 보드의 1 이상의 프로세서가 담당하거나, 혹은 상기 프로토타이핑 보드의 1 이상의 프로그래머블 소자가 담당하거나, 혹은 상기 프로토타이핑 보드의 1 이상의 프로세서와 1 이상의 프로그래머블 소자가 함께 담당하게 된다. 이를 위하여 상기 디버깅 명령 시퀀스의 프로토타이핑 보드 상에서의 해석과 이에 따른 수행 및 필요시 디버깅 관련 수행 결과 데이터의 수집과 이 데이터의 개인용 컴퓨터로의 전송을 담당하는 프로세서는 이를 위한 시스템 프로그램을 프로토타이핑 보드상의 메모리의 특정 영역에 가지고 있고, 프로그래머블 소자가 이를 담당하는 경우에는 이를 위한 시스템 하드웨어를 소자 내에 사전에 본 프로토타이핑 장치의 시스템 준비(system set-up) 단계에서 이미 구현하고 있다. 예를 들자면, 멈춤점에서의 프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 동작의 일시 정지는 프로토타이핑 보드내의 프로세서로써 단독으로 제어하거나, 프로그래머블 소자로써 단독으로 제어하거나, 프로세서와 프로그래머블 소자로써 함께 제어하여 이루어지는데, 이는 프로토타이핑 장치 상에 구현된 복합 내장형 시스템의 하드웨어가 구현된 프로그래머블 소자의 경우에는 이 구현된 하드웨어에 클럭 신호의 공급을 상기 제어를 통하여 상기 멈춤점에서 임시 정지시킴으로 이루어지고, 프로토타이핑 보드 상의 특정 프로세서에 의하여 수행되는 복합 내장형 시스템의 소프트웨어 수행을 멈춤점에서 일시 정지시켜야 하는 경우에는 이 특정 프로세서에 클럭 신호의 공급을 상기 제어를 통하여 상기 멈춤점에서 일시 정시시키거나, 혹은 상기 제어를 통하여 해당 프로세서가 상기 멈춤점에 설정된 프로그램 세그먼트를 수행 한 직후 더 이상의 사용자 프로그램(user program)을 수행하지 않고 시스템 프로그램 영역으로 이동하여 다음의 디버깅 명령어를 대기하게 함으로 이루어지게 된다.
프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 수행 시에 하드웨어를 위하여 프로그래머블 소자에 구현된 디지털 회로 수행을 위한 입력 데이터는 파형입력기에서 파형 형태로 편집하여 개인용 컴퓨터의 메모리나 프로토타이핑 보드 상의 특정 메모리 영역에 저장하고, 프로세서에서 수행되는 소프트웨어를 위한 입력 데이터는 이진 데이터, 16진 데이터, 십진 데이터, 아스키 코드, 혹은 텍스트 파일형태로 편집한 후에 프로토타이핑 보드 상의 특정 메모리 영역에 저장할 수 있다. 이와 같이 저장된 입력 데이터는 프로토타이핑 보드 상에 구현된 복합 내장형 시스템이 수행 시에 필요한 입력 데이터로서 정해진 순서에 의하여 내장형 시스템의 수행 중에 내장형 시스템에 공급되어 진다. 이와는 별도로 내장형 시스템에 공급되는 입력 데이터는 프로토타이핑 보드 상에 장착된 연결기를 통하여 외부에서 직접 입력되어지고, 또한 외부로 출력되어질 수도 있다. 이와 같은 방법은 외부 하드웨어 환경(예로, A/D 변환기, D/A 변환기, LCD 파넬, 혹은 스탭 모터 등)과 같이 프로토타이핑 장치가 동작되어 지는 것을 가능하게 함으로서 ICE(In Circuit Emulation)을 가능하게 한다.
하드웨어/소프트웨어 동시 디버거는 사용자가 실행 디버깅 명령어나 계속 디버깅 명령어를 통하여 프로토타이핑 보드에 다운로딩을 통하여 구현된 복합 내장형 시스템을 실행시키면 프로토타이핑 보드를 시스템 모드에서 사용자 모드로 자동 변환시키고 상기 1 이상의 통신용 연결장치를 통하여 프로토타이핑 보드 상의 해당 컴퍼넌트에 상기 입력 데이터들을 직접 인가하거나 프로토타이핑 보드 상의 메모리를 이용하여 간접적으로 인가하면서, 혹은 프로토타이핑 보드 상의 연결기를 통하여 외부에서 공급되는 입력 데이터를 받아들여 가면서 프로토타이핑 보드를 특정 멈춤점까지 수행시키고 정지시킨 후에 프로토타이핑 보드를 시스템 모드로 자동 재변환시킨다. 이 시점에서 본 발명의 프로토타이핑 장치는 읽기 디버깅 명령어로써 프로그래머블 소자와 프로세서에서 현재까지 수행된 중간, 혹은 최종 결과를 통신용 연결장치를 통하여 프로토타이핑 보드에서 수집하여 프로그래머블 소자에서 수행된 회로 동작 결과는 하드웨어/소프트웨어 동시 디버거에 내장된 파형 출력기로써 파형 형태로 보여주고, 프로세서에서 수행된 소프트웨어 수행 결과는 프로그래머블 소자에서 수행된 회로 결과와 동기화시켜서 이진 데이터, 16진 데이터, 십진 데이터, 아스키 코드, 혹은 텍스트 파일 형태로 보여주게 된다. 뿐만 아니라 이 시점에서 본 발명의 프로토타이핑 장치는 쓰기 디버깅 명령어로써 프로그래머블 소자에 구현된 회로의 임의의 플립플롭들의 값, 프로세서의 임의의 레지스터들의 값, 임의의 메모리 영역의 값들을 변경할 수 있다.
본 발명의 복합 내장형 시스템을 위한 신속 프로토타이핑 방법은, 개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거를 이용하여 프로토타이핑 보드상의 프로세서와 프로그래머블 소자를 위하여 메모리와 프로그래머블 소자 각각에 프로그래밍 파일을 통신용 연결장치를 통하여 다운로딩하여 프로토타이핑 보드 상에 복합내장형 시스템을 구현하는 단계와, 개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거로 복합 내장형 시스템의 하드웨어는 디지털 회로의 계층적 구조와 네트리스트 형태로 보여주고, 복합 내장형 시스템의 소프트웨어는 실행가능한 이진 원시 프로그램 형태와 어셈블리 프로그램 형태 및 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들로서 보여주는 단계와, 개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거를 이용하여 디버깅 명령어를 입력하고 이를 해석하여 실행한 후, 필요시 통신용 연결장치를 통하여 프로토타이핑 보드에 관련 디버깅 명령 시퀀스를 전송하는 단계와 프로토타이핑 보드에서 프로그래머블 소자와 프로세서 공동으로, 혹은 프로세서 단독으로, 혹은 프로그래머블 소자 단독으로 디버깅 명령 시퀀스를 해석하여 실행하고 필요시 디버깅 관련 데이터를 생성하여 수집하는 단계와, 프로토타이핑 보드로부터 디버깅 관련 데이터를 통신용 연결장치를 통하여 개인용 컴퓨터내의 하드웨어/소프트웨어 동시 디버거로 역 전송하는 단계와, 하드웨어/소프트웨어 동시 디버거가 역 전송된 디버깅 관련 데이터를 개인용 컴퓨터에서 수집하여 사용자에게 보여주는 단계와, 하드웨어/소프트웨어 동시 디버거가 새로운 디버깅 명령어의 입력을 대기하는 단계로 이루어진다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도8 을 참조하여 상세히 설명하기로 한다. 도8 은 본 발명의 실시 예에 따른 복합 내장형 시스템을 위한 신속 프로토타이핑 방법을 단계별로 설명하는 흐름도로서, 도2 에 도시된 개인용 컴퓨터(12)에 의해 수행된다.
제S50 단계에서 개인용 컴퓨터(12)로 설계자는 설계 데이터나 디버깅 명령어를 입력한다. 제S52 단계에서 개인용 컴퓨터(12)로 입력된 것에 설계자가 설계한 복합 내장형 시스템의 디지털 하드웨어의 네트리스트와 소프트웨어 코드의 설계 데이터인지 디버깅 명령어인지를 판단하여, 설계 데이터인 경우에는 제S54 단계로 진행하고, 디버깅 명령어인 경우에는 제S56 단계로 진행한다. 제S54 단계에서는 입력된 하드웨어 네트리스트와 소프트웨어 코드 각각에 대하여 이를 해석하여 내부 데이터베이스에 저장하고 제S84 단계로 진행한다. 제S56 단계에서는 입력된 디버깅 명령어를 해석하여 컴파일의 경우에는 제S58 단계로, 다운로딩의 경우에는 제S60 단계로, 스탭 간격 설정 또는 브레이크 포인트의 설정의 경우에는 제S62 단계로, 읽기 또는 쓰기의 경우에는 제S64 단계로, 실행, 계속 또는 중단의 경우에는 제S72단계로, 트리거의 경우에는 제S70 단계를 진행한다. 제S58 단계에서는 프로토타이핑 보드 상에 구현되기 위한 전처리 작업을 수행하여 하드웨어 네트리스트의 경우에는 프로그래밍 비트파일과 소프트웨어의 경우에는 실행가능 이진 파일을 생성하는데, 이와 같은 전처리 작업은 하드웨어 네트리스트의 경우에는 배치, 배선 및 프로그래밍 패턴 생성 과정을 포함하며 소프트웨어 코드의 경우에는 컴파일, 어셈블 및 linking 과정을 포함하여 상기 전처리 과정에서 생성되는 중간 데이터들과 전처리의 최종 데이터인 프로그래밍 비트 파일과 실행가능 이진 파일을 내부 데이터베이스에 저장하고 제S84 단계로 실행한다. 제S60 단계에서는 프로그래밍 비트 파일과 실행가능 이진 파일을 통신용 연결장치를 통하여 개인용 컴퓨터에서 프로도타이핑 보드 상의 프로그래머블 소자와 메모리의 특정 영역으로 각각 다운로딩하고 제S84 단계로 진행한다. 제S62 단계에서는 프로토타이핑 보드 상에서 수행되는 복합 내장형 시스템을 일정한 스탭 간격을 두고 중단하거나 불규칙적으로 중단하는 멈춤점을 소프트웨어의 코드 상이나 하드웨어의 클럭수로 설정하고 제S72 단계로 진행한다. 제S64 단계에서는 프로토타이핑 보드 상에서의 복합 내장형 시스템의 현재 시점에서의 특정 상태 정보를 읽고, 혹은 쓰기위한 대상을 설정하고 쓰기의 경우에는 써야하는 데이터를 입력하고 제S72 단계로 진행한다. 제S70 단계에서는 프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 상태가 특정한 상태 조건을 만족하는 경우에 복합 내장형 시스템의 수행을 정지하도록 복합 내장형 시스템의 멈춤 조건을 입력하고 제S72 단계로 진행한다. 제S72 단계에서는 해당 디버깅 명령어을 위하여 하드웨어/소프트웨어 동시 디버거가 개인용 컴퓨터 상에서 내부적으로 수행이 필요한 과정들을 수행하고 제S74 단계로 진행한다. 제S74 단계에서는 해당 디버깅 명령어를 위하여 제S72 단계에서 수행한 것 이외에 프로토타이핑 보드 상에서 추가적으로 수행이 필요한 과정들이 있는가를 조사하여, 있으면 제S76 단계로 없으면 제S84 단계로 진행한다. 제S76 단계에서는 해당 디버깅 명령어를 위하여 프로토타이핑 보드 상에서 추가적으로 수행이 필요한 명령 시퀸스를 생성하고, 이를 통신용 연결장치를 통하여 프로토타이핑 보드로 전송하고 제S78 단계로 진행한다. 제S78 단계에서는 전송되어진 명령 시퀀스를 프로토타이핑 보드 상에서 해석하고 수행한다. 예로, 실행 디버깅 명령어는 프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 수행을 사전에 멈춤점이 설정되어 있는 경우에는 수행 과정에서 제일 처음 만나게 되는 멈춤점까지 수행하고, 사전에 트리거 조건이 트리거 디버깅 명령어의 수행에 의해 설정되어 있는 경우에는 수행 도중에 이 트리거 조건을 만족하는 시점까지만 수행하고, 사전에 멈춤점이 설정되어 있지 않고 동시에 트리거 조건도 설정되어 있지 않는 경우에는 중단 디버깅 명령어가 입력될 때까지 수행하고, 계속 디버깅 명령어의 경우에는 한 스탭만을 진행하고 멈추게 된다. 중단 디버깅 명령어의 경우에는 현재 프로토타이핑 보드 상에서 실행중인 복합 내장형 시스템의 실행을 현 시점에서 정지시킨다. 스탭 간격 설정 디버깅 명령어, 브레이크 포인트 설정 디버깅 명령어, 읽기 디버깅 명령어, 쓰기 디버깅 명령어, 트리거 디버깅 명령어 각각의 경우에도 이들 각각을 위하여 프로토타이핑 보드 상에서 수행되어져야 하는 명령시퀀스를 프로토타이핑 보드 상의 프로세서가, 프로그래머블 소자가, 혹은 프로세서와 프로그래머블 소자가 공동으로 해석하고 수행한다. 제S80 단계에서는 프로토타이핑 보드 상에서 수행된 해당 디버깅 명령어가 수행 결과로서 개인용 컴퓨터로 전송하여 사용자에게 보여짐이 필요로 하는 데이터가 존재하는지를 조사하여, 존재하는 경우에는 제S82 단계로 진행하고 존재하지 않는 경우에는 제S84 단계로 진행한다. 제S82 단계에서는 제S78 단계에서 프로토타이핑 보드 상에서 수행된 해당 디버깅 명령어의 수행 결과로서 개인용 컴퓨터로 전송하여 사용자에게 보여짐이 필요로 하는 데이터를 통신용 연결장치를 통하여 프로토타이핑 보드로부터 개인용 컴퓨터로 전송하여 디스플레이하고 제S84 단례로 진행한다. 제S84 단계에서는 프로토타이핑 장치의 추가적인 운영이 필요한지를 조사하여, 필요하면 제S50 단계로 진행하고, 필요하지 않으면 전체 과정을 종료한다.
상술한 바와 같이, 본 발명에 따른 복합 내장형 시스템을 위한 신속 프로토타이핑 장치에서는 프로토타이핑 보드 상에 프로그래머블 소자와 프로세서와 메모리 및 연결기를 장착하여 복합 내장형 시스템의 신속한 구현을 가능하게 하고, 구현된 복합 내장형 시스템에 대하여 프로그래머블소자 상에 하드웨어적으로 구현된부분과 프로세서와 메모리 상에 소프트웨어적으로 구현된 부분을 개인용 컴퓨터 상에서 하드웨어/소프트웨어 동시 디버거를 이용하여 통합적인 동시 디버깅을 가능하게 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (12)

  1. 소자에 대한 프로그래밍에 의해 다양한 형태의 디지탈 하드웨어를 구현하는 1 이상의 프로그래머블 소자와 1 이상의 프로세서와 1 이상의 메모리와 1 이상의 연결기로 구성되는 프로토타이핑 보드와,
    개인용 컴퓨터와 이 개인용 컴퓨터에서 운영되는 하드웨어/소프트웨어 동시 디버거와,
    상기 개인용 컴퓨터와 상기 프로토타이핑 보드를 연결하는 1 이상의 통신용연결장치를 구비하는 것을 특징으로 하는 신속 프로토타이핑 장치.
  2. 제 1 항에 있어서,
    상기 하드웨어/소프트웨어 동시 디버거를 이용하여 상기 개인용 컴퓨터와 상기 프로토타이핑 보드를 연결하는 상기 1 이상의 통신용 연결장치를 통하여 상기 프로토타이핑 보드 상의 상기 1 이상의 프로그래머블 소자와 상기 1 이상의 메모리에 각각 하드웨어 구현용 프로그래밍 비트 패턴과 프로세서 수행가능 이전실행 코드를 다운로딩한 후, 상기 하드웨어/소프트웨어 동시 디버거 상에서 디버깅 명령어를 입력하여 실행하고 필요시에 상기 1 이상의 통신용 연결장치를 통하여 상기 개인용 컴퓨터로부터 상기 프로토타이핑 보드로 상기 1 이상의 프로그래머블 소자와 상기 1 이상의 프로세서와 상기 1 이상의 메모리에 대한 디버깅 명령 시퀀스를 전송하여 프로토타이핑 보드 상에서 디버깅 명령 시퀀스를 해석하고 실행하고, 필요시 디버깅 관련 데이터를 수집한 후 상기 프로토타이핑 보드로부터 상기 1 이상의통신용 연결장치를 통하여 개인용 컴퓨터로 디버깅 관련 데이터를 전송하여 개인용컴퓨터에서 보여지도록 하는 신속 프로토타이핑 장치.
  3. 제 2 항에 있어서,
    상기 개인용 컴퓨터에서 전송된 상기 디버깅 명령 시퀀스를 해석하여 수행하고, 필요시 디버깅 관련 데이터를 상기 개인용 컴퓨터로 전송하는 것을 상기 프로토타이핑 보드의 1 이상의 프로세서가 담당하는 신속 프로토타이핑 장치.
  4. 제 2 항에 있어서,
    상기 개인용 컴퓨터에서 전송된 디버깅 명령 시퀀스를 해석하여 수행하고, 필요시 디버깅 관련 데이터를 상기 개인용 컴퓨터로 전송하는 것을 상기 프로토타이핑 보드의 1 이상의 프로그래머블 소자가 담당하는 신속 프로토타이핑 장치.
  5. 제 2 항에 있어서,
    상기 개인용 컴퓨터에서 전송된 디버깅 명령 시퀀스를 해석하여 수행하고, 필요시 디버깅 관련 데이터를 상기 개인용 컴퓨터로 전송하는 것을 상기 프로토타이핑 보드의 1 이상의 프로세서와 1 이상의 프로그래머블 소자가 함께 담당하는 신속 프로토타이핑 장치.
  6. 제 1 항에 있어서,
    상기 하드웨어/소프트웨이 동시 디버거가 프로그래머블 소자에 구현되는 디지털 회로의 계층적 회로 구조와 네트리스트를 보여주는 동시에, 프로세서로 수행되는 소프트웨어 코드를 원시 프로그램 형태와 어셈블리 프로그램 형태 및 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들로 보여주고,
    디버깅 스탭 간격의 설정, 브레이크 포인트 위치의 설정을 상기 세 가지 프로그램 형태의 프로그램상의 특정 프로그램 명령어 위치에 설정하거나 프로그래머블 소자에 가해지는 클럭 수로 설정하여 디버깅 시의 멈춤점을 설정하거나 프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 상태가 특정한 상태 조건을 만족하는 경우에 복합 내장형 시스템의 수행을 정지하도록 멈춤점을 설정하거나,
    프로그래머블 소자에 구현된 디지털 회로 수행을 위한 입력 데이터는 파형 입력기에서 파형 형태로 편집하고, 프로세서에서 수행되는 소프트웨어를 위한 입력데이터는 이진 데이터, 16진 데이터, 십진 데이터, 아스키 코드, 혹은 텍스트 파일형태로 편집한 후에 프로토타이핑 보드를 시스템 모드에서 사용자 모드로 자동 변환시키고 상기 1 이상의 통신용 연결장치를 통하여 프로토타이핑 보드 상의 해당 컴퍼넌트에 상기 입력 데이터들을 직접 인가하거나 프로토타이핑 보드 상의 메모리를 이용하여 간접적으로 인가하여 프로토타이핑 보드를 멈춤점까지 수행시켜 정지시킨 후에 프로토타이핑 보드를 시스템 모드로 자동 재 변환시키고,
    프로그래머블 소자와 프로세서에서 수행된 결과를 통신용 연결장치를 통하여프로토타이핑 보드에서 수집하여 프로그래머블 소자에서 수행된 회로 동작 결과는파형 출력기에서 파형 형태로 보여주고, 프로세서에서 수행된 소프트웨어 수행 결과는 프로그래머블 소자에서 수행된 회로 결과와 동기화시켜서 이진 데이터, 16진 데이터, 십진 데이터, 아스키 코드, 혹은 텍스트 파일 형태로 보여주는 것을 특징으로 하는 하드웨어/소프트웨이 동시 디버거를 갖는 신속 프로토타이핑 장치.
  7. 제 1 항에 있어서,
    상기 하드웨어/소프트웨어 동시 디버거가 프로그래머블 소자에 구현되는 디지털 회로의 계층적 회로 구조와 네트리스트를 보여주는 동시에, 프로세서로 수행되는 소프트웨어 코드를 원시 프로그램 형태와 어셈블리 프로그램 형태 및 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들로 보여주고,
    디버깅 스탭 간격의 설정, 브레이크 포인트 위치의 설정을 상기 세 가지 프로그램 형태의 프로그램상의 특정 프로그램 명령어 위치에 설정하거나 프로그래머블 소자에 가해지는 클럭 수로 설정하여 디버깅 시의 멈춤점을 설정하거나 프로토타이핑 보드 상에 구현된 복합 내장형 시스템의 상태가 특정한 상태 조건을 만족하는 경우에 복합 내장형 시스템의 수행을 정지하도록 멈춤점을 설정하거나,
    프로토타이핑 보드를 시스템 모드에서 사용자 모드로 자동 변환시키고 프로그래머블 소자에 구현된 디지털 회로 수행을 위한 입력 데이터와 프로세서에서 수행되는 소프트웨어를 위한 입력 데이터는 프로토타이핑 보드 상의 연결기를 통하여 외부에서 인가하면서 프로토타이핑 보드를 멈춤점까지 수행시켜 정지시킨 후에 프로토타이핑 보드를 시스템 모드로 자동 재 변환시키고,
    프로그래머블 소자와 프로세서에서 수행된 결과를 통신용 연결장치를 통하여프로토타이핑 보드에서 수집하여, 프로그래머블 소자에서 수행된 회로 동작 결과는 파형 출력기에서 파형 형태로 부여주고, 프로세서에서 수행된 소프트웨어 수행 결과는 프로그래머블 소자에서 수행된 회로 결과와 동기화시켜서 이진 데이터, 16진 데이터, 십진 데이터, 아스키 코드, 혹은 텍스트 파일 형태로 보여주는 것을 특징으로 하는 하드웨어/소프트웨어 동시 디버거를 갖는 신속 프로토타이핑 장치.
  8. 제 1 항에 있어서,
    상기 하드웨어/소프트웨어 동시 디버거 상에서 프로토타이핑 보드의 동작 도중 동작의 일시적 정지에 이은 읽기/쓰기 디버깅 명령어로 프로세서의 레지스터군, 메모리의 특정번지 영역, 프로그래머블 소자에 구현된 디지털 회로의 플립플롭군 모두에 대하여 읽기/쓰기가 가능한 신속 프로토타이핑 장치.
  9. 제 8 항에 있어서,
    상기 프로그래머블 소자에 구현된 디지털 회로의 플립플롭군들에 대하여 읽기/쓰기가 가능하도록 프로그래머블 소자에 구현되는 회로에 입출력탐침 부가 회로가 첨부되어서 구현되는 신속 프로토타이핑 장치.
  10. 제 8 항에 있어서,
    동작의 일시 정지를 프로토타이핑 보드내의 프로세서로써 단독으로 제어하거나, 프로그래머블 소자로써 단독으로 제어하거나, 프로서세와 프로그래머블 소자로써 함께 제어하여 이루어지는 신속 프로토타이핑 장치.
  11. 제 1 항에 있어서,
    상기 프로그래머블 소자가 현장프로그래머블 게이트에레이(FPGA)거나 복합프로그래머블 로직디바이스(CPLD)인 신속 프로토타이핑 장치.
  12. 개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거로 다운로딩 디버깅 명령어를 이용하여 프로토타이핑 보드상의 프로세서와 프로그래머블 소자를 위하여 메모리와 프로그래머블 소자에 각각의 프로그래밍 파일을 통신용 연결장치를 통하여 다운로딩하여 프로토타이핑 보드 상에 복합 내장형 시스템을 구현하는 단계와,
    개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거로 복합 내장형 시스템의 하드웨어는 디지털 회로의 계층적 구조와 네트리스트 형태로 보여주고, 복합 내장형 시스템의 소프트웨어는 실행가능한 이진 원시 프로그램 형태와 어셈블리 프로그램 형태 및 목적 프로그램 형태의 세 가지 프로그램 형태의 다양한 조합들로서 보여주는 단계와,
    개인용 컴퓨터에서 하드웨어/소프트웨어 동시 디버거를 이용하여 디버깅 명령어를 입력하고 이를 해석하여 실행한 후, 필요시 통신용 연결장치를 통하여 프로토타이핑 보드에 관련 디버깅 명령 시퀀스를 전송하는 단계와,
    프로토타이핑 보드에서 프로그래머블 소자와 프로세서 공동으로, 혹은 프로세서 단독으로, 혹은 프로그래머블 소자 단독으로 디버깅 명령 시퀀스를 해석하여 실행하고, 필요시 디버깅 관련 데이터를 생성하여 수집하여 프로토타이핑 보드로부터 디버깅 관련 데이터를 통신용 연결장치를 통하여 개인용 컴퓨터내의 하드웨어/소프트웨어 동시 디버거로 역 전송하는 단계와,
    하드웨어/소프트웨어 동시 디버거가 역 전송된 디버깅 관련 데이터를 개인용 컴퓨터에서 수집하여 사용자에게 보여주는 단계와,
    하드웨어/소프트웨어 동시 디버거가 새로운 디버깅 명령어의 입력을 대기하는 단계로 이루어지는 신속 프로토타이핑 방법.
KR1019990007600A 1999-03-05 1999-03-05 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법 KR19990046408A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990007600A KR19990046408A (ko) 1999-03-05 1999-03-05 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법
KR1020000011144A KR20000076780A (ko) 1999-03-05 2000-03-02 복합 내장형 시스템을 위한 신속 프로토타이핑 장치 및그것을 이용한 신속 프로토타이핑 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990007600A KR19990046408A (ko) 1999-03-05 1999-03-05 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법

Publications (1)

Publication Number Publication Date
KR19990046408A true KR19990046408A (ko) 1999-07-05

Family

ID=54781133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007600A KR19990046408A (ko) 1999-03-05 1999-03-05 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법

Country Status (1)

Country Link
KR (1) KR19990046408A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084316A1 (en) * 2000-05-02 2001-11-08 Yang Sei Yang Rapid debugging method on rapid prototyping apparatus for complex embedded system
KR20020032256A (ko) * 2000-10-26 2002-05-03 윤지녕 통합 임베디드 시스템 및 이의 구현 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084316A1 (en) * 2000-05-02 2001-11-08 Yang Sei Yang Rapid debugging method on rapid prototyping apparatus for complex embedded system
KR20020032256A (ko) * 2000-10-26 2002-05-03 윤지녕 통합 임베디드 시스템 및 이의 구현 방법

Similar Documents

Publication Publication Date Title
Chou et al. The chinook hardware/software co-synthesis system
EP1004072B1 (en) Embedded graphical programming system
EP1004085B1 (en) System and method for converting graphical programs into hardware implementations
Lin et al. Synthesis of concurrent system interface modules with automatic protocol conversion generation
WO2002061576A2 (en) System, method and article of manufacture for interface constructs in a programming language capable of programming hardware architectures
WO2002061580A2 (en) System, method and article of manufacture for successive compilations using incomplete parameters
JP7122969B2 (ja) マイクロコントローラのデータ転送をプログラミングするシステムおよび方法
US20040163072A1 (en) Electronic design automation with automatic generation of hardware description language (HDL) code
EP1420351A2 (en) PLD debugging hub
JP2004139458A (ja) プログラム開発支援装置、プログラム実行装置、コンパイル方法およびデバッグ方法
CN109144849B (zh) 一种嵌入式软件调测方法
KR19990046408A (ko) 복합내장형시스템을위한신속프로토타이핑장치및그것을이용한신속프로토타이핑방법
KR20000076780A (ko) 복합 내장형 시스템을 위한 신속 프로토타이핑 장치 및그것을 이용한 신속 프로토타이핑 방법
KR20010100961A (ko) 내장형 시스템을 위한 신속 프로토타이핑 장치에서의 신속디버깅 방법
KR20010093402A (ko) 내장형 시스템을 위한 신속 프로토타이핑 장치 및 이를이용한 디버깅 방법
KR20010007048A (ko) 내장형 시스템을 위한 신속 프로토타이핑 장치에서의 신속디버깅 방법
JP2000112736A (ja) プログラム作成装置
KR20020032653A (ko) 복합 내장형 시스템 설계검증을 위한 복합 신속프로토타이핑 장치 및 그것을 이용한 신속 검증 방법
JP2803090B2 (ja) Ｍｐｕシミュレーション方法及びｍｐｕシミュレータ
Currie et al. PSoC Creator
US11921614B2 (en) System and method for developing, testing and debugging software for microcontrollers
KR100255801B1 (ko) 전전자 교환기에 있어서 지정된 프로세서의 디버깅 방법
Dolinsky et al. Computer-Aided design of microprogrammed devices
Wan et al. Research on DSP function configuration method based on ATE
Oualline Bare Metal C: Embedded Programming for the Real World

Legal Events

Date Code Title Description
A201 Request for examination