KR20050021358A - 희생층을 에칭하기 위한 도전성 에칭 정지층 - Google Patents

희생층을 에칭하기 위한 도전성 에칭 정지층 Download PDF

Info

Publication number
KR20050021358A
KR20050021358A KR10-2004-7021403A KR20047021403A KR20050021358A KR 20050021358 A KR20050021358 A KR 20050021358A KR 20047021403 A KR20047021403 A KR 20047021403A KR 20050021358 A KR20050021358 A KR 20050021358A
Authority
KR
South Korea
Prior art keywords
metallic electrode
sacrificial layer
layer
electrode
ribbon
Prior art date
Application number
KR10-2004-7021403A
Other languages
English (en)
Inventor
제임스 에이. 헌터
Original Assignee
실리콘 라이트 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 라이트 머신즈 코포레이션 filed Critical 실리콘 라이트 머신즈 코포레이션
Priority to KR10-2004-7021403A priority Critical patent/KR20050021358A/ko
Publication of KR20050021358A publication Critical patent/KR20050021358A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

일 실시예에서, 미소 장치는, 제1 금속성 전극 위에 희생층을 퇴적하는 단계와; 상기 희생층 위에 가동 구조물을 형성하는 단계와; 상기 희생층을 희유 기체 불화물로 에칭하는 단계에 의해 형성된다. 금속성 전극이 희생층 에칭시에 정지층으로도 기능하는 금속 재료로 구성되기 때문에, 전하는 금속성 전극 내에 상당한 양으로 쌓이지는 않는다. 이는 가동 구조물의 구동 특성을 안정화하는 것을 도와준다. 일 실시예에서, 가동 구조물은 광 변조기의 리본이다.

Description

희생층을 에칭하기 위한 도전성 에칭 정지층{CONDUCTIVE ETCH STOP FOR ETCHING A SACRIFICIAL LAYER}
본 발명은 일반적으로 미소 장치(micro device)에 관한 것인데, 더 특정하게는 미소 기계 시스템 구조 및 제조 방법에 관한 것인데, 이것에만 제한되는 것은 아니다.
미소 전기 기계적 시스템(micro electromechanical system, MEMS)은 전형적으로는 전기 신호들을 사용하여 가동될 수 있는 미소 기계 구조물을 포함한다. MEMS 장치의 예로서는, 캘리포니아, 서니베일에 소재한 실리콘 광 머신스 사(Silicon Light Machines Inc.)로부터 구득가능한 격자형 광 밸브(Grating Light ValveTM, GLV)가 있다. GLV 형 장치들은 그 전체가 여기 참조에 의해 본 명세서에 통합되는 이하의 개시 문서들에서 설명되었다: 블룸 등에게 허여된 미국특허 번호 제5,311,360호, 및 블룸 등에게 허여된 미국특허 번호 제 5,841,579호, 및 본스타인 등에게 허여된 미국특허번호 제5,661,592호.
일반적으로 말하면, GLV 형 장치는 광 변조기이다. 이는, 예를 들어, 비디오, 프린팅, 및 광 스위칭을 포함하는 여러 응용예들에서 사용될 수 있다. GLV 형 장치는 '리본(ribbon)' 으로 지칭되는 가동 구조물(movable structure)의 어레이를 포함한다. 리본은 전형적으로는, 탄성 성질의(resilient) 매달린 구조물 상에 형성된 금속층을 포함한다. 리본 하부에는, 금속층과 연계하여 작동하는 하부 전극이 있는데, 이 금속층은 상부 전극으로 기능한다. 공기 갭이 금속층으로부터 하부 전극을 분리시킨다. 리본과 하부 전극 사이에 전압 차를 가하면, 리본을 하부 전극 쪽으로 밀어내는 정전계가 발생한다. 그에 따라 반사성 금속층 상에 입사하는 광은 가해진 전압을 제어함으로써 반사 또는 회절에 의해 변조될 수 있다.
제어 신호, 예를 들어, 가해진 전압에 대한 GLV 형 장치의 응답은 "구동 특성" 으로서 지칭된다. 이상으로부터 알 수 있듯이, 장치의 구동 특성이 좋아질수록, 광을 더 양호하게 변조할 수 있다. 따라서, 비교적 안정된 구동 특성을 갖는 GLV 형 장치를 갖는 것이 바람직하다.
도 1은 종래의 GLV 형 장치의 단면도를 개략 도시한 도면.
도 2a 내지 도2m은 본 발명의 실시예에 따라 제조되는 GLV 형 장치의 측단면도를 개략 도시한 도면.
도 3은 본 발명의 일 실시예에 따라 미소 장치를 형성하는 방법의 흐름도.
서로 다른 도면들에서 동일한 참조 번호를 사용하는 것은 동일하거나 유사한 소자들을 표시한다. 도면들은 특별한 언급이 없으면 스케일이 반드시 맞추어져 있지는 않다.
일 실시예에서, 미소 장치는, 금속성 전극 위에 희생층을 퇴적하는 단계와; 상기 희생층 위에 가동 구조물을 형성하는 단계와; 상기 희생층을 희유 기체 불화물(noble gas fluoride)로 에칭하는 단계에 의해 형성된다. 금속성 전극이 희생층 에칭시에 에칭 정지층으로도 기능하는 금속 재료로 구성되기 때문에, 전하는 금속 전극 내에 상당한 양으로 쌓이지는 않는다. 이는 가동 구조물의 구동 특성을 안정화하는 것을 도와준다. 일 실시예에서, 가동 구조물은 광 변조기의 리본이다.
본 발명의 이런 특징과 그밖의 특징은 첨부 도면과 청구항들을 포함하는 본 개시 전체를 읽어보면, 당업자에게 명백해질 것이다.
본 개시에서, 프로세스 파라미터들, 재료들, 프로세스 공정들, 및 구조들 등의 수많은 상세 사항들이 본 발명 실시예의 철저한 이해를 도모하기 위해 제시되었다. 그러나, 당업자는 본 발명이 특정 상세 사항들의 하나 또는 그 이상의 것이 없이도 실시될 수 있다는 점을 알 것이다. 그밖의 경우에, 공지된 상세 사항들은 본 발명의 요점을 흐리지 않기 위해서, 보여지거나 설명되지 않았다.
더나아가, 본 발명의 실시예들은 GLV형 장치의 맥락 하에서 여기서 설명된다. 그러나, 본 발명은 이것에만 제한되지 않으며, 가동 미소 기계적 구조물을 갖는 집적 회로들 등의, 일반적인 MEMS 장치들에서 또는 그밖의 미소 장치들에서 사용될 수 있다. 또한, 본 개시에서 사용하는 바로는, "위에(over)" 또는 "아래에(under)" 라는 용어들은 서로 직접 접할 수도 있고 그렇지 않을 수도 있는 상대적 배치를 지칭하는데, 즉, 두개의 재료들은 또다른 재료 또는 공기 갭에 의해 분리될 수 있다.
이제 도 1을 참조하면, 종래의 GLV 형 장치(100)의 단면의 개략도가 도시되었다. 도 1 및 본 개시의 모든 다른 도면들이 스케일이 꼭 맞추어져 있지는 않다는 점을 주의하라. 또한, GLV형 장치가 전형적으로는 하나 이상의 리본을 포함하지만, 예시의 명료성을 기하기 위해, 하나의 리본만이 도면들에서 도시되었다.
장치(100)는 탄성 구조물(103) 및 금속층(102)을 포함하는 리본(110)을 포함한다. 금속층(102)은 전형적으로는 알루미늄 층이고, 탄성층(103)은 전형적으로는 실리콘 질화물(Si3N4) 층이다. 공기 갭(101)은 리본(110)을 하부 전극(107)으로부터 분리한다. 리본(110)이 하부 전극(107)을 향해 휘어질 수(flexed) 있으므로, 리본(110)은 '가동 구조물' 이라고 지칭될 수 있다. 금속층(102)과는 달리, 하부 전극(107)은 전형적으로는 폴리실리콘 등의 비금속 재료로서 만들어진다. 폴리실리콘은 n형 도펀트(예로, 인)로 고농도 도핑되어 전극으로서 사용될 수 있다. 폴리실리콘은 전통적으로는 표준 집적 회로 제조 공정과 호환되기 때문에, 양호한 전극 재료로서 여겨진다. 추가적으로, 폴리실리콘은 적어도 550℃ 의 온도까지 안정적인 데, 이 온도에서 비결정질 실리콘 층이, 이하에서 논의하는 대로, 기저 전극(107) 상에 퇴적된다.
공기 갭(101)은 공기 갭(101)에 의해 점유되는 공간에 비결정질 실리콘을 퇴적하고 이후 비결정질 실리콘을 크세논 이불화물(XeF2)로서 등방적으로 에칭함으로써 형성된다. 비결정질 실리콘은 550℃ 근방에서 저압 CVD 공정을 사용하여 하부 전극(107) 상에 퇴적된다. 비결정질 실리콘의 에칭 동안에 폴리실리콘 하부 전극(107)을 보호하기 위해서, 박막 실리콘 이산화물(SiO2)층(104)이 하부 저극(107) 상에 퇴적된다. 즉, 실리콘 이산화물층(104)이 비결정질 실리콘 에칭에 대한 에칭 정지층으로서 기능한다. 도1에 도시된 대로, 하부 전극(107)은 격리층(105)(예로 실리콘 이산화물 층) 위에 형성되며, 이는 그 다음에는 기판(106)(예로, 실리콘 기판)상에 있게 된다.
리본(110)의 움직임은 리본(110)과 하부 전극(107) 사이에 전압차를 가함으로써 제어될 수 있다. 전압 차는 리본(110)을 하부 전극(107)쪽으로 밀어내는 전계를 생성한다. 금속층(102)이 특정의 파장 또는 파장 범위의 광에 대해 평활한(smooth) 응답특성을 갖는 금속 재료로 형성되기 때문에, 적합한 파장의 입사광은 리본(110)이 밀려졌는지의 여부에 좌우되어 금속층(102)에서 회절되거나 또는 그로부터 반사되어 나갈 수 있다.
장치(100)가 대부분의 응용예들에 대해 적합하기는 하지만, 그 구동 특성은 시간 경과에 따라 변화될 수 있다. 즉, 다른 시간들에서 동일한 전압차를 가하더라도, 동일한 리본(110)의 움직임을 낳지 않을 수도 있다. 본 발명자는 하부 전극(107) 상에 배치된 비도전성 에칭 정지층(예로, 실리콘 이산화물 층(104))을 사용하면, 이런 문제의 해결에 기여한다는 점을 발견했다. 비도전성 에칭 정지층이 유전체이므로, 임의의 이온 전하들이 에칭 정지층을 마주보는 하부 전극(107)의 표면 상에 쌓일 수 있다. 전하 축적은 리본(110)을 움직이기 위해 발생된 전계를 차단하여서 장치(199)의 구동 특성에 나쁜 영향을 주게 된다. 본 발명의 일 실시예에서, 하부 전극은 금속 재료로 만들어진다. 금속 재료는 바라지 않는 전하 축적을 방지하기 위한 도전성 에칭 정지층으로서도 기능한다.
도 2a 내지 도 2m은 본 발명의 실시예에 따라서 제조되고 있는 GLV 형 장치의 측단면도를 개략 도시하였다. 도2a 내지 도2m은 스케일에 맞추어져 있지 않다.
도2a에서, 격리층(205)은 기판(206) 위에 퇴적된다. 기판(206)은 실리콘 기판이 될 수 있고, 격리층(205)은 열산화법에 의해 1㎛ 의 두께로 성장된 실리콘 이산화물층이 될 수 있다. 격리층(205)은 다음 차례에 퇴적된 금속층(207')을 기판(206)으로부터 격리한다.
도 2b에서, 금속층(207')은 격리층(205) 위에 퇴적된다. 이하에서 논의하는대로, 금속층(207')은 물리적 증착에 의해 약 1000옹스트롬(즉, 1000×10-10 m)의 두께를 갖도록 퇴적된 티탄 층일 수 있다.
도2c에서, 금속성 전극들(207)(예로, 207A, 207B) 은 금속층(207')을 패터닝하고 에칭함으로써 형성된다. 양호하게는, 금속성 전극(207)은 양호한 도전성을 갖는 금속 재료로 만들어진다. 예를 들어, 금속성 전극(207)은 250 μΩ-㎝ 이하의 전도도를 가질 수 있다. 추가로, 금속성 전극(207)은 양호하게는 자신이 겪게 되는 처리 온도의 범위에 걸쳐서 안정한 재료로 만들어진다. 예를 들어, 금속성 전극(207)은 양호하게는 약 900℃ 까지의 온도에서, 녹거나, 승화하거나, 산화되거나, 박리되거나, 또는 인접 재료들과 나쁜 반응을 일으키지 않는다. 금속 전극(207)이 희생층을 제거하기 위한 차순의 에칭 공정에서 에칭 정지층으로서도 기능하기 때문에, 금속층(207)은 양호하게는 희생층 에칭제에 의해 상당한 정도로 에칭되지는 않는 재료로 만들어지다.
전통적인 집적 회로 제조 공정에서 금속성 전극들(207)의 집적을 촉진시키기 위해, 금속성 층(207)은 양호하게는 CMOS(Complementary Metal-Oxide Semiconductor) 등의 표준 집적 회로 제조 공정과 호환될 수 있는 금속성 재료로서 만들어진다. 비슷하게, 금속 전극(207)은 종래의 패터닝 및 에칭 기술을 사용하여 양호하게는 형성될 수 있다.
금속성 전극(207)은 (a) 기판 상에 금속층을 퇴적하고, (b) 이 금속층을 패터닝하고 에칭하여 금속 전극을 형성하고, (c) 이후 이를 "원료" 라고 불리는 또다른 재료와 비교적 높은 온도에서 반응시켜서 금속 전극의 조성을 변화시키는 것에 의해 제조될 수 있다.
일 실시예에서, 금속성 전극들(207)은 티탄 질화물(TiN)을 포함한다. 먼저 티탄을 물리적 증착법에 의해 약 1000 옹스트롬의 두께로 퇴적함으로써 분리층(205) 상에 티탄 질화물로 된 금속성 전극(207)이 형성될 수 있다. 그 후 티탄은 패터닝되고 에칭되어 금속성 전극을 형성하게 된다. 금속성 전극을 형성한 다음에는 약 1050℃에서 약 30초 동안 암모니아를 이용한 급속 열처리(RTP : rapid thermal processing)가 행해진다. 금속 열처리 중의 암모니아는 원료 구실을 하고, 티탄 금속 전극에게 질소를 제공한다. 즉, 암모니아는 티탄과 반응하여 티탄 질화물을 형성하게 된다.
먼저 티탄층을 패터닝하고 에칭한 다음에 티탄을 질소 원료 가스에 노출시킴으로써 티탄 질화물의 금속성 전극(207)을 형성하는 것에는 몇 가지 이점이 있다. 하나는, 결과물로서의 티탄 질화물이 실리콘 이산화물의 분리층(205)과 반응하여 그들의 계면에서 티탄 산화물을 형성하게 된다. 이로 인해 금속성 전극(207)과 분리층(205) 간의 양호한 접착력이 생긴다. 또한, 티탄을 암모니아와 반응시키기 전에 티탄을 패터닝 및 에칭함으로써, 금속성 전극(207)의 모든 측벽들이 암모니아에 노출되어, 측벽들에 티탄 질화물이 풍부해진다.
응용예에 따라서는, 티탄 질화물의 금속성 전극(207)은 질소를 포함하는 공정실(process chamber) 내에서 티탄을 반응적으로 스퍼터링함으로써 형성될 수도 있다.
티탄 질화물은 도 2a-2m의 제조 공정 예에서 그것을 금속성 전극(207)으로서 적당하게 하는 몇 가지 특성이 있다. 티탄 질화물은 전도성이 양호하고(약 50-100 μΩ-cm) 적어도 약 1200℃ 까지의 온도에서 안정되고, 약 900℃ 까지의 온도에서 실리콘(일 실시예에서 희생층으로 사용되는 재료)과 반응하지 않고, 표준 집적 회로 제조 공정들과 호환성이 있고, 접착력이 양호하고, 자외선(UV)에서 적외선(IR)까지의 파장의 광에 대해 광학적으로 평탄한 특성을 갖는다. 게다가, 티탄 질화물은 일 실시예에서 비결정성(amorphous) 실리콘의 희생층을 제거하기 위해 사용되는 크세논 이불화물(xenon difluoride)과 같은 희유 기체 불화 에칭제에 의해 상당한 정도로 에칭되지는 않는다. 따라서, 티탄 질화물의 금속성 전극(207)은 비결정성 실리콘 에칭에서 도전성 에치 정지층의 구실을 할 수 있다. 본 개시 내용에 비추어서, 당업자라면 특정 응용들에서는 다른 금속 재료를 사용할 수 있다. 예를 들면, 텅스텐 실리사이드(WSi2)가 금속성 전극 재료로서 사용될 수도 있다.
도 2d에서 계속하여, 도 2c의 샘플 위에 보호층(204)이 퇴적된다. 후술하는 바와 같이, 어떤 금속성 전극들(207)은 리본 아래의 하부 금속 전극으로 사용될 수 있고 다른 금속성 전극들(207)은 리본을 리드 어레이에 전기적으로 결합시키기 위한 금속 패드로서 사용될 수 있다(도 2m 참조). 도 2a 내지 도 2m의 예에서, 하부 전극으로서 사용될 금속성 전극(207)은 "금속성 전극(207A)"이라고 하고, 금속 패드로서 사용될 금속성 전극(207)은 "금속성 전극(207B)"이라고 한다. 보호층(204)은 금속성 전극(207A)의 에칭 중에 금속성 전극(207B)을 보호한다. 일 실시예에서, 보호층(204)은 플라스마 강화 화학 증착법(plasma-enhanced chemical vapor deposition)에 의해 약 2000 옹스트롬의 두께로 퇴적된 실리콘 이산화물층이다.
도 2e에서, 보호층(204)이 패터닝되고 에칭되어 금속 전극(207A)이 노출된다. 일 실시예에서, 보호층(204)은 불화 수소 산(HF)으로 구성되는 에칭제를 이용하여 에칭된다.
도 2f에서, 도 2e의 샘플 위에 희생층(211)이 퇴적된다. 일 실시예에서, 희생층(211)은 550℃ 근방에서 저압 CVD 법에 의해 약 1㎛ 내지 3㎛의 두께로 퇴적된 비결정성 실리콘 층이다. 그 후에 희생층(211)은 제거되어 금속성 전극(207A)과 리본(200) 사이에 공기 갭(201)이 형성될 것이다(도2m 참조).
도 2g에서, 희생층(211)이 패터닝되고 에칭되어 금속성 전극(207A)의 위에 있지 않은 희생층(211)의 부분들이 제거되고 공동(212)이 형성된다. 그 후 공동(212)은 리본(200)을 단단히 고정시키도록 리본 재료로 채워진다.
도 2h에서, 도 2g의 샘플 위에 리본 재료(202)가 퇴적된다. 리본 재료(202)는 바람직하게는 파손되지 않고 반복적으로 휘어질 수 있는 탄성 재료이다. 일 실시예에서, 리본 재료(202)는 저압 CVD 법에 의해 약 1000 옹스트롬의 두께로 퇴적된 실리콘 질화물을 포함한다.
도 2i에서, 리본 재료(202)와 보호층(204)을 통하여 비아(213)가 형성된다. 비아(213)는 금속성 전극(207B)을 노출시킨다. 그 후에 비아(213)는 제어 신호와 같은 외부 신호를 리본(200)의 상부 전극에 결합시키기 위한 금속으로 채워진다.
도 2j에서, 도 2i의 샘플 위에 금속층(221)이 퇴적된다. 금속층(221)은 후속하여 퇴적되는 금속층(222)과 비교하여 상대적으로 두껍다(도 2l 참조). 이에 따라서 금속층(221)의 퇴적이 비아(213)를 채우는 적절한 단차 피복(step coverage)을 갖게 된다. 일 실시예에서, 금속층(221)은 물리적 증착법에 의해 약 0.5㎛의 두께로 퇴적된 알루미늄을 포함한다.
도 2k에서, 금속층(221)이 패터닝되고 에칭되어 금속성 전극(207A)의 위에 있는 금속층(221)의 부분들이 제거된다.
도 2l에서, 도 2k의 샘플 위에 금속층(222)이 퇴적된다. 금속층(222)의 부분들은 리본의 일부이고 광을 변조하도록 휘어질 것이기 때문에, 금속층(222)은 금속층(221)과 비교하여 상대적으로 얇다. 일 실시예에서, 금속층(222)은 물리적 증착법에 의해 750 옹스트롬의 두께로 퇴적된 알루미늄을 포함한다.
도 2m에서, 금속성 전극(207A)과 리본 재료(202) 사이의 희생층(211)의 부분들이 금속성 전극(207A)을 에치 정지층으로 이용하여 제거된다. 이 에칭 단계로 인해 공기 갭들(201)이 형성된다. 일 실시예에서, 도 2l의 샘플을 희유 기체 불화물을 포함하는 환경 내에 배치함으로써 비결정성 실리콘의 희생층(211)이 제거된다. 바람직하게는, 희유 기체 불화물은 크세논 이불화물을 포함한다. 사용될 수 있는 다른 희유 기체 불화물들은 크립톤과 아르곤의 것들을 포함한다. 크세논 이불화물이 미소 전기 기계적 시스템들(MEMS)에서 에칭제로서 사용되었다는 것에 주목해야 할 것이다. 예를 들면, Pister에게 허여된 미국 특허 5,726,480호는 MEMS 디바이스들의 제조 시에 크세논 이불화물을 사용하는 것을 개시하고 있다. 2001년 9월 13일에 Mike Burner에 의해 출원된 발명의 명칭이 "MICROELECTRONIC MECHANICAL SYSTEM AND METHODS"인 미국 출원 09/952,626호 역시 크세논 이불화물을 에칭제로 사용하는 것을 개시하고 있다. Pister와 Burner에 의한 전술한 개시 내용의 전체가 본 명세서에 참조에 의해 반영된다.
도 2m에 도시된 바와 같이, 리본 재료(202)와 금속층(222)을 포함하는 리본(200) 아래에 금속성 전극(207A)이 형성된다. 리본(200)은 도 2m에서 점원(dashed circle)으로 식별되어 있다. 리본(200)은 "가동 구조물" 의 예이다. 왜냐하면 리본(200)은 금속성 전극(207A)과 리본(200) 사이에 전압차가 가해졌을 때 금속성 전극(207A) 쪽으로 휘어질 수 있기 때문이다. 그 전압차를 제어하는 것에 의해 금속층(222)에 입사하는 광의 변조가 가능하게 된다.
도 2m에서, 금속층(222)은 상부 전극으로서 기능하고 금속성 전극(207A)은 하부 전극으로서 기능한다. 리본(200)과 금속성 전극(207A) 사이에 전압차를 가하기 위해, 기판(206)이 접지 전위로 유지된 상태에서 금속층(222)에 전압이 인가될 수 있다. 금속성 전극(207B)에 결합된 리드(예를 들면, 상호 접속선 또는 배선)에 전압을 인가함으로써 금속층(222)에 전압이 인가될 수 있다. 이는 도 2m에 도시된 바와 같이 금속 전극(207B)은 금속층(221)에 결합되고, 이 금속층(221)은 금속층(222)에 결합되기 때문이다. 금속성 전극(207B)은 금속층(222)에 전압과 같은 외부 제어 신호가 인가될 수 있게 하는, 리드 어레이에 결합된 금속 패드일 수 있다. 종래의 리본과 달리, 리본(200)은 하부 전극에 전하가 축적되는 것을 방지하기 위해 유전체 코팅이 없는 금속성 하부 전극을 사용한다. 여러 이점들 가운데서도, 이것은 보다 안정된 구동 특성을 가능케 한다.
도 3은 본 발명의 실시예에 따라서 미소 장치를 형성하는 방법에 대한 흐름도를 도시한다. 단계 (302)에서, 기판 위에 하부 금속성 전극(예를 들면, 금속성 전극(207A))이 형성된다.
단계 (304)에서, 하부 금속성 전극 위에 희생층(예를 들면, 희생층(211))이 퇴적된다.
단계 (306)에서, 희생층 위에 가동 구조물(예를 들면, 리본(200))이 형성된다. 이 가동 구조물은 탄성 구조물(예를 들면, 리본 재료(202)) 및 이 탄성 구조물 위의 상부 금속성 전극(예를 들면 금속층(222))을 포함할 수 있다.
단계 (308)에서, 가동 구조물과 하부 금속 전극 사이의 희생층이 희유 기체 불화물 에칭제를 사용하여 제거된다. 이로 인해 전압과 같은 제어 신호의 인가 시에 가동 구조물이 하부 금속성 전극 쪽으로 휘어질 수 있게 하는 공기 갭이 형성된다.
이상 본 발명의 특정 실시예들이 제시되었지만, 이들 실시예는 예시를 위한 것일 뿐 한정적인 것이 아니라는 것을 이해해야 할 것이다. 이 개시 내용을 읽은 당업자에게는 많은 부가적인 실시예들이 명백할 것이다. 따라서, 본 발명은 이하의 청구항들에 의해서만 한정된다.

Claims (20)

  1. 미소 장치(micro device)를 형성하는 방법으로서,
    제1 금속성 전극 위에 희생층을 퇴적하는 단계와;
    상기 희생층 위에 가동 구조물(movable structure)을 형성하는 단계와;
    상기 제1 금속성 전극과 상기 가동 구조물 사이에 공기 갭을 형성하기 위해 상기 가동 구조물과 상기 제1 금속 전극 사이의 상기 희생층을 희유 기체 불화물(noble gas fluoride)로 에칭하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 제1 금속성 전극은 티탄 질화물을 포함하는 방법.
  3. 제1항에 있어서, 상기 희생층은 약 500℃보다 높은 온도에서 퇴적되는 방법.
  4. 제1항에 있어서, 상기 희생층은 비결정성 실리콘을 포함하는 방법.
  5. 제1항에 있어서, 상기 희유 기체 불화물은 크세논 이불화물(xenon difluoride)을 포함하는 방법.
  6. 제1항에 있어서, 상기 희생층 위에 상기 가동 구조물을 형성하는 단계는,
    상기 희생층 위에 리본(ribbon) 재료를 퇴적하는 단계와;
    상기 리본 재료 위에 금속을 퇴적하는 단계
    를 포함하는 방법.
  7. 제6항에 있어서, 상기 리본 재료는 실리콘 질화물을 포함하는 방법.
  8. 제6항에 있어서, 상기 금속은 알루미늄을 포함하는 방법.
  9. 제1항에 있어서, 상기 제1 금속성 전극은 적어도 약 900℃ 까지의 온도에서 안정된 재료로 이루어지는 방법.
  10. 제1항에 있어서,
    기판 위에 티탄을 퇴적하고 상기 티탄을 암모니아를 포함하는 환경에 노출시킴으로써 상기 제1 금속성 전극을 형성하는 단계를 더 포함하는 방법.
  11. 제1 금속성 전극 위의 실리콘층 - 상기 제1 금속성 전극은 상기 실리콘층에 대한 후속 등방성 에칭에서 에칭 정지층의 구실을 함 - 과;
    상기 실리콘층 위의 탄성(resilient) 구조물
    을 포함하는 미소 장치.
  12. 제11항에 있어서, 상기 탄성 구조물은 광 변조기 내의 리본의 일부인 미소 장치.
  13. 제11항에 있어서, 상기 제1 금속성 전극은 티탄 질화물을 포함하는 미소 장치.
  14. 제11항에 있어서, 상기 탄성 구조물 위의 제2 금속성 전극을 더 포함하는 미소 장치.
  15. 제11항에 있어서, 상기 탄성 구조물은 실리콘 질화물을 포함하는 미소 장치.
  16. 제14항에 있어서, 상기 제2 금속성 전극은 알루미늄을 포함하는 미소 장치.
  17. 제14항에 있어서, 상기 제1 금속성 전극 아래의 산화물층을 더 포함하는 미소 장치.
  18. 미소 장치를 형성하는 방법으로서,
    제1 금속성 전극 위에 희생층을 퇴적하는 단계와;
    상기 제1 금속성 전극과 가동 구조물 사이에 공기 갭을 형성하기 위하여 상기 희생층을 희유 기체 불화물로 등방성 에칭하는 단계
    를 포함하는 방법.
  19. 제18항에 있어서, 상기 희생층을 퇴적하는 단계는 상기 제1 금속성 전극 위에 비결정성 실리콘층을 퇴적하는 단계를 포함하는 방법.
  20. 제18항에 있어서, 상기 가동 구조물은,
    상기 희생층 위의 탄성 구조물과;
    상기 탄성 구조물 위의 제2 금속성 전극
    을 포함하는 방법.
KR10-2004-7021403A 2002-06-28 2003-05-30 희생층을 에칭하기 위한 도전성 에칭 정지층 KR20050021358A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-7021403A KR20050021358A (ko) 2002-06-28 2003-05-30 희생층을 에칭하기 위한 도전성 에칭 정지층

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/187,028 2002-06-28
KR10-2004-7021403A KR20050021358A (ko) 2002-06-28 2003-05-30 희생층을 에칭하기 위한 도전성 에칭 정지층

Publications (1)

Publication Number Publication Date
KR20050021358A true KR20050021358A (ko) 2005-03-07

Family

ID=41784247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7021403A KR20050021358A (ko) 2002-06-28 2003-05-30 희생층을 에칭하기 위한 도전성 에칭 정지층

Country Status (1)

Country Link
KR (1) KR20050021358A (ko)

Similar Documents

Publication Publication Date Title
US20050260782A1 (en) Conductive etch stop for etching a sacrificial layer
US20050068627A1 (en) Tunable optical filter and method of manufacturing same
US6861277B1 (en) Method of forming MEMS device
EP1484281B1 (en) MEMS device and method of forming MEMS device
JP2007299008A (ja) 光空洞からなる物品
JP2014522510A (ja) 調整可能なマイクロメカニカルファブリー・ペローの干渉計およびその製造方法
US7163872B2 (en) Tunable-wavelength optical filter and method of manufacturing the same
JP2007141835A (ja) 高周波マイクロマシンスイッチ及びその製造方法
US6790698B2 (en) Process for integrating dielectric optical coatings into micro-electromechanical devices
US10732041B2 (en) Microelectromechanical (MEMS) fabry-perot interferometer, apparatus and method for manufacturing fabry-perot interferometer
US20020126455A1 (en) Tiled microelectromechanical device modules and fabrication methods
US7348535B2 (en) Metal line structure of optical scanner and method of fabricating the same
GB2304918A (en) Tin film actuated mirror
KR20050021358A (ko) 희생층을 에칭하기 위한 도전성 에칭 정지층
US7045381B1 (en) Conductive etch stop for etching a sacrificial layer
JPH1082960A (ja) 薄膜アクチュエーテッドミラーアレイ及びその製造方法
US7180651B2 (en) Spacer fabrication process for manufacturing reflective stealth mirrors and other MEMS devices
US6781735B2 (en) Fabry-Perot cavity manufactured with bulk micro-machining process applied on supporting substrate
KR100672249B1 (ko) 실리콘 마이크로 미러의 제작 방법
JP4349548B2 (ja) 光変調装置の製造方法
KR0181026B1 (ko) 광로 조절 장치의 제조방법
KR100209400B1 (ko) 광로조절장치의 제조방법
JP2004029178A (ja) マイクロマシンおよびその製造方法
KR19980030146A (ko) 박막형 광로 조절 장치 어레이의 제조하는 방법
JP2002500783A (ja) 薄膜アクチュエーテッドミラーアレイの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application