JP2002500783A - 薄膜アクチュエーテッドミラーアレイの製造方法 - Google Patents

Abstract

(57)【要約】 本発明による薄膜アクチュエーテッドミラーアレイの製造方法は、基板の上に薄膜犠牲層を被着し、薄膜犠牲層の上にＭ×Ｎ個の空スロットのアレイを生成し、空スロットを有する薄膜犠牲層の上に弾性層を被着し、弾性層をＭ×Ｎ個の弾性部材のアレイにパターニングし、基板の上にＭ×Ｎ個のスイッチング素子のアレイを形成し、弾性部材及びスイッチング素子の各上部に、パッシベーション層及び食刻液流入防止層を被着し、弾性部材が露出されるようパッシベーション層及び食刻液流入防止層を選択的に取り除き、各弾性部材の上にＭ×Ｎ個の第２薄膜電極のアレイ及びＭ×Ｎ個の電気的に変形可能な薄膜部のアレイを形成し、Ｍ×Ｎ個の第１薄膜電極のアレイ及び接触部材のアレイを形成し、薄膜犠牲層を取除いて、Ｍ×Ｎ個の駆動構造体のアレイを形成し、Ｍ×Ｎ個の駆動構造体のアレイを犠牲材料で覆い、犠牲材料の上にミラー層を被着し、ミラー層をＭ×Ｎ個のミラーのアレイにパターニングし、犠牲材料を取除いてＭ×Ｎ個の薄膜アクチュエーテッドミラーアレイを形成する。能動マトリクスが熱による損傷を受けるのを防止するために、本発明の方法では、高温プロセスが全て完了した後にＭ×Ｎ個のスイッチング素子を基板上に形成して、スイッチング素子のアレイが熱による損傷を受ける可能性を低くしている。

Description

【発明の詳細な説明】 薄膜アクチュエーテッドミラーアレイの製造方法発明の属する技術分野 本発明は、光投射システムに用いられるＭ×Ｎ個（Ｍ、Ｎは正の整数）の薄膜 アクチュエーテッドミラーアレイに関し、特に、製造工程のなかの高温プロセス による影響を小さくすることができる該アレイの製造方法に関するものである。背景技術 通常、従来型のさまざまなビデオディスプレイシステムのなかで、光投射シス テムは高画質の画像を大画面で提供し得るものとして知られている。そのような 光投射システムにおいて、ランプから発せられた光線は、例えばＭ×Ｎ個のアク チュエーテッドミラーのアレイに一様に投射される。ここで、各ミラーは各アク チュエータに結合されている。これらのアクチュエーターは、印加された電界に 応じて変形する圧電材料または電歪材料のような電気的に変形可能な材料からな る。 各ミラーから反射した光線は、例えば光学バッフルの開口に入射する。各アク チュエーターに電気信号を供給することによって、各ミラーの入射光線に対する 相対的な位置が変わり、各ミラーからの反射光線の光路が偏向される。各反射光 線の光路が変わると、開口を通過する各ミラーから反射された光線の光量が変わ ることによって光の強さが変調される。開口を経て変調された光線は、投射レン ズ等の適切な光学装置を介して投射スクリーンに入射し、その上に像を表示する 。 第１Ａ図〜第１Ｉ図は、Ｍ×Ｎ個（Ｍ、Ｎは正の整数）の薄膜アクチュエーテ ッドミラー２０１よりなるアレイ２００の製造方法を説明するための図であって 、本特許出願と出願人を同じくする、“THIN FILM ACTUATED MIRROR ARRAY FOR USE IN AN OPTICAL PROJECTION SYSTEM”なる名称のＰＣＴ出願ＰＣＴ／ＫＲ９６／００１４２に開 示されている。 アレイ２００の製造工程は、基板１１２と、この基板１１２の上に形成される Ｍ×Ｎ個のスイッチング素子（例えばＭＯＳトランジスタ１１５）とフィールド 酸化層２１６とを有する能動マトリックス１１０の準備から始まる。各ＭＯＳト ランジスタ１１５はソース／ドレイン領域１１７、ゲート酸化層１１８及びゲー ト電極１１９を有する。 その後、例えばリン珪酸塩ガラス（ＰＳＧ）または窒化シリコンからなり、厚 みが０．１〜２μｍの第１パッシベーション層１２０を、例えばＣＶＤ法または スピンコーティング法により能動マトリックス１１０の上に形成する。 第１Ａ図に示すように、窒化物からなり厚みが０．１〜２μｍの食刻液流入防 止層１３０を、例えばスパッタリング法またはＣＶＤ法を用いて第１パッシベー ション層１２０の上に被着する。 次に、食刻液流入防止層１３０の上に第１薄膜犠牲層１４０を形成する。この 薄膜犠牲層１４０は、それが金属よりなる場合はスパッタリング法または蒸着法 によって、それがリン珪酸塩ガラス（ＰＳＧ）よりなる場合にはＣＶＤ法または スピンコーティング法によって、それがポリシリコンよりなる場合はＣＶＤ法に よって形成する。 続いて、Ｍ×Ｎ個の空スロットのアレイを、それぞれの空スロット（図示せず ）が各ＭＯＳトランジスタ１１５のソース／ドレイン領域１１７を取囲むように 、ドライエッチング法またはウェットエッチング法によって薄膜犠牲層１４０に 形成する。 次に、例えば、窒化シリコンのような絶縁性物質からなり厚みが０．１〜２μ ｍの弾性層１５０を、ＣＶＤ法によって空スロットを有する薄膜犠牲層１４０の 上に被着する。 次に、例えばＰｔ／Ｔａのような導電性物質からなり、厚みが０．１〜２μｍ の第２薄膜層１６０を、スパッタリング法または真空蒸着法を用いて弾性層１５ ０の上に形成する。その後、第１Ｂ図の如く、第２薄膜層１６０を、エッチング によって列方向にイソ−カッティング（iso-cut）する。 その後、圧電物質（例えばＰＺＴ）または電歪物質（例えばＰＭＮ）からなり 、厚みが０．１〜２μｍの電気的に変形可能な層（図示せず）を、蒸着法、ゾル −ゲル法、スパッタリング法またはＣＶＤ法によって、第２薄膜層１６０の上に 被着する。 続いて、第１Ｃ図に示すように、電気的に変形可能な薄膜層を、フォトリソグ ラフィー法またはレーザ切断法によりＭ×Ｎ個の電気的に変形可能な薄膜部１７ ５のアレイにパターニングする。 次に、第１Ｄ図に示すように、第２薄膜層１６０及び弾性層１５０を、それぞ れＭ×Ｎ個の第２薄膜電極１６５のアレイ及びＭ×Ｎ個の弾性部１５５のアレイ に、エッチングによりパターニングする。 その後、第１Ｅ図に示すように、各ＭＯＳトランジスタ２１５におけるソース ／ドレイン領域１１７の上部に形成された食刻液流入防止層１３０及び第１パッ シベーション層１２０をエッチングにより選択的に除去して、各ＭＯＳトランジ スタ１１５におけるゲート電極１１９及びゲート酸化層１１８を取囲む不変部１ ２５を残す。 次に、第１Ｆ図に示すように、初めにスパッタリング法または真空蒸着法によ って上記構造を完全に覆うように導電性物質よりなる層（図示せず）を形成し、 その後エッチング法によって該層を選択的に除去することによって、Ｍ×Ｎ個の 第１薄膜電極１８５のアレイ及び接触部材１８３のアレイを形成する。各第１薄 膜電極１８５は電気的に変形可能な薄膜部材１７５の上に位置する。各接触部材 １８３は、第２薄膜電極１ ６５が各ＭＯＳトランジスタ１１５のソース／ドレイン領域１１７と電気的に接 続するように配置される。 次の工程では、例えばリン珪酸塩ガラス（ＰＳＧ）または窒化シリコンからな り、厚みが０．１〜２μｍの第２パッシベーション層１８７を、例えばＣＶＤ法 またはスピンコーティング法によって被着した後、エッチング法によって接触部 材１８３を完全に覆うようにパターニングすることによって、第ＩＧ図に示すよ うなＭ×Ｎ個のアクチュエーテッドミラー構造２１１よりなるアレイ２１０を形 成する。 次に、各アクチュエーテッドミラー構造２１１を第１薄膜保護層（図示せず） で完全に覆う。 続けて、薄膜犠牲層１４０をエッチング法によって除去する。その後、第１Ｈ 図に示すように、第１薄膜保護層が除去することによって、各々が近位端及び遠 位端（図示せず）を有するＭ×Ｎ個の駆動構造体１００のアレイを形成する。 次に、薄膜犠牲層１４０を除去したときに形成された空間に所定の犠牲材料を 充填して、Ｍ×Ｎ個の駆動構造体１００のアレイを被覆することによって、該構 造体が完全に平坦な上面を有するようにする。その後、得られた構造体上に、Ｍ ×Ｎ個の空スロット（図示せず）のアレイを、フォトリソグラフィー法によって 形成する。各空スロットは、形成された構造体の上部から各駆動構造体１００の 遠位端の上まで延在している。 上記の工程の後、光反射性物質（例えばＡｌ）よりなるミラー層（図示せず） 及び薄膜誘電体層（図示せず）を、この順に、空スロットを有する犠牲材料の上 に被着し、その後ミラー層及び薄膜誘電体層を、フォトリソグラフィー法または レーザ切断法によってＭ×Ｎ個のミラー１９０のアレイ及びＭ×Ｎ個の薄膜誘電 体部１９５のアレイにパターニングすることによって、Ｍ×Ｎ個の半完成状態の アクチュエーテッドミラー （図示せず）のアレイを形成する。各ミラー１９０は駆動構造体１００の遠位端 の上に取り付けられる凹部１９７を有する。 次に、各半完成状態のアクチュエーテッドミラーを、第２薄膜保護層（図示せ ず）で完全に覆う。 その後、エッチング法によって犠牲材料が除去する。しかる後、第２薄膜保護 層を除去して、第１Ｉ図に示すようなＭ×Ｎ個の薄膜アクチュエーテッドミラー ２０１よりなるアレイ２００を形成する。 しかしながら、上述の従来のＭ×Ｎ個の薄膜アクチュエーテッドミラー２０１ よりなるアレイ２００の製造方法には、幾つかの欠点がある。例えば、従来の製 造方法では、多くの高温プロセス、特に８００℃の最小温度を必要とする窒化物 製弾性層１４０を形成する初期のプロセスが必要であるが、能動マトリックス１ １０には通常そのような高温に対する耐性がなく熱による損傷を受けることにな るという不都合がある。発明の開示 従って、本発明の主な目的は、その製造における高温プロセスの影響を小さく することができる、光投射システムに用いられるＭ×Ｎ個の薄膜アクチュエーテ ッドミラーアレイの製造方法を提供することにある。 上記の目的を達成するために、本発明の好適実施例によれば、光投射システム に用いられるＭ×Ｎ個（Ｍ、Ｎは正の整数）の薄膜アクチュエーテッドミラーア レイの製造方法であって、基板を準備する過程と、前記基板の上に薄膜犠牲層を 被着する過程と、前記薄膜犠牲層の上にＭ×Ｎ個の空スロットのアレイを形成す る過程と、前記空スロットを有する前記薄膜犠牲層の上に弾性層を被着する過程 と、前記弾性層をＭ×Ｎ個の弾性部材のアレイにパターニングする過程と、前記 基板の上にＭ×Ｎ個のスイッチング素子のアレイを形成する過程と、前記弾性部 材及び前記スイッチング素子のそれぞれの上部に、パッシベーション層及び食刻 液流入防止層を被着する過程と、前記弾性部材が露出するように、前記パッシベ ーション層及び前記食刻液流入防止層を選択的に除去する過程と、前記各弾性部 材の上に、Ｍ×Ｎ個の第２薄膜電極のアレイ及びＭ×Ｎ個の電気的に変形可能な 薄膜部のアレイを形成する過程と、Ｍ×Ｎ個の第１薄膜電極のアレイ及び接触部 材のアレイを形成する過程と、前記薄膜犠牲層を除去して、Ｍ×Ｎ個の駆動構造 体のアレイを形成する過程と、前記Ｍ×Ｎ個の駆動構造体のアレイを犠牲材料で 覆う過程と、前記犠牲材料の上にミラー層を被着する過程と、前記ミラー層をＭ ×Ｎ個のミラーのアレイにパターニングする過程と、前記犠牲材料を除去して、 前記Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイを形成する過程とを含むこ とを特徴とする薄膜アクチュエーテッドミラーアレイの製造方法が提供される。図面の簡単な説明 本発明の上述の目的及び特徴及び他の目的及び特徴は、後述する好適実施例の 説明を、以下に説明する添付の図面とともに参照することにより一層明らかにな るであろう。 第１Ａ図〜第１Ｉ図は、従来のＭ×Ｎ個の薄膜アクチュエーテッドミラーアレ イの製造方法を説明するための概略断面図である。 第２Ａ図〜第２Ｊ図は、本発明によるＭ×Ｎ個の薄膜アクチュエーテッドミラ ーアレイの製造方法を説明するための概略断面図である。発明の実施の形態 第２Ａ図〜第２Ｊ図は各々、本発明による、光投射システムに用いられるＭ× Ｎ個の（Ｍ、Ｎは正の整数）薄膜アクチュエーテッドミラー４０１よりなるアレ イ４００の製造工程を説明するための概略断面図である。各図中で、同一の構成 要素は同一の符号を付して示されていることに注意されたい。 アレイ４００の製造工程は、例えばシリコンウェーハのような絶縁材料からな る基板３１０の準備から始まる。 次に薄膜犠牲層３２０を、基板３１０の上に形成する。この薄膜犠牲層３２０ は、それが金属よりなる場合はスパッタリング法または蒸着法を用いて、それが リン珪酸塩ガラス（ＰＳＧ）よりなる場合はＣＶＤ法またはスピンコーティング 法を用いて、それがポリシリコンよりなる場合にはＣＶＤ法によって形成する。 続いて、第２Ａ図に示すように、Ｍ×Ｎ個の空スロット３２５のアレイを、ド ライエッチング法またはウェットエッチング法によって薄膜犠牲層３２０に形成 する。 次に、例えば窒化物のような絶縁性材料からなり、厚みが０．１〜２μｍの弾 性層（図示せず）を、ＣＶＤ法によって空スロットを有する薄膜犠牲層３２０の 上に被着する。 次に、第２Ｂ図に示すように、弾性層を、高温下でのエッチングによってＭ× Ｎ個の弾性部材３３５のアレイにパターニングする。 次に、例えばＭＯＳトランジスタのようなＭ×Ｎ個のスイッチング素子を基板 ３１０に形成する。各スイッチング素子４１５はソース／ドレイン領域４１７、 ゲート酸化層４１８及びゲート電極４１９を有し、第２Ｃ図に示すように、連続 する２つの弾性部材３３５の間の同一の行または同一の列に沿って配置される。 次に、例えばリン珪酸塩ガラス（ＰＳＧ）または窒化シリコンからなり厚みが ０．１〜２μｍの第１パッシベーション層３４０を、例えばＣＶＤ法またはスピ ンコーティング法によって弾性部材３３５及びスイッチング素子のそれぞれの上 部に被着する。 次に、第２Ｄ図に示すように、窒化物からなり厚みが０．１〜２μｍの食刻液 流入防止層３５０を、例えばスパッタリング法またはＣＶＤ法 によって第１パッシベーション層３４０の上に被着する。 続いて、食刻液流入防止層３５０及び第１パッシベーション層３４０を、第２ Ｅ図に示すように、エッチング法によって選択的に除去し、不変部３４５を残す 。 次に、例えばＰｔ／Ｔａのような導電性物質からなり、厚み０．１〜２μｍの 第２薄膜層（図示せず）を、スパッタリング法または真空蒸着法によって各弾性 部材３５５の上に形成する。その後、この第２薄膜層を、エッチングによって列 方向にイソ−カッティング（iso-cut）する。 その後、圧電物質（例えばＰＺＴ）または電歪物質（例えばＰＭＮ）からなり 、厚みが０．１〜２μｍの電気的に変形可能な層（図示せず）を、蒸着法、ゾル −ゲル法、スパッタリング法またはＣＶＤ法によって第２薄膜層の上に被着する 。 次に、第２Ｆ図に示すように、電気的に変形可能な薄膜層及び第２薄膜層を、 フォトリソグラフィー法またはレーザ切断法によって、それぞれＭ×Ｎ個の電気 的に変形可能な薄膜部材３７５のアレイ及びＭ×Ｎ個の第２薄膜電極３６５のア レイにパターニングする。 次に、第２Ｇ図に示すように、初めにスパッタリング法または真空蒸着法によ って上記構造を完全に覆うように導電性物質よりなる層（図示せず）を形成し、 その後、エッチング法によって該層を選択的に除去することによって、Ｍ×Ｎ個 の第１薄膜電極３８５のアレイ及び接触部材３８３のアレイを形成する。各第１ 薄膜電極３８５は電気的に変形可能な薄膜部材３７５の上に配置される。各接触 部材３８３は、第２薄膜電極３６５が各スイッチング素子４１５のソース／ドレ イン領域４１７と電気的に接続するように配置される。 次に、例えばリン珪酸塩ガラス（ＰＳＧ）または窒化シリコンからなり、厚み が０．１〜２μｍの第２パッシベーション層３８７を、例えば ＣＶＤ法またはスピンコーティング法によって被着した後、エッチング法によっ て接触部材３８３を完全に覆うようにパターニングすることによって、第２Ｈ図 に示すようなＭ×Ｎ個のアクチュエーテッドミラー構造４２１よりなるアレイ４ ２０を形成する。 次に、各アクチュエーテッドミラー構造４２１を第１薄膜保護層（図示せず） で完全に覆う。 続けて、薄膜犠牲層３２０をエッチング法によって除去する。その後、第２Ｉ 図に示すように、第１薄膜保護層を除去することによって、それぞれが近位端及 び遠位端（図示せず）を有するＭ×Ｎ個の駆動構造体３００のアレイを形成する 。 次に、薄膜犠牲層３２０が除去されたときに形成された空間に所定の犠牲材料 を充填して、Ｍ×Ｎ個の駆動構造体３００のアレイを被覆することによって、該 構造体（図示せず）が完全に平坦な上面を有するようにする。その後、形成され た構造体の上に、Ｍ×Ｎ個の空スロット（図示せず）のアレイを、フォトリソグ ラフィー法によって形成する。各空スロットは、形成された構造体の上部から各 駆動構造体３００の遠位端の上まで延在している。 次に、光反射性物質（例えばＡｌ）よりなるミラー層（図示せず）及び薄膜誘 電体層（図示せず）をこの順に空スロットを有する犠牲材料の上に被着し、その 後、ミラー層及び薄膜誘電体層を、フォトリソグラフィー法またはレーザ切断法 によってＭ×Ｎ個のミラー３９０のアレイ及びＭ×Ｎ個の薄膜誘電体部３９５の アレイにパターニングすることによって、Ｍ×Ｎ個の半完成状態のアクチュエー テッドミラー（図示せず）のアレイを形成する。各ミラー３９０は駆動構造体３ ００の遠位端の上に取り付けられる凹部３９７を有する。 次に、各半完成状態のアクチュエーテッドミラーを、第２薄膜保護層 （図示せず）で完全に覆う。 その後、エッチング法によって犠牲材料を除去するる。その後、第２薄膜保護 層を除去して、第２Ｊ図に示すようなＭ×Ｎ個の薄膜アクチュエーテッドミラー ４０１よりなるアレイ４００を形成する。 従来技術によるＭ×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法と は異なり、本発明によれば、Ｍ×Ｎ個のスイッチング素子４１５のアレイは、高 温工程が全て完了した後に基板３１０上に形成されるので、スイッチング素子４ １５のアレイが受ける熱による損傷を減らすことができる。 上記において、本発明の好適な実施の形態について説明したが、本発明の請求 範囲を逸脱することなく、当業者は種々の改変をなし得るであろう。

───────────────────────────────────────────────────── 【要約の続き】 に、本発明の方法では、高温プロセスが全て完了した後 にＭ×Ｎ個のスイッチング素子を基板上に形成して、ス イッチング素子のアレイが熱による損傷を受ける可能性 を低くしている。

Claims (1)

1. 【特許請求の範囲】 １．光投射システムに用いられるＭ×Ｎ個（Ｍ、Ｎは正の整数）の薄膜アクチュ エーテッドミラーアレイの製造方法であって、 基板を準備する過程と、 前記基板の上に薄膜犠牲層を被着する過程と、 前記薄膜犠牲層の上にＭ×Ｎ個の空スロットのアレイを形成する過程と、 前記空スロットを有する前記薄膜犠牲層の上に弾性層を被着する過程と、 前記弾性層をＭ×Ｎ個の弾性部材のアレイにパターニングする過程と、 前記基板の上にＭ×Ｎ個のスイッチング素子のアレイを形成する過程と、 前記弾性部材及び前記スイッチング素子のそれぞれの上部に、パッシベーショ ン層及び食刻液流入防止層を被着する過程と、 前記弾性部材が露出するように、前記パッシベーション層及び前記食刻液流入 防止層を選択的に除去する過程と、 前記各弾性部材の上に、Ｍ×Ｎ個の第２薄膜電極のアレイ及びＭ×Ｎ個の電気 的に変形可能な薄膜部のアレイを形成する過程と、 Ｍ×Ｎ個の第１薄膜電極のアレイ及び接触部材のアレイを形成する過程と、 前記薄膜犠牲層を除去して、Ｍ×Ｎ個の駆動構造体のアレイを形成する過程と 、 前記Ｍ×Ｎ個の駆動構造体のアレイを犠牲材料で覆う過程と、 前記犠牲材料の上にミラー層を被着する過程と、 前記ミラー層をＭ×Ｎ個のミラーのアレイにパターニングする過程と、 前記犠牲材料を除去して、前記Ｍ×Ｎ個の薄膜アクチュエーテッドミ ラーアレイを形成する過程とを含むことを特徴とする薄膜アクチュエーテッドミ ラーアレイの製造方法。 ２．前記基板が、絶縁材料製であることを特徴とする請求項１に記載の薄膜アク チュエーテッドミラーアレイの製造方法。 ３．前記基板が、シリコンウェーハであることを特徴とする請求項２に記載の薄 膜アクチュエーテッドミラーアレイの製造方法。 ４．前記前記スイッチング素子の各々が、ＭＯＳトランジスタであることを特徴 とする請求項１に記載の薄膜アクチュエーテッドミラーアレイの製造方法。 ５．前記スイッチング素子の各々が、連続する２つの弾性部材の間の同一の行又 は同一の列に沿って配置されることを特徴とする請求項１に記載の薄膜アクチュ エーテッドミラーアレイの製造方法。 ６．前記ミラー層の被着の後、前記ミラーのそれぞれの上部に薄膜誘電体部材を 形成する過程をさらに含むことを特徴とする請求項１に記載の薄膜アクチュエー テッドミラーアレイの製造方法。 ７．光投射システムに用いられるＭ×Ｎ個（Ｍ、Ｎは正の整数）の薄膜アクチュ エーテッドミラーアレイの製造方法であって、 前記薄膜アクチュエーテッドミラーアレイが、上部にＭ×Ｎ個のスイッチング 素子のアレイが形成される基板を有する能動マトリックスと、前記基板上に形成 され、少なくとも２つの電極を有するＭ×Ｎ個の薄膜駆動構造体のアレイと、前 記２つの電極と弾性部材との間に位置する電気的に変形可能な部材と、入射光線 を反射するためのミラーとを備えることを特徴とし、 前記製造方法が、初めに一連の高温薄膜工程、次に低温薄膜工程及びパターニ ング工程とを含むことを特徴とし、 前記駆動構造体の形成に関連する前記高温工程が全て完了した後に、 前記スイッチング素子のアレイを前記基板上に形成することを特徴とする薄膜ア クチュエーテッドミラーアレイの製造方法。 ８．前記高温薄膜工程において、最小温度が８００℃であることを特徴とする請 求項７に記載の薄膜アクチュエーテッドミラーアレイの製造方法。 ９．前記弾性部材の形成のために、前記高温薄膜工程が、前記パターニング工程 とともに用いられることを特徴とする請求項７に記載の薄膜アクチュエーテッド ミラーアレイの製造方法。 １０．前記弾性部材が、窒化物製であることを特徴とする請求項９に記載の薄膜 アクチュエーテッドミラーアレイの製造方法。 １１．前記弾性部材が、化学気相成長法（ＣＶＤ法）によって形成されることを 特徴とする請求項１０に記載の薄膜アクチュエーテッドミラーアレイの製造方法 。 １２．前記電極及び前記電気的に変形可能な部材の形成のために、前記低温薄膜 工程及び前記パターニング工程が用いられることを特徴とする請求項７に記載の 薄膜アクチュエーテッドミラーアレイの製造方法。