KR20050018516A - 디지털 엑스레이 디텍터 - Google Patents

Abstract

본 발명은 디지털 엑스레이 디텍터(Digital X-ray detector)를 개시한다. 개시된 본 발명의 디지털 엑스레이 디텍터는, 투명성 절연 기판 상의 적소에 박막트랜지스터, 스토리지 캐패시터 및 전하채집전극이 형성되고, 상기 전하채집전극 상에는 광도전막과 도전전극이 차례로 형성된 구조의 디지털 엑스레이 디텍터에 있어서, 상기 박막트랜지스터는 채널이 바텀(Bottom)에, 그리고, 게이트가 탑(Top)에 배치된 스태거드 타입(staggered type) 구조로 이루어진 것을 특징으로 하며, 여기서, 상기 전하채집전극은 상기 박막트랜지스터 상부에 연장 배치됨이 없이 화소영역에만 배치된다. 본 발명에 따르면, 박막트랜지스터를 스태거드 타입으로 형성함으로써 엑스레이에 의해 발생한 전하가 박막트랜지스터에 미치는 영향을 최소화시킬 수 있음은 물론 게이트 라인을 통해 쉽게 제거할 수 있으며, 이에 따라, 박막트랜지스터의 특성 변화없이 스토리지 캐패시터에 저장되어 있는 전하를 용이하게 읽어낼 수 있다.

Description

디지털 엑스레이 디텍터{Digital X-ray detector}

본 발명은 디지털 엑스레이 디텍터(Digital X-ray detector)에 관한 것으로, 보다 상세하게는, 엑스레이에 의해 발생한 전하를 효과적으로 제거되도록 한 디지털 엑스레이 디텍터에 관한 것이다.

현재 의료용으로 사용하고 있는 엑스레이(X-ray) 검사방법은 엑스레이 감지필름을 사용하여 촬영하는 방식으로 그 결과를 알기 위해서는 필름 현상 시간이 경과해야 하고, 또한, 이들 필름을 보관/관리하기 위한 많은 노력이 필요하다. 이에, 상기한 단점들을 보완하기 위해서 박막트랜지스터를 이용한 디지털 엑스레이 디텍터(DXD: Digital X-ray Detector)가 개발되었고, 이러한 디지털 엑스레이 디텍터로 인해 엑스레이 촬영 후 실시간으로 결과를 진단하는 것이 가능하게 되었다.

도 1은 종래의 디지털 엑스레이 디텍터의 구성 및 작용을 설명하기 위한 도면으로서, 도시된 바와 같이, 종래 디지털 엑스레이 디텍터는 하부기판 상에 박막트랜지스터(TFT), 스토리지 캐패시터(Cap) 및 전하채집전극(Chage Collecting Electrode : 10)이 형성되고, 상기 전하채집전극(9) 상에 광도전막(Photoconductor : 10)과 도전전극(11)이 차례로 형성된 구조이다.

이와 같은 종래의 디지털 엑스레이 디텍터에 따르면, 박막트랜지스터(TFT) 상부에 위치한 광도전막(10)은 엑스레이를 그 신호 강도에 비례하여 전기적인 신호로 변환한다. 즉, 엑스레이가 조사되면, 광도전막(10) 내에 전자-정공 쌍이 형성되고, 이는 그 상부에 위치한 도전전극(11)에 인가되는 수 kV의 전압에 의해 박막트랜지스터(TFT) 상부의 전하채집전극(9)에 전하의 형태로 모인 후, 스토리지 캐패시터(Cap)에 저장되게 되고, 이렇게 저장된 전하는 외부신호에 의해 박막트랜지스터 (TFT)가 턴-온(Turn-On)될 때, 리드아웃(read out) 회로로 빠져나가 엑스레이 영상을 나타내게 된다. 이때, 외부호로로 빠져나가지 못하고 스토리지 캐패시터(Cap)에 잔류하는 전하는 그라운드 라인을 통해 제거된다.

따라서, 이와 같은 디지털 엑스레이 디텍터는 박막트랜지스터(TFT)를 스위칭 소자로 이용하여 엑스레이 촬영후 바로 그 결과물을 확인할 수 있으며, 디스털 신호로 결과물이 출력되도록 하기 때문에 결과물의 보관이 용이하며 반영구적으로도 보존할 수 있다.

그런데, 상기한 종래의 디지털 엑스레이 디텍터는 광도전막에 발생한 전하가 전하채집전극 뿐만 아니라, 박막트랜지스터의 채널영역을 보호하는 보호막 상부에도 모이게 되고, 그래서, 채널영역에 전하가 유도되어 박막트랜지스터가 오프 상태일 때도 누설전류를 크게 발생시키게 된다.

따라서, 이를 방지하기 위해서 도전전극을 박막트랜지스터 상부까지 연장하여 상기 박막트랜지스터 상부에 존재하는 전하들까지 외부회로로 빠져 나갈 수 있게 한 이른바 머쉬룸(mushroom; 미국특허 5,498,880) 구조가 제안된 바 있으며, 그 구조는 도 2a 및 도 2b에 도시된 바와 같다.

도 2a 및 도 2b에서, 도면부호 20은 유리기판, 21은 게이트 라인, 22는 게이트절연막, 23은 액티브층, 24는 데이터 라인, 24a는 소오스전극, 24b는 드레인 전극, 25는 공통 라인(common line), 26은 제1보호막, 27은 제1투명전극, 28은 제2보호막, 29는 전하채집전극에 해당하는 제2투명전극, 그리고, V1 및 V2는 각각 제1 및 제2비아홀을 나타낸다.

그러나, 이러한 머쉬룸 구조는 엑스레이에 의해 생성된 전하가 전하채집전극, 즉, 제2투명전극(29)에 모일수록 스토리지 캐패시터의 전위가 상승하게 되는 바, 박막트랜지스터(TFT)와 제2투명전극(29) 사이에서 기생 캐패시터를 형성되게 된다. 이에 따라, 상기한 기생 캐패시터에 의해 박막트랜지스터(TFT)의 채널영역에 전하가 유도되어 전하채집전극에 (+)전하가 모일 때는 누설전류가 증가하게 되고, 반대로, 전하채집전극에 (-)전하가 모일 때는 온 전류가 저하되게 된다. 실제로 엑스레이 구동시 전하채집전극 전하에 의해 박막트랜지스터(TFT) 상부에 걸리는 전압은 대략 ±10V 수준이다.

따라서, 이와 같은 기생 캐패시터에 의한 결함 발생을 방지하기 위하여, 즉, 기생 캐패시터 용량을 감소시키기 위하여, 보호막으로서 유전율이 작은 유기절연막 물질(BCB, 아크릴, 폴리이미드)을 2㎛ 이상 형성시키는 구조가 대한민국 특허출원 제10-1999-0011516호로 제안되었고, 그 단면 구조는 도 3에 도시된 바와 같다.

도 3에서, 도 2b와 동일한 부분은 동일한 부호로 나태내며, 도면부호 30은 유기절연막을 나타낸다.

그러나, 자세하게 설명하지는 않았지만, 이 구조에서는 유기절연막(30)을 형성하기 위한 공정이 추가되어야 하는 바, 그에 따른 생산설비 투자의 문제점이 있고, 아울러, 높은 단차로 인해 불량율이 증가하는 문제점이 있다.

또한, 상기한 문제를 해결하기 위한 다른 방법으로서, 그라운드 배선, 즉, 공통 라인과 연결되어 있는 제1투명전극을 박막트랜지스터 상부에 배치시켜 상기 박막트랜지스터 상부가 항상 그라운드 상태가 유지될 수 있도록 한 그라운드 쉴딩 (ground shilding) 구조가 대한민국 특허출원 제10-2001-0042124호로 제안되었고, 그 구조는 도 4에 도시된 바와 같다.

도 4에서, 도 2b와 동일한 부분은 동일한 도면부호로 나타내며, 도면부호 31은 에치스톱퍼를 나타낸다.

그러나, 이와 같은 구조에 따르면, 기생 캐패시터에 의한 결함 발생은 억제시킬 수 있지만, 박막트랜지스터(TFT) 상부에 공통 신호가 인가될 경우 상기 박막트랜지스터(TFT) 특성이 오른쪽으로 이동하여 온 전류(On current : Ion)가 감소하는 현상이 나타난다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 엑스레이에 의해 박막트랜지스터 상부에서 발생한 전하를 효과적으로 제거되도록 한 디지털 엑스레이 디텍터를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연 기판 상의 적소에 박막트랜지스터, 스토리지 캐패시터 및 전하채집전극이 형성되고, 상기 전하채집전극 상에는 광도전막과 도전전극이 차례로 형성된 구조의 디지털 엑스레이 디텍터에 있어서, 상기 박막트랜지스터는 채널이 바텀(Bottom)에, 그리고, 게이트가 탑(Top)에 배치된 스태거드 타입(staggered type) 구조로 이루어진 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하세 설명하도록 한다.

도 5a 및 도 5b는 본 발명에 따른 디지털 엑스레이 디텍터를 설명하기 위한 도면들로서, 도 5a는 그 평면도이고, 도 5b는 도 5a의 A-A'선에 따라 절단하여 도시한 단면도이다. 여기서, 도 2a 및 도 2b와 동일한 부분은 동일한 도면부호로 나타낸다.

본 발명에 따른 디지털 엑스레이 디텍터는 기본적으로 투명성 절연 기판 상의 적소에 박막트랜지스터, 스토리지 캐패시터 및 전하채집전극이 형성되고, 상기 전하채집전극 상에는 광도전막과 도전전극이 차례로 형성된 구조이다.

특히, 본 발명에 따른 디지털 엑스레이 디텍터는, 도시된 바와 같이, 종래의 그것과 비교해서 박막트랜지스터(TFT)가 역스태거드 타입(inverse staggered type)이 아닌 스태거드 타입(staggered type)으로 형성되고, 전하채집전극(29)이 상기 박막트랜지스터(TFT) 상부에 연장 배치됨이 없이 화소영역에만 배치된 것을 그 특징으로 한다.

즉, 상기 박막트랜지스터(TFT)는 채널이 바텀(Bottom)에, 그리고, 게이트가 탑(Top)에 배치되는 스태거드 타입으로 구비되며, 이에 맞추어 전하채집전극(29)은 박막트랜지스터(TFT) 상부에 배치되지 않도록 하는 형태로 구비된다.

이와 같은 본 발명의 디지털 엑스레이 디텍터에 따르면, 엑스레이에 의해 발생된 전하가 박막트랜지스터(TFT) 상부에 쌓이기는 하지만, 게이트 라인(21)에 신호가 인가될 때, 게이트 신호와 함께 동작하여 외부로 빠져나가기 때문에 박막트랜지스터(TFT)의 동작에는 별다른 영향을 주지 않는다.

따라서, 본 발명에 따른 디지털 엑스레이 디텍터의 경우, 인체를 통과한 엑스레이가 조사되면, 광도전막 내에 전자-정공 쌍이 형성되고, 이렇게 형성된 전하는 고전압에 의해 전하채집전극(29)에 모이게 되고, 아울러, 박막트랜지스터(TFT) 상부에도 모이게 되는데, 게이트 라인을 통한 게이트 신호의 인가시, 상기 박막트랜지스터(TFT) 상부에 모인 전하는 박막트랜지스터의 백 채널에 영향을 미치지 못한채 제거되며, 그래서, 누설 전류의 증가 및 온 전류의 저하없이 엑스레이에 의해 발생한 전하를 효율적으로 읽어낼 수 있게 된다.

상기한 본 발명에 따른 디지털 엑스레이 디텍터의 제조방법은 다음과 같다.

도 5b를 참조하면, 먼저, 투명성 절연 기판인 유리기판(20) 상에 전기전도도가 우수한 금속막, 예컨데, 알루미늄(Al) 또는 알루미늄 합금(AlNd) 등의 금속막을 증착한 후, 상기 금속막을 식각하여 소오스/드레인 전극(24a, 24b)를 포함한 데이터 라인(24)과 공통 라인(25)을 형성한다.

그런다음, 상기 소오스/드레인 전극(24a, 24b)를 포함한 데이터 라인(24)과 공통 라인(25)을 덮도록 기판 전면 상에 비도핑된 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 증착한 후, 이를 식각하여 액티브층(23)을 형성한다.

다음으로, 기판 결과물 상에 SiNx 또는 SiON 등으로 이루어진 게이트절연막 (22)을 증착한다. 그런다음, 상기 게이트절연막(22)을 식각하여 소오스 전극(24a) 및 공통 라인(25)을 각각 노출시키는 제1비아홀(V1)을 형성한다.

이어서, 상기 제1비아홀(V1) 표면을 포함한 게이트절연막(22) 상에 ITO 또는 IZO 물질로 이루어진 투명금속막을 증착한 후, 이를 패터닝하여 공통 라인(25)과 콘택되면서 화소영역에 배치되는 제1투명전극(27)을 형성한다.

그 다음, 제1투명전극(27)을 포함한 게이트절연막(22) 상에 알루미늄(Al) 또는 알루미늄 합금(AlNd) 등의 금속막을 증착한다. 그런다음, 상기 금속막을 식각하여 소오스/드레인 전극(24a, 24b) 상부에 배치되는 게이트전극을 포함한 게이트 라인(21)을 형성하고, 이를 통해, 스태거드 타입의 박막트랜지스터(TFT)를 구성한다.

계속해서, 상기 단계까지의 기판 결과물 상에 보호막(28)을 도포한 후, 상기 보호막(28)을 식각하여 소오스 전극(24a)을 노출시키는 제2비아홀(V2)을 형성함과 동시에 화소영역에만 잔류되도록 만든다. 그런다음, 제2비아홀(V2) 및 잔류된 보호막(28)을 포함한 결과물 상에 투명금속막을 증착한 후, 이를 패터닝하여 소오스 전극(24a)과 콘택되는 전하채집전극에 해당하는 제2투명전극(29)을 형성한다.

이후, 도시하지는 않았으나, 상기 단계까지의 기판 결과물 상에 엑스레이에 의해 전하를 형성시키는 a-Se과 같은 광도전막을 형성하고, 그런다음, 엑스레이를 투과시킬 수 있는 재질의 도전전극을 형성하여 본 발명에 따른 디지털 엑스레이 디텍터를 완성한다.

이상에서와 같이, 본 발명은 박막트랜지스터를 채널이 하부에, 그리고, 게이트가 상부에 배치되는 스태거드 타입으로 형성함으로써 엑스레이에 의해 상기 박막트랜지스터 상부에서 발생한 전하에 의한 영향을 제거할 수 있으며, 또한, 게이트 라인을 통해 손쉽게 제거해줄 수 있다.

또한, 본 발명은 박막트랜지스터를 스태거드 타입을 형성함에 따라 별도의 전하 제거용 패턴을 형성할 필요가 없으므로 공정 단순화 및 제조 비용의 절감을 얻을 수 있다.

한편, 여기서는 본 발명의 바람직한 실시 형태를 도시하고 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시예들을 적절히 변형하여 동일하게 응용할 수가 있음은 명확하다. 따라서, 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것은 아니다.

도 1은 종래의 디지털 엑스레인 디텍터를 설명하기 위한 개략도.

도 2a 및 도 2b는 종래의 다른 디지털 엑스레이 디텍터를 설명하기 위한 평면도 및 단면도.

도 3은 종래의 또 다른 디지털 엑스레이 디텍터를 설명하기 위한 단면도.

도 4는 종래의 다른 디지털 엑스레이 디텍터를 설명하기 위한 단면도.

도 5a 및 도 5b는 본 발명의 일실시예에 따른 디지털 엑스레이 디텍터의 평면도 및 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

20 : 유리기판 21 : 게이트 라인

22 : 게이트절연막 23 : 액티브층

24 : 데이터 라인 24a : 소오스전극

24b : 드레인 전극 25 : 공통 라인

27 : 제1투명전극 28 : 보호막

29 : 제2투명전극 V1,V2 : 비아홀

Claims (1)

1. 투명성 절연 기판 상의 적소에 박막트랜지스터, 스토리지 캐패시터 및 전하채집전극이 형성되고, 상기 전하채집전극 상에는 광도전막과 도전전극이 차례로 형성된 구조의 디지털 엑스레이 디텍터에 있어서,

   상기 박막트랜지스터는 채널이 바텀(Bottom)에, 그리고, 게이트가 탑(Top)에 배치된 스태거드 타입(staggered type) 구조로 이루어진 것을 특징으로 하는 디지털 엑스레이 디텍터.