KR20050011993A - Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same - Google Patents

Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same Download PDF

Info

Publication number
KR20050011993A
KR20050011993A KR1020030051072A KR20030051072A KR20050011993A KR 20050011993 A KR20050011993 A KR 20050011993A KR 1020030051072 A KR1020030051072 A KR 1020030051072A KR 20030051072 A KR20030051072 A KR 20030051072A KR 20050011993 A KR20050011993 A KR 20050011993A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
electrode
thin film
substrate
Prior art date
Application number
KR1020030051072A
Other languages
Korean (ko)
Other versions
KR101023975B1 (en
Inventor
추교섭
양용호
문지혜
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030051072A priority Critical patent/KR101023975B1/en
Publication of KR20050011993A publication Critical patent/KR20050011993A/en
Application granted granted Critical
Publication of KR101023975B1 publication Critical patent/KR101023975B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method of manufacturing a thin film transistor substrate are provided to reduce a high pixel count even in contact between a common electrode with a reflection portion by electrically separating the reflection portion and a transmission portion within one pixel electrode. CONSTITUTION: A first substrate includes a thin film transistor and a pixel electrode. The thin film transistor is formed on a first transparent substrate. The pixel electrode is formed to be electrically connected to the thin film transistor and includes a reflection portion(334) and a transmission portion(332) separated from each other. A second substrate includes an organic film(346) and a common electrode(348). The organic film is formed on a second transparent substrate. The common electrode is formed at an upper plate of the organic film, configured to face the pixel electrode. A liquid crystal(336) is injected between the first substrate and the second substrate.

Description

액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 제조방법{Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same}Liquid crystal display device and method of manufacturing thin film transistor substrate for forming same {Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same}

본 발명은 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 낮은 비저항을 갖는 이중막 배선을 적용한 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 용이한 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing a thin film transistor substrate for forming the same, and more particularly, to a liquid crystal display device using a double layer wiring having a low specific resistance and an easy method for manufacturing the thin film transistor substrate for forming the same. It is about.

오늘날과 같은 정보화 사회에서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.In today's information society, the role of electronic display devices becomes more and more important, and various electronic display devices are widely used in various industrial fields.

일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담당하는 장치로 정의될 수 있다.In general, an electronic display device refers to a device that transmits various information to a human through vision. That is, an electronic display device may be defined as an electronic device that converts electrical information signals output from various electronic devices into optical information signals that can be recognized by a human vision, and plays a role of a bridge between humans and electronic devices. It can be defined as.

반도체 기술이 급속하게 진보함에 따라 각종 전자 장치의 고체화, 저전압화 및 저전력화, 소형 및 경량화에 따라 평판 디스플레이 장치에 대한 요구가 급격히 증대하고 있다. 이러한 평판 디스플레이 장치 중 액정 표시 장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 광범위하게 사용되고 있다.As the semiconductor technology rapidly advances, the demand for a flat panel display device is rapidly increasing due to solidification, low voltage, low power, small size, and light weight of various electronic devices. Among such flat panel display devices, the liquid crystal display device is thinner and lighter than other display devices, and has a low power consumption and a low driving voltage.

액정 표시 장치는 광의 이용 방법에 따라 투과형, 반사형 및 반투과형으로 구분된다. 즉, 투과형 액정 표시 장치는 액정 패널의 후면에 광 발생장치를 구비하여 액정 패널을 투과하는 자체 광에 의해 영상을 표시하고, 반사형 액정 표시 장치는 외부로부터 제공되는 외부광을 반사하여 영상을 표시한다. 반투과형 액정 표시 장치는 외부 광량에 따라 적절하게 반응하여 광 발생 장치로부터 발생된 자체광 또는 외부광을 이용하여 영상을 표시한다.The liquid crystal display is classified into a transmissive type, a reflective type, and a transflective type according to a method of using light. That is, the transmissive liquid crystal display device includes a light generating device on the rear side of the liquid crystal panel to display an image by its own light passing through the liquid crystal panel, and the reflective liquid crystal display device displays an image by reflecting external light provided from the outside. do. The transflective liquid crystal display displays an image using self light or external light generated from the light generating device by appropriately reacting according to the amount of external light.

이러한 액정 표시 장치는 전극이 형성된 두 장의 기판과 그 사이에 주입된 액정층으로 이루어진 액정 표시 패널을 구비하고, 액정 표시 패널의 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.The liquid crystal display includes a liquid crystal display panel including two substrates on which electrodes are formed and a liquid crystal layer injected therebetween, and light transmitted by applying a voltage to the electrodes of the liquid crystal display panel to rearrange the liquid crystal molecules of the liquid crystal layer. Display the image by adjusting the amount of.

도 1은 종래 기술에 따른 반투과 구조를 갖는 액정 표시 장치의 단면도이다.1 is a cross-sectional view of a liquid crystal display device having a transflective structure according to the prior art.

도 1에 도시된 바와 같이, 일반적인 반투과 구조를 갖는 액정표시장치는 박막 트랜지스터(TFT; thin film transistor)가 매트릭스 형태로 형성된 TFT 기판(100), TFT 기판(100)과 대향하여 구비되는 컬러필터 기판(140) 및 상기 TFT기판(100)과 컬러필터 기판(140)과의 사이에 주입된 액정층(150)을 포함하여 이루어진다.As shown in FIG. 1, a liquid crystal display having a general transflective structure is a color filter provided to face a TFT substrate 100 and a TFT substrate 100 in which a thin film transistor (TFT) is formed in a matrix form. And a liquid crystal layer 150 injected between the substrate 140 and the TFT substrate 100 and the color filter substrate 140.

여기서, TFT 기판(100)은 제1 유리기판(102) 상에 형성된 TFT(110), TFT(110)를 포함하는 제1 유리기판(102) 상에 형성된 유기 절연막(120), 유기 절연막(120) 상에 형성된 화소 전극(130)으로 이루어진 단위 화소가 매트릭스 형태로 형성된 기판이다. 화소 전극(130)은 박막 트랜지스터와 전기적으로 연결되고, 내부광을 투과시키기 위한 투과 전극 및 투과 전극의 일부 영역을 노출시키며 외부광을 반사시키기 위한 반사 전극을 포함한다. 박막 트랜지스터는 복수개의 게이트 라인(도시되지 않음) 및 데이터 라인(도시되지 않음)으로부터 분기된 전극들로 이루어진다.Here, the TFT substrate 100 includes the TFT 110 formed on the first glass substrate 102 and the organic insulating layer 120 and the organic insulating layer 120 formed on the first glass substrate 102 including the TFT 110. The unit pixel formed of the pixel electrode 130 formed on the substrate is formed in a matrix form. The pixel electrode 130 is electrically connected to the thin film transistor, and includes a transmissive electrode for transmitting internal light and a reflective electrode for exposing a portion of the transmissive electrode and reflecting external light. The thin film transistor is composed of electrodes branched from a plurality of gate lines (not shown) and data lines (not shown).

이때, TFT(110)는 게이트 전극(111), 소오스 전극(112) 및 드레인 전극(113)을 포함한다. 또한, 게이트 전극(111)은 게이트 절연막(114)을 통하여 소오스 전극(112) 및 드레인 전극(113)과 절연 상태를 유지한다. 게이트 절연막(114) 상에는 게이트 전극(111)에 전원이 인가됨에 따라 소오스 전극(112)으로부터 드레인 전극(113)으로 전원을 인가하기 위한 액티브 패턴(115) 및 오믹 콘택 패턴(116)이 형성된다. 상기 액티브 패턴(115) 및 오믹 콘택 패턴(116) 상에 소오스 전극(112) 및 드레인 전극(113)이 형성된다.In this case, the TFT 110 includes a gate electrode 111, a source electrode 112, and a drain electrode 113. In addition, the gate electrode 111 maintains an insulating state from the source electrode 112 and the drain electrode 113 through the gate insulating layer 114. As power is applied to the gate electrode 111, an active pattern 115 and an ohmic contact pattern 116 are formed on the gate insulating layer 114 to apply power to the drain electrode 113 from the source electrode 112. The source electrode 112 and the drain electrode 113 are formed on the active pattern 115 and the ohmic contact pattern 116.

또한, TFT(110)와 화소 전극(130)과의 사이에는 유기 절연막(120)이 개재되고, 유기 절연막(120)에는 드레인 전극(113)을 노출시키기 위한 콘택홀(125)이 형성되어 있다. 여기서, 콘택홀(125)을 통해 드레인 전극(113)과 소오스 전극(112)이전기적으로 연결된다.An organic insulating film 120 is interposed between the TFT 110 and the pixel electrode 130, and a contact hole 125 for exposing the drain electrode 113 is formed in the organic insulating film 120. Here, the drain electrode 113 and the source electrode 112 are electrically connected through the contact hole 125.

이후, 상기 유기 절연막(120) 및 콘택홀(125)에 의해 노출된 드레인 전극(113)에는 화소 전극(130)이 균일한 두께로 도포된다. 상기 화소 전극(130)은 투명 전극(132)과 반사 전극(134)을 포함한다.Thereafter, the pixel electrode 130 is coated with a uniform thickness on the drain electrode 113 exposed by the organic insulating layer 120 and the contact hole 125. The pixel electrode 130 includes a transparent electrode 132 and a reflective electrode 134.

구체적으로, 상기 유기 절연막(120) 및 콘택홀(125) 상에는 인듐 틴 옥사이드(Indium Tin Oxide: 이하, ITO라 칭함) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO라 칭함)로 이루어진 투명 전극(132)이 균일한 두께로 적층되고, 투명 전극(132) 위로는 반사율이 뛰어난 알루미늄(Al)으로 이루어진 반사 전극(134)이 균일한 두께로 적층된다. 여기서, 단위 화소 내에서 반사 영역은 상기 반사 전극(134)이 형성된 영역이고, 투과 영역은 투명 전극(132)이 노출된 영역이다.Specifically, on the organic insulating layer 120 and the contact hole 125, a transparent electrode made of indium tin oxide (hereinafter referred to as ITO) or indium zinc oxide (hereinafter referred to as IZO) 132 is stacked with a uniform thickness, and a reflective electrode 134 made of aluminum (Al) having excellent reflectance is stacked on the transparent electrode 132 with a uniform thickness. Here, the reflective region is a region where the reflective electrode 134 is formed, and the transmission region is a region where the transparent electrode 132 is exposed.

한편, 컬러필터 기판(140)은 제2 유리기판(142) 상에 광 누출을 방지하기 위한 블랙 매트릭스(143), 컬러필터(144), 평탄화막(over coating layer; 146) 및 공통 전극(148)이 순차적으로 형성된 기판이다.The color filter substrate 140 may include a black matrix 143, a color filter 144, an over coating layer 146, and a common electrode 148 to prevent light leakage on the second glass substrate 142. ) Is a substrate formed sequentially.

구체적으로, 상기 컬러필터(144)는 광에 의해서 적색으로 발현되는 R(Red) 색화소, 광에 의해서 녹색으로 발현되는 G(Green) 색화소 및 광에 의해서 청색으로 발현되는 B(Blue) 색화소로 이루어진다.Specifically, the color filter 144 is an R (Red) color expressed in red by light, a G (Green) color expressed in green by light, and a B (Blue) color expressed in blue by light. It consists of pixels.

또한, 각각의 색화소들은 블랙 매트릭스(143)와 부분적으로 오버랩되면서 블랙 매트릭스(143)가 형성되지 않은 제2 유리 기판(142) 상에 형성되어, 컬러 필터(144)와 블랙 매트릭스(143) 사이에 단차가 형성된다. 이러한 단차를 제거하기위한 평탄화막(146)이 형성되고, 상기 평탄화막(146) 상에는 균일한 두께로 공통 전극(148)이 형성된다. 상기 공통 전극(148)은 ITO 또는 IZO 막과 같은 투명성 도전막으로 이루어진다. 이때, 평탄화막(146)은 감광성 유기 절연막 중 하나인 아크릴 수지 또는 폴리아미드 수지로 이루어진 유기막이다.Further, each of the color pixels is formed on the second glass substrate 142 in which the black matrix 143 is not formed while partially overlapping with the black matrix 143, and thus, between the color filter 144 and the black matrix 143. Steps are formed in the. A planarization layer 146 is formed to remove such a step, and a common electrode 148 is formed on the planarization layer 146 with a uniform thickness. The common electrode 148 is made of a transparent conductive film such as an ITO or IZO film. At this time, the planarization film 146 is an organic film made of an acrylic resin or a polyamide resin, which is one of the photosensitive organic insulating films.

또한 컬러 필터 기판(140)은 액정 표시 장치의 반사 효율을 최대화하기 위하여 색화소들 사이에 블랙 매트릭스를 형성하지 않고 색화소들이 인접하는 색화소들과 부분적으로 오버랩되도록 형성될 수도 있다.In addition, the color filter substrate 140 may be formed such that the color pixels partially overlap with adjacent color pixels without forming a black matrix between the color pixels in order to maximize the reflection efficiency of the liquid crystal display.

상술한 바와 같이, 종래 기술에 따른 액정 표시 장치는 블랙 매트릭스와 컬러 필터 사이에 형성된 단차 또는 컬러 필터의 색화소들 사이에 형성된 단차를 제거하기 위한 평탄화막이 필수적으로 사용된다. 그러나 상기한 평탄화막에는 공정 환경 여건에 의해 미세 먼지 또는 물질 자체의 뭉침 등에 따른 돌기가 형성된다. 이때, 평탄화막에 의해 형성되는 돌기는 1.0 내지 10㎛ 까지 다양한 크기를 갖는다. 평탄화막상에 형성된 돌기로 인하여 동일한 두께로 형성되는 공통 전극상에도 돌기가 형성된다. 평탄화막뿐만 아니라 여러 가지 이유로 공통전극 자체의 형성시에도 불균일한 막이 형성되어 돌기가 형성될 수도 있다. 공통전극에 형성된 돌기는 컬러필터 기판의 공통 전극과 TFT 기판의 화소 전극간의 쇼트(short)를 유발한다. 이에 더하여, 어느 한 픽셀의 화소 전극이 인접한 픽셀의 화소 전극과 쇼트가 되었을 경우에도 R, G, B 등의 색구현을 할 때 인접 색의 휘점이 나타나기도 한다.As described above, in the liquid crystal display according to the related art, a flattening film is essentially used to remove the step formed between the black matrix and the color filter or the step formed between the color pixels of the color filter. However, the planarization film is formed with protrusions due to agglomeration of fine dust or the material itself due to process environment conditions. At this time, the protrusions formed by the planarization film may have various sizes from 1.0 to 10 μm. Due to the projections formed on the planarization film, the projections are formed on the common electrode formed with the same thickness. In addition to the planarization film, a non-uniform film may be formed at the time of forming the common electrode itself for various reasons, so that protrusions may be formed. The projection formed on the common electrode causes a short between the common electrode of the color filter substrate and the pixel electrode of the TFT substrate. In addition, even when the pixel electrode of one pixel is shorted with the pixel electrode of an adjacent pixel, bright spots of the adjacent color may appear when R, G, B, etc. are implemented in color.

이와 같이 화소 전극간의 쇼트가 유발되는 현상을 좀 더 상세히 알아보기로 한다. 특히, 이러한 불량은 반투과 구조를 갖는 소자가 2중 셀갭을 가지면서 심각하게 대두된다.As described above, the phenomenon in which the short between the pixel electrodes is caused will be described in more detail. In particular, such defects are seriously raised as devices having a transflective structure have a double cell gap.

도 2는 종래의 2중 셀갭으로 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고, 도 3a 및 3b는 도 2에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도로서, 도 3a는 정상 화소에 대한 것이고, 도 3b는 하이 픽셀 불량이 발생된 화소에 대한 것이다. 도 2를 동시에 참조하면서 설명하기로 한다.FIG. 2 is a plan view of a thin film transistor substrate of a liquid crystal display having a transflective structure with a conventional double cell gap, and FIGS. 3A and 3B are partial cross-sectional views of the thin film transistor substrate shown in FIG. 2, and FIG. 3A is a normal pixel. 3b is for a pixel in which a high pixel defect has occurred. A description will be given with reference to FIG. 2 simultaneously.

도 3a를 참고하면, 전압이 인가되어 픽셀을 구동시킨 경우에 TFT 기판의 투명 전극(132)과 반사 전극(134)으로 이루어진 화소 전극과 컬러필터 기판의 평탄화막(146)상에 형성된 공통전극(148) 사이에 주입된 액정이 일렬로 배열되어 있음을 확인할 수 있다. TFT는 게이트 전극(111), 소오스 전극(112) 및 드레인 전극(113)을 포함한다. 또한, 게이트 전극(111)은 게이트 절연막(114)을 통하여 소오스 전극(112) 및 드레인 전극(113)과 절연 상태를 유지한다. 게이트 절연막(114) 상에는 게이트 전극(111)에 전원이 인가됨에 따라 소오스 전극(112)으로부터 드레인 전극(113)으로 전원을 인가하기 위한 액티브 패턴(115) 및 오믹 콘택 패턴(미도시)이 형성되어 있다.Referring to FIG. 3A, a pixel electrode including a transparent electrode 132 and a reflective electrode 134 of a TFT substrate and a common electrode formed on a planarization layer 146 of a color filter substrate when a voltage is applied to drive a pixel ( It can be seen that the liquid crystal injected between 148) is arranged in a line. The TFT includes a gate electrode 111, a source electrode 112, and a drain electrode 113. In addition, the gate electrode 111 maintains an insulating state from the source electrode 112 and the drain electrode 113 through the gate insulating layer 114. As power is applied to the gate electrode 111, an active pattern 115 and an ohmic contact pattern (not shown) are formed on the gate insulating layer 114 to apply power to the drain electrode 113 from the source electrode 112. have.

또한, TFT와 화소 전극 사이에는 유기 절연막(120)이 개재되고, 유기 절연막(120)에는 형성된 콘택홀을 통하여 드레인 전극(113)과 화소 전극은 전기적으로 연결되어 있다.An organic insulating layer 120 is interposed between the TFT and the pixel electrode, and the drain electrode 113 and the pixel electrode are electrically connected to each other through the contact hole formed in the organic insulating layer 120.

도 3b를 참고하면, 컬러필터 기판상에 평탄화막(146)의 형성시에 뭉침 현상 등으로 인하여 막상에 돌기(147)가 형성되고, 이로 인하여 공통전극(148)상에도 돌기(149)가 형성되어 TFT 기판의 반사 전극(134)과 접촉되는 불량이 발생된 경우이다.Referring to FIG. 3B, when the planarization film 146 is formed on the color filter substrate, the protrusion 147 is formed on the film due to agglomeration, etc., and thus the protrusion 149 is formed on the common electrode 148. This is a case where a defect occurs in contact with the reflective electrode 134 of the TFT substrate.

통상 투과부의 셀갭은 3.2㎛ 이고, 반사부의 셀갭은 1.6㎛ 정도가 되므로 이러한 접촉 불량은 주로 공통전극(148)과 반사 전극(134) 간에 발생된다. 즉, 단일 셀갭 구조에서는 상하판 쇼트 불량이 일어날 위치적인 확률이 반사부나 투과부나 동일한 반면에, 2중 셀갭 구조에서는 반사부의 셀갭이 1.6㎛, 투과부의 셀갭이 3.2㎛ 정도이므로 동일 크기의 이물이나 돌출 잔유물에 의한 불량이 일어날 가능성이 반사부가 훨씬 더 큰 것이다.Typically, the cell gap of the transmission part is 3.2 占 퐉, and the cell gap of the reflection part is about 1.6 占 퐉. Thus, such contact failure occurs mainly between the common electrode 148 and the reflective electrode 134. That is, in the single cell gap structure, the positional probability of short-circuit short failure is the same as that of the reflecting part or the transmissive part, whereas in the double cell gap structure, the cell gap of the reflecting part is 1.6 μm and the cell gap of the transmissive part is about 3.2 μm, so that foreign objects or protrusions having the same size are formed. The likelihood of defects caused by residues is even greater.

이러한 불량이 발생할 경우, TFT 기판의 화소 전극과 컬러필터 기판의 공통전극(148)이 전기적으로 쇼트되어 액정 내에 유효로 가해지는 전압이 0이 된다. 특히, 전압이 인가되지 않았을 때 (normally) 백색 모드로 설계된 픽셀에 최대 전압을 가하여 픽셀을 흑색 모드로 구동시키도록 된 제품의 경우, 이러한 불량이 발생되면 흑색이 아니라 백색으로 구동되는 하이 픽셀 불량을 나타내는데, 이는 제품에 치명적인 불량을 가져온다.When such a defect occurs, the pixel electrode of the TFT substrate and the common electrode 148 of the color filter substrate are electrically shorted so that the voltage effectively applied to the liquid crystal becomes zero. In particular, products that are designed to drive pixels in black mode by applying the maximum voltage to pixels designed in white mode when no voltage is applied (normally) will cause high pixel defects that are driven in white instead of black when such defects occur. This results in a fatal defect in the product.

본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 공통전극과 반사전극간에 쇼트가 발생하더라도 인접한 투과부에는 영향을 주지 않기 때문에 검사시에 하이 픽셀 불량으로 검출되지 않는 액정 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device which does not detect high pixel defects during inspection because it does not affect adjacent transmission parts even if a short occurs between the common electrode and the reflective electrode.

본 발명의 다른 목적은 상기한 바와 같이 하이 픽셀 불량이 크게 개선된 액정 표시 장치를 제조하기 위한 박막 트랜지스터 기판의 용이한 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method for easily manufacturing a thin film transistor substrate for manufacturing a liquid crystal display device in which high pixel defects are greatly improved as described above.

도 1은 종래의 반투과 구조를 갖는 액정 표시 장치에 대한 개략적인 단면도이다.1 is a schematic cross-sectional view of a liquid crystal display device having a conventional transflective structure.

도 2는 종래의 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.2 is a plan view of a thin film transistor substrate of a liquid crystal display device having a conventional transflective structure.

도 3a 및 3b는 도 2에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도로서, 도 3a는 정상 화소에 대한 것이고, 도 3b는 하이 픽셀 불량이 발생된 화소에 대한 것이다.3A and 3B are partial cross-sectional views of the thin film transistor substrate shown in FIG. 2, in which FIG. 3A is for a normal pixel, and FIG. 3B is for a pixel in which a high pixel defect is generated.

도 4a는 본 발명에 바람직한 제1 실시예에 따른 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.4A is a plan view of a thin film transistor substrate of a liquid crystal display device having a transflective structure according to a first embodiment of the present invention.

도 4b는 도 4a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.FIG. 4B is a partial cross-sectional view of the thin film transistor substrate shown in FIG. 4A.

도 5a는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.5A is a plan view of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5b는 도 5a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.FIG. 5B is a partial cross-sectional view of the thin film transistor substrate shown in FIG. 5A.

도 6은 본 발명의 바람직한 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 부분적인 단면도이다.6 is a partial cross-sectional view of a thin film transistor substrate of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7a 내지 7d는 도 5a 및 5b에 나타난 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 제조 공정을 나타내는 단면도들이다.7A to 7D are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention shown in FIGS. 5A and 5B.

도 8은 본 발명의 바람직한 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.8 is a plan view of a thin film transistor substrate of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

상기 목적을 달성하기 위하여 본 발명에서는In the present invention to achieve the above object

제1 투명 기판상에 형성된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되며 서로 분리된 반사부와 투과부를 포함하는 화소 전극을 포함하는 제1 기판;A first substrate including a thin film transistor formed on a first transparent substrate and a pixel electrode formed to be electrically connected to the thin film transistor and including a reflection part and a transmission part separated from each other;

제2 투명 기판상에 형성된 유기막 및 상기 유기막 상면에 형성되어 상기 화소 전극과 대향하는 공통 전극을 포함하는 제2 기판; 및A second substrate including an organic film formed on a second transparent substrate and a common electrode formed on an upper surface of the organic film to face the pixel electrode; And

상기 제1 기판 및 제2 기판 사이에 주입된 액정을 포함하는 액정 표시 장치를 제공한다.Provided is a liquid crystal display including a liquid crystal injected between the first substrate and the second substrate.

특히, 본 발명은 상기 반사부와 상기 공통 전극간의 간격이 상기 투과부와 상기 공통 전극간의 간격보다 작은 경우에 용이하게 적용되며, 상기 반사부와 상기 투과부 사이에 형성된 간격으로 인한 빛샘을 방지하기 위하여 광차단층을 더 구비하는 것이 바람직하다.In particular, the present invention is easily applied when the distance between the reflecting portion and the common electrode is smaller than the distance between the transmitting portion and the common electrode, and a light difference to prevent light leakage due to the gap formed between the reflecting portion and the transmitting portion. It is preferable to further provide a single layer.

상기 광차단층은 박막 트랜지스터의 게이트 형성용 물질로 형성되거나, 데이터선 형성용 물질로 형성되는 것이 바람직하다. 다르게는, 상기 광차단층은 상기 제2 기판상에 블랙 매트릭스 패턴 및 컬러 필터가 구비되고, 상기 블랙 매트릭스 형성용 물질로 형성할 수도 있다.The light blocking layer may be formed of a material for forming a gate of the thin film transistor or a material for forming a data line. Alternatively, the light blocking layer may include a black matrix pattern and a color filter on the second substrate, and may be formed of a material for forming the black matrix.

상기한 본 발명의 다른 목적은,Another object of the present invention described above,

기판상에 금속층을 적층하고 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;Stacking and etching a metal layer on the substrate to form a gate pattern including a gate line, a gate pad, and a gate electrode;

상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;Stacking a gate insulating layer on the gate pattern;

상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;Forming a semiconductor layer and a doped amorphous silicon layer on the gate insulating layer, and then performing a photolithography process to form a semiconductor layer pattern and an ohmic contact layer pattern;

배선 물질을 도포한 후 사진 식각하여 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 패턴을 형성하는 단계;Forming a data pattern including a data line, a data pad, and a source / drain electrode by photolithography after coating the wiring material;

상기 데이터 패턴 위에 보호막을 적층한 후 표면에 다수의 요철을 형성함과 동시에 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;Stacking a passivation layer on the data pattern and forming a plurality of irregularities on a surface and forming a contact hole in the passivation layer to expose a part of the drain electrode;

투명 도전 물질을 적층하고 패터닝하여 투명 전극을 형성하는 단계; 및Stacking and patterning the transparent conductive material to form a transparent electrode; And

반사 물질을 적층하고 패터닝하여 상기 투명 전극과 소정의 간격을 두고 반사 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서 달성된다.Laminating and patterning a reflective material to form a reflective electrode at a predetermined distance from the transparent electrode is achieved by a method of manufacturing a thin film transistor substrate for a liquid crystal display device.

본 발명에 의하면 하나의 화소 안에서 반사부와 투과부를 서로 분리하여 형성하는 것으로, 통상적인 디스플레이 사용 환경이나 검사 환경이 투과 모드인 점을 감안할 때 비록 반사부에서 쇼트가 발생하여 하이 픽셀 불량이 발생하더라도 인접된 투과부에는 영향을 미치지 않기 때문에 불량 검출이 어려워서 투과부는 정상으로 인식된다.According to the present invention, the reflecting unit and the transmitting unit are formed separately from each other. In view of the normal display use environment or the inspection environment, the short-circuit occurs in the reflecting unit, even if a high pixel defect occurs. Since defect detection is difficult because it does not affect the adjacent transmission part, the transmission part is recognized as normal.

이하, 본 발명을 첨부된 도면을 참고로 하여 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 4a는 본 발명의 바람직한 제1 실시예에 따른 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고, 도 4b는 도 4a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.4A is a plan view of a thin film transistor substrate of a liquid crystal display device having a transflective structure according to a first exemplary embodiment of the present invention, and FIG. 4B is a partial cross-sectional view of the thin film transistor substrate shown in FIG. 4A.

도 4a를 참고하면, 세로 방향으로 형성된 데이터선(222)과 가로 방향으로 형성된 게이트선(211)에 의해 정의된 화소 전극이 투명 전극(332)과 반사 전극(334)으로 분리되어 있으며, 이들 사이에는 소정의 간격이 존재하고 있음을 확인할 수 있다. 또한, 데이터선(222)으로부터 분기된 소스 전극(312)을 공통 소스 전극으로 하면서 유기 절연막(320)상에 형성된 콘택홀을 통하여 투명 전극(332)과 전기적으로 접촉되는 제1 드레인 전극(313a) 및 유기 절연막(320)상에 형성된 콘택홀을 통하여 반사 전극(334)과 전기적으로 접촉되는 제2 드레인 전극(313b)이 형성되어 있다. 게이트 절연막(314)을 통하여 소스 전극(312) 및 드레인 전극(313a, 313b)과 절연된 게이트 전극(311)에 전원이 인가됨에 따라 소스 전극(312)으로부터 드레인 전극(313a, 313b)으로 전원을 인가하기 위한 액티브 패턴(315) 및 오믹 콘택 패턴(미도시)이 또한 형성되어 있다.Referring to FIG. 4A, a pixel electrode defined by a data line 222 formed in a vertical direction and a gate line 211 formed in a horizontal direction is separated into a transparent electrode 332 and a reflective electrode 334. It can be seen that a predetermined interval exists in the. The first drain electrode 313a may be in electrical contact with the transparent electrode 332 through a contact hole formed on the organic insulating layer 320 while using the source electrode 312 branched from the data line 222 as a common source electrode. And a second drain electrode 313b electrically contacting the reflective electrode 334 through a contact hole formed on the organic insulating layer 320. As power is applied to the gate electrode 311 insulated from the source electrode 312 and the drain electrodes 313a and 313b through the gate insulating film 314, power is supplied from the source electrode 312 to the drain electrodes 313a and 313b. An active pattern 315 and an ohmic contact pattern (not shown) for applying are also formed.

도 4b를 참고하면, 전압이 인가되어 픽셀을 구동시킨 경우에 TFT 기판의 투명 전극(332)과 반사 전극(334)으로 이루어진 화소 전극과 컬러필터 기판의 평탄화막(346)상에 형성된 공통전극(348) 사이에 액정(336)이 주입되어 있다. 컬러필터 기판상에 평탄화막(346)의 형성시에 뭉침 현상 등으로 인하여 막상에 돌기(347)가 형성되고, 이로 인하여 공통전극(348)상에도 돌기(349)가 형성되어 TFT 기판의 반사 전극(334)과 접촉되는 불량이 발생되었다.Referring to FIG. 4B, a pixel electrode including a transparent electrode 332 and a reflective electrode 334 of a TFT substrate and a common electrode formed on the planarization layer 346 of a color filter substrate when a voltage is applied to drive a pixel The liquid crystal 336 is injected between the 348. When the planarization film 346 is formed on the color filter substrate, protrusions 347 are formed on the film due to agglomeration, etc. As a result, protrusions 349 are formed on the common electrode 348 to reflect the electrode of the TFT substrate. A defect in contact with 334 has occurred.

이러한 쇼트 불량이 발생됨에 따라 공통전극(348)과 반사 전극(334) 사이에 존재하는 액정(336a)은 배열되지 않지만, 공통전극(348)과 투명 전극(332) 사이에 존재하는 액정(336b)은 상기한 쇼트 불량과 상관없이 일정 각도로 배열됨을 확인할 수 있다. 이는 결국 반사 전극(334)과 투명 전극(332)을 이격되게 형성함으로써 반사부에서 하이 픽셀 불량이 발생하더라도 투과부에는 영향을 미치지 않도록 함으로써 얻어지는 효과인 것이다.As the short defect occurs, the liquid crystal 336a existing between the common electrode 348 and the reflective electrode 334 is not arranged, but the liquid crystal 336b existing between the common electrode 348 and the transparent electrode 332. It can be confirmed that is arranged at a predetermined angle regardless of the short failure described above. This is an effect obtained by forming the reflective electrode 334 and the transparent electrode 332 spaced apart from each other so that even if a high pixel defect occurs in the reflective part, the transmissive part is not affected.

그런데, 상술한 제1 실시예에 의하면 반사 전극과 투과 전극이 분리됨으로써 이들간에 존재하는 간격으로 인하여 빛샘 현상이 나타날 수 있다. 이 경우, 이들간의 간격을 메워줄 수 있는 광차단막을 형성하는 것으로 빛샘 현상을 방지할 수 있다. 광차단막은 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 패턴의 형성시에 형성할 수도 있고, 데이터선, 소스/드레인 전극 및 데이트 패드를 포함하는 데이터 패턴의 형성시에 형성할 수도 있다. 다르게는 컬러필터 기판상에 형성되는 블랙 매트릭스 패턴의 형성시에 형성하는 것도 가능하다. 그러나, 블랙 매트릭스 패턴을 이용하는 경우는 미스-얼라인 마진(mis-align margin)이 크기 때문에 바람직한 것은 아니지만 배재할 수는 없다. 이러한 광차단막을 갖는 예를 구체적으로 설명하면 다음과 같다.However, according to the first embodiment described above, light leakage may occur due to the gap between the reflective electrode and the transmissive electrode. In this case, the light leakage phenomenon can be prevented by forming a light blocking film that can fill the gap therebetween. The light blocking film may be formed at the time of forming a gate pattern including a gate electrode, a gate line, and a gate pad, or may be formed at the time of forming a data pattern including a data line, a source / drain electrode, and a data pad. Alternatively, it is also possible to form the black matrix pattern formed on the color filter substrate. However, the use of the black matrix pattern is not preferred because of the large mis-align margin but cannot be excluded. Hereinafter, an example having such a light blocking film will be described in detail.

도 5a에는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고 도 5b는 도 5a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.5A is a plan view of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 5B is a partial cross-sectional view of the thin film transistor substrate shown in FIG. 5A.

도 5a에 나타난 도면은 도 4a에 나타난 도면과 거의 동일하나 투명전극(332)과 반사 전극(334) 사이에 게이트 광차단막(211S)을 형성시킨 점에 차이가 있다. 즉, 투명 전극(332)과 반사 전극(334)을 분리하여 형성하되, 분리함에 따라 피할 수 없이 형성되는 간격을 통하여 빛이 새는 것을 방지하기 위하여 기판상에 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 패턴의 형성시에, 상기 간격이 형성될 영역에 일명 게이트 광차단막(211S)을 형성한 것이다.5A is substantially the same as that shown in FIG. 4A except that the gate light blocking film 211S is formed between the transparent electrode 332 and the reflective electrode 334. That is, the transparent electrode 332 and the reflective electrode 334 are formed separately, and include a gate electrode, a gate line, and a gate pad on the substrate to prevent light leakage through an inevitable gap formed by the separation. When the gate pattern is formed, a so-called gate light blocking film 211S is formed in a region where the gap is to be formed.

다르게는 상기 투명 전극(332)과 반사 전극(334) 사이에 형성되는 간격을 메우기 위하여 데이터 패턴의 형성을 위한 공정의 수행시에 데이터 광차단막을 형성하는 것도 가능하다.Alternatively, in order to fill the gap formed between the transparent electrode 332 and the reflective electrode 334, it is also possible to form a data light blocking film during the process for forming the data pattern.

도 6은 본 발명의 바람직한 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 부분적인 단면도이다.6 is a partial cross-sectional view of a thin film transistor substrate of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 6을 참고하면, 도 5b에 도시한 도면과 거의 동일하되, 투명 전극(332)과 반사 전극(334) 사이의 간격을 메워주기 위한 광차단막으로서, 데이터선, 소스/드레인 전극 및 데이터 패드를 포함하는 데이터 패턴의 형성시에, 일명 데이터 광차단막(222S)을 형성하도록 한 것이다.Referring to FIG. 6, the light shielding film is substantially the same as the drawing shown in FIG. 5B, but the data line, the source / drain electrode, and the data pad are formed to fill the gap between the transparent electrode 332 and the reflective electrode 334. In forming the data pattern to be included, the so-called data light blocking film 222S is formed.

상기한 제2 및 제3 실시예에 의하면 기존의 공정을 이용함으로써 별도의 공정을 추가함이 없이 반사부와 투과부의 경계 영역에 광차단막의 형성이 가능하므로, 적용이 매우 용이하다 할 것이다.According to the second and third embodiments described above, the light shielding film can be formed in the boundary region of the reflecting unit and the transmitting unit without adding a separate process by using the existing process, and thus it will be very easy to apply.

이하, 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 형성 방법을 상세하게 설명하기로 한다.Hereinafter, the formation method of the thin film transistor substrate for liquid crystal display devices of this invention is demonstrated in detail.

도 7a 내지 7d는 도 5a 및 5b에 나타난 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 제조 공정을 나타내는 단면도들이다.7A to 7D are cross-sectional views illustrating a manufacturing process of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention shown in FIGS. 5A and 5B.

먼저, 도 7a에 도시한 바와 같이, 절연 기판(302) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층의 게이트 배선층을 적층한 다음, 패터닝하여 가로 방향으로 뻗어 있는 게이트선(211), 박막 트랜지스터의 게이트 전극(311) 및 게이트선(211)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(211)으로 전달하는 게이트 패드(미도시)를 포함하며 가로 방향으로 뻗어 있는 게이트 패턴을 형성한다. 이러한 게이트 패턴의 형성시에 이후 형성될 반사 전극과 투명 전극간의 사이에 존재하게될 간격을 통하여 빛샘을 방지할 수 있는 게이트 광차단막(211S)을 형성하도록 한다.First, as shown in FIG. 7A, a first gate wiring layer made of chromium, an aluminum-neodium alloy, and the like and a gate wiring layer of a second gate wiring layer made of an aluminum-neodium alloy, molybdenum, or the like are stacked on the insulating substrate 302. Next, the gate lines 211 that are patterned and extended in the horizontal direction are connected to ends of the gate electrodes 311 and the gate lines 211 of the thin film transistor, and receive a gate signal from the outside and transfer them to the gate lines 211. A gate pattern including a gate pad (not shown) and extending in a horizontal direction. At the time of forming the gate pattern, a gate light blocking film 211S capable of preventing light leakage may be formed through a gap between the reflective electrode and the transparent electrode to be formed later.

다음, 질화 규소로 이루어진 게이트 절연막(314), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(311) 상부의 게이트 절연막(314) 위에 섬 모양의 반도체층(315)과 저항성 접촉층(316)을 형성한다.Next, a three-layer film of a gate insulating film 314 made of silicon nitride, a semiconductor layer made of amorphous silicon, and a doped amorphous silicon layer is successively stacked, and the semiconductor layer and the doped amorphous silicon layer are photo-etched to form an upper portion of the gate electrode 311. An island-like semiconductor layer 315 and an ohmic contact layer 316 are formed on the gate insulating layer 314 of FIG.

다음, 도 7b에 도시한 바와 같이, 저항성 접촉층(316) 및 게이트 절연막(314) 상부에 몰리브덴-텅스텐 합금막 등으로 이루어진 데이터 배선층을 형성하도록 한다. 이후 사진 식각 공정을 수행하여 상기 배선층을 식각함으로써 게이트선(211)과 교차하는 데이터선(222), 데이터선(222)과 연결되어 게이트 전극(311) 상부까지 연장되어 있는 소스 전극(312), 데이터선(222)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(미도시) 및 소스 전극(312)과 분리되어 있으며 게이트 전극(311)을 중심으로 소스 전극(312)과 마주하는 드레인 전극(313)을 포함하는 데이터 패턴을 형성한다.Next, as shown in FIG. 7B, a data wiring layer made of a molybdenum-tungsten alloy film or the like is formed on the ohmic contact layer 316 and the gate insulating film 314. Thereafter, by performing a photolithography process, the wiring layer is etched to etch the data line 222 crossing the gate line 211, the source electrode 312 connected to the data line 222 and extending to the upper portion of the gate electrode 311. It is connected to one end of the data line 222 and is separated from a data pad (not shown) and a source electrode 312 receiving an image signal from the outside, and faces the source electrode 312 around the gate electrode 311. A data pattern including the drain electrode 313 is formed.

이어, 데이터 패턴으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(311)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(316) 사이의 반도체층 패턴(315)을 노출시킨다. 이어, 노출된 반도체층(315)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 층간절연막 및 보호막으로 사용되는 유기 절연막(319)을 증착한 후, 감광성 유기물질을 도포하여 유기 절연막(320)을 형성한다.Subsequently, the doped amorphous silicon layer pattern not covered by the data pattern is etched and separated on both sides of the gate electrode 311, and the semiconductor layer pattern 315 between the doped amorphous silicon layers 316 is exposed. Let's do it. Subsequently, in order to stabilize the surface of the exposed semiconductor layer 315, it is preferable to perform oxygen plasma. Next, after the organic insulating film 319 used as the interlayer insulating film and the protective film is deposited, a photosensitive organic material is coated to form the organic insulating film 320.

도 7c를 참고하면, 마스크를 이용한 노광 공정으로 상기 유기 절연막(320)의 표면을 렌즈 노광한 후, 박막 트랜지스터 영역, 투과 영역, 게이트 패드 및 데이터 패드의 유기 절연막을 노광 및 현상한다. 그러면, 상기 유기 절연막(320)의 표면에 광 산란을 위한 다수의 요철이 형성됨과 동시에 박막 트랜지스터 영역 및 투과 영역의 유기 절연막이 제거된다. 바람직하게, 상기 요철은 약 5∼15°의 주경사도를 갖는다. 드레인 전극(313)상의 무기 절연막(319)을 제거하여 드레인 전극(313)을 드러내는 접촉 구멍(325)을 형성한다.Referring to FIG. 7C, after the lens is exposed to the surface of the organic insulating layer 320 by an exposure process using a mask, the organic insulating layers of the thin film transistor region, the transmission region, the gate pad, and the data pad are exposed and developed. Then, a plurality of irregularities for light scattering are formed on the surface of the organic insulating layer 320 and the organic insulating layers of the thin film transistor region and the transmission region are removed. Preferably, the unevenness has a major gradient of about 5 to 15 degrees. The inorganic insulating film 319 on the drain electrode 313 is removed to form a contact hole 325 exposing the drain electrode 313.

결과물의 전면에 ITO, IZO 등의 투명 전극용 물질을 증착하고 사진 식각하여 접촉 구멍(325)을 통하여 드레인 전극(313)과 연결되는 투명 전극(332)을 형성한다. 이와 동시에, 도시하지는 않았으나 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성한다.A transparent electrode material such as ITO, IZO, or the like is deposited on the front surface of the resultant, and photo-etched to form a transparent electrode 332 connected to the drain electrode 313 through the contact hole 325. At the same time, although not shown, an auxiliary gate pad and an auxiliary data pad connected to the gate pad and the data pad are formed through the second and third contact holes, respectively.

도 7d를 참고하면, 결과물의 전면에 알루미늄 등의 반사 물질을 증착하고 식각하여 상기 투명 전극(332)과 분리된 반사 전극(334)을 형성하도록 한다. 형성된 박막 트랜지스터는 반투과 구조로서 반사부 하면의 절연층이 투과부 하면의 절연층 보다 두껍게 형성된다. 이는 이후 컬러 필터 기판과의 본딩시, 공통전극과 반사 전극간의 간격이 공통전극과 투명 전극간의 간격보다 작도록 하기 위함이다. 바람직하게는 상기 공통 전극과 반사 전극간의 간격이 공통전극과 투명 전극간의 간격의 반이 되도록 한다.Referring to FIG. 7D, a reflective material such as aluminum is deposited on the entire surface of the resultant and then etched to form a reflective electrode 334 separated from the transparent electrode 332. The formed thin film transistor has a semi-transmissive structure, and the insulating layer under the reflecting portion is formed thicker than the insulating layer under the transmissive portion. This is because the distance between the common electrode and the reflective electrode is smaller than the distance between the common electrode and the transparent electrode during bonding with the color filter substrate. Preferably, the gap between the common electrode and the reflective electrode is half the distance between the common electrode and the transparent electrode.

상술한 제3 실시예를 통하여 게이트 광차단막을 포함하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 이러한 방식은 데이터 광차단막을 형성하는 실시예에도 용이하게 적용될 수 있을 것이다.Although the method of manufacturing the thin film transistor substrate including the gate light blocking film has been described through the above-described third embodiment, this method may be easily applied to the embodiment forming the data light blocking film.

이상과 같은 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 2중 분할 화소 구조를 다음과 같은 2중 셀갭 구조로 배치할 경우 더욱 우수한 효과를 얻을 수 있다.The method of manufacturing the thin film transistor substrate according to the present invention as described above may further obtain an excellent effect when the double division pixel structure is arranged in the following double cell gap structure.

도 8은 본 발명의 바람직한 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.8 is a plan view of a thin film transistor substrate of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 8을 참고하면, 하나의 화소를 투과부와 반사부로 분리하되, 데이터선(222)이 중심부를 지나는 구조로 함으로써 인접 화소 쇼트에 의한 하이 픽셀 불량률을 크게 감소시킨 구조이다. 또한 투명 전극(332)과 반사 전극(334)은 교대로 배열되며 하나의 화소에서 투명 전극(332)과 반사 전극(334)은 소스전극(312)을 공유하고 각각 별도의 드레인 전극(313a, 313b)과 전기적으로 연결되는 구조를 갖는다.Referring to FIG. 8, a single pixel is separated into a transmissive part and a reflective part, but the data line 222 has a structure passing through the center portion, thereby greatly reducing a high pixel defect rate due to an adjacent pixel short. In addition, the transparent electrode 332 and the reflective electrode 334 are alternately arranged, and in one pixel, the transparent electrode 332 and the reflective electrode 334 share the source electrode 312, and separate drain electrodes 313a and 313b, respectively. ) Is electrically connected.

이러한 배치는 본 발명의 실시예로서 하나의 일례이며 투과부와 반사부를 전기적으로 분리한 다양한 화소 구조가 적용될 수 있음이 이해되어야 할 것이다.This arrangement is an example of an embodiment of the present invention, and it should be understood that various pixel structures in which the transmission part and the reflection part are electrically separated may be applied.

이상과 같은 본 발명에 의하면 2중 셀갭을 갖는 반투과 소자에서, 하나의 화소 내에서 투과부와 반사부를 전기적으로 분리함으로써, 반사부에서의 쇼트 불량이 발생하더라도 투과부에는 영향을 미치지 않게 되어 하이 픽셀 불량을 크게 감소시킬 수 있다.According to the present invention as described above, in the semi-transmissive element having a double cell gap, by electrically separating the transmission portion and the reflection portion in one pixel, even if a short defect occurs in the reflection portion does not affect the transmission portion high pixel defect Can be greatly reduced.

특히, 본 발명의 바람직한 실시예에 의하면 투과부와 반사부의 분리된 간격을 통한 빛샘을 방지하기 위하여 이 영역에 광차단막을 설치하되, 기존의 공정을 응용함으로써 우수한 품질의 구현이 용이하게 이루어질 수 있다.In particular, according to a preferred embodiment of the present invention, in order to prevent light leakage through the separated gap between the transmission portion and the reflection portion, a light shielding film is installed in this area, and by implementing an existing process, excellent quality can be easily implemented.

이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated.

Claims (16)

제1 투명 기판상에 형성된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되며 서로 분리된 반사부와 투과부를 포함하는 화소 전극을 포함하는 제1 기판;A first substrate including a thin film transistor formed on a first transparent substrate and a pixel electrode formed to be electrically connected to the thin film transistor and including a reflection part and a transmission part separated from each other; 제2 투명 기판상에 형성된 유기막 및 상기 유기막 상면에 형성되어 상기 화소 전극과 대향하는 공통 전극을 포함하는 제2 기판; 및A second substrate including an organic film formed on a second transparent substrate and a common electrode formed on an upper surface of the organic film to face the pixel electrode; And 상기 제1 기판 및 제2 기판 사이에 주입된 액정을 포함하는 액정 표시 장치.And a liquid crystal injected between the first substrate and the second substrate. 제1항에 있어서, 상기 반사부와 상기 공통 전극간의 간격이 상기 투과부와 상기 공통 전극간의 간격보다 작은 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device of claim 1, wherein a distance between the reflecting part and the common electrode is smaller than a distance between the transmitting part and the common electrode. 제1항에 있어서, 상기 반사부와 상기 투과부 사이에 형성된 간격으로 인한 빛샘을 방지하기 위하여 광차단층을 더 구비하는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 1, further comprising a light blocking layer to prevent light leakage due to a gap formed between the reflecting portion and the transmitting portion. 제3항에 있어서, 상기 광차단층은 박막 트랜지스터의 게이트 형성용 물질로 형성되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 3, wherein the light blocking layer is formed of a material for forming a gate of the thin film transistor. 제3항에 있어서, 상기 광차단층은 데이터선 형성용 물질로 형성되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 3, wherein the light blocking layer is formed of a material for forming a data line. 제3항에 있어서, 상기 제2 기판상에 블랙 매트릭스 패턴 및 컬러 필터가 구비되고, 상기 블랙 매트릭스 형성용 물질로 상기 광차단층이 형성되는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 3, wherein a black matrix pattern and a color filter are provided on the second substrate, and the light blocking layer is formed of the black matrix forming material. 제1항에 있어서, 하나의 상기 화소 전극이 상기 투과부와 상기 반사부로 분리되어 있는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to claim 1, wherein one pixel electrode is separated into the transmission part and the reflection part. 제7항에 있어서, 상기 투과부와 반사부에는 각각 별도의 박막 트랜지스터가 전기적으로 연결되어 있는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display of claim 7, wherein separate thin film transistors are electrically connected to the transmissive portion and the reflective portion, respectively. 제1항 및 제8항 중 어느 한 항에 있어서, 상기 투과부와 상기 반사부는 교대로 형성되어 있는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device according to any one of claims 1 to 8, wherein the transmission portion and the reflection portion are alternately formed. 기판상에 금속층을 적층하고 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;Stacking and etching a metal layer on the substrate to form a gate pattern including a gate line, a gate pad, and a gate electrode; 상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;Stacking a gate insulating layer on the gate pattern; 상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;Forming a semiconductor layer and a doped amorphous silicon layer on the gate insulating layer, and then performing a photolithography process to form a semiconductor layer pattern and an ohmic contact layer pattern; 배선 물질을 도포한 후 사진 식각하여 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 패턴을 형성하는 단계;Forming a data pattern including a data line, a data pad, and a source / drain electrode by photolithography after coating the wiring material; 상기 데이터 패턴 위에 보호막을 적층한 후 표면에 다수의 요철을 형성함과 동시에 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;Stacking a passivation layer on the data pattern and forming a plurality of irregularities on a surface and forming a contact hole in the passivation layer to expose a part of the drain electrode; 투명 도전 물질을 적층하고 패터닝하여 투명 전극을 형성하는 단계; 및Stacking and patterning the transparent conductive material to form a transparent electrode; And 반사 물질을 적층하고 패터닝하여 상기 투명 전극과 소정의 간격을 두고 반사 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Stacking and patterning a reflective material to form a reflective electrode at a predetermined interval from the transparent electrode. 제10항에 있어서, 상기 반사부 하면의 보호막이 상기 투과부 저면의 보호막 보다 두껍게 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The method of manufacturing a thin film transistor substrate for a liquid crystal display device according to claim 10, wherein the protective film on the lower surface of the reflecting portion is formed thicker than the protective film on the bottom surface of the transmitting portion. 제10항에 있어서, 상기 게이트 패턴의 형성 단계에서, 상기 반사부와 상기 투과부 사이에 형성된 간격으로 인한 빛샘을 방지하기 위하여 상기 간격을 메워주는 광차단층을 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The thin film for a liquid crystal display device of claim 10, wherein, in the forming of the gate pattern, a light blocking layer filling the gap is formed to prevent light leakage caused by the gap formed between the reflective part and the transmission part. Method for manufacturing a transistor substrate. 제10항에 있어서, 상기 데이터 패턴의 형성 단계에서, 상기 반사부와 상기 투과부 사이에 형성된 간격으로 인한 빛샘을 방지하기 위하여 상기 간격을 메워주는 광차단층을 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The thin film for a liquid crystal display device of claim 10, wherein in the forming of the data pattern, a light blocking layer filling the gap is formed to prevent light leakage due to the gap formed between the reflecting unit and the transmitting unit. Method for manufacturing a transistor substrate. 제10항에 있어서, 하나의 한 쌍의 투과부와 반사부가 하나의 화소를 이루는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The method of manufacturing a thin film transistor substrate for a liquid crystal display device according to claim 10, wherein the pair of transmissive portions and the reflective portions form one pixel. 제10항에 있어서, 상기 투과부와 반사부에는 각각 별도의 박막 트랜지스터가 전기적으로 연결되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The method of claim 10, wherein separate thin film transistors are electrically connected to the transmissive part and the reflecting part, respectively. 제10항 및 제14항 중 어느 한 항에 있어서, 상기 투과부와 상기 반사부는 교대로 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The method of manufacturing a thin film transistor substrate for a liquid crystal display device according to claim 10, wherein the transmissive portion and the reflecting portion are alternately formed.
KR1020030051072A 2003-07-24 2003-07-24 Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same KR101023975B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051072A KR101023975B1 (en) 2003-07-24 2003-07-24 Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051072A KR101023975B1 (en) 2003-07-24 2003-07-24 Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same

Publications (2)

Publication Number Publication Date
KR20050011993A true KR20050011993A (en) 2005-01-31
KR101023975B1 KR101023975B1 (en) 2011-03-29

Family

ID=37223910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051072A KR101023975B1 (en) 2003-07-24 2003-07-24 Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same

Country Status (1)

Country Link
KR (1) KR101023975B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108292B1 (en) * 2005-03-08 2012-01-25 엘지디스플레이 주식회사 Method for Fabricating Thin Film Transistor Substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
KR100613438B1 (en) * 1999-11-17 2006-08-18 엘지.필립스 엘시디 주식회사 Transflective liquid crystal display device and method for fabricating the same
KR100688230B1 (en) * 1999-11-26 2007-02-28 엘지.필립스 엘시디 주식회사 Transflective liquid crystal display device
KR20030058012A (en) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 transflective liquid crystal displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108292B1 (en) * 2005-03-08 2012-01-25 엘지디스플레이 주식회사 Method for Fabricating Thin Film Transistor Substrate

Also Published As

Publication number Publication date
KR101023975B1 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JP3361278B2 (en) Reflection type liquid crystal display device, method for manufacturing the same, and method for manufacturing circuit board
US7791695B2 (en) Liquid crystal display device
US8259271B2 (en) Color filter substrate and liquid crystal display panel including the same
JP3270821B2 (en) Reflective liquid crystal display device and method of manufacturing the same
US9244320B2 (en) Liquid crystal display and manufacturing method thereof
KR100741537B1 (en) Transflective liquid crystal display device and method for manufacturing the same
US20070126958A1 (en) Liquid crystal display and panel therefor
US20070188682A1 (en) Method for manufacturing a display device
JP4646018B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008076702A (en) Method of manufacturing display device
US20090079920A1 (en) Display device and method of manufacturing the same
JP3564358B2 (en) Liquid crystal display
JP4875702B2 (en) Transflective liquid crystal display device and manufacturing method thereof
JP4764871B2 (en) Transflective liquid crystal display panel and manufacturing method thereof
JP4107047B2 (en) Transflective liquid crystal display device
JP4712402B2 (en) Lower display panel, liquid crystal display device including lower display panel, and manufacturing method thereof
JP4354205B2 (en) Liquid crystal display device and manufacturing method thereof
JP2009093145A (en) Display device and method of manufacturing same
KR101023975B1 (en) Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same
KR100953436B1 (en) Thin Film Transistor of Liquid Crystal Display Device and Method of Manufacturing The Same
KR20070072113A (en) Liquid crystal display device and fabricating method
JP2004109797A (en) Semitransmission type liquid crystal display
JP4511248B2 (en) Liquid crystal display
KR100742985B1 (en) a reflective and transflective LCD and a method of fabricating thereof
KR20110029921A (en) Transflective type liquid crystal display device and methode of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 10