KR20050011094A - 도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 - Google Patents
도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050011094A KR20050011094A KR1020030049936A KR20030049936A KR20050011094A KR 20050011094 A KR20050011094 A KR 20050011094A KR 1020030049936 A KR1020030049936 A KR 1020030049936A KR 20030049936 A KR20030049936 A KR 20030049936A KR 20050011094 A KR20050011094 A KR 20050011094A
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- oxidation
- analog
- digital converter
- change
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008859 change Effects 0.000 title claims abstract description 26
- 230000003647 oxidation Effects 0.000 title claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 22
- 239000002019 doping agent Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000008569 process Effects 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고온 캐리어의 근본적인 원리인 수평 필드(lateral field)를 직접적으로 감소시키는 방법으로서 고온 캐리어 현상을 향상시키기 위한 반도체 소자의 제조방법을 제공하는 것이다. 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하는 방법은 실리콘 기판 상에 액티브간의 STI와 같은 공정을 이용하여 아이솔레이션을 수행하는 단계와, 실리콘 기판 내에 이온주입 공정을 실행하여 N웰 영역과 P웰 영역을 형성하는 단계와, 액티브 상에 서로 다른 두께의 산화막을 형성시키기 위하여 원하는 부분에 원하는 두께에 해당하는 이온주입을 실행하는 단계와, 습식으로 산화를 실시하는 단계와, 얇은 게이트 산화를 실시하는 단계와, 폴리층을 증착시키고, N+ 및 P+ 이온주입을 실시하는 단계와, 컨택을 형성하고 메탈 공정을 순차적으로 진행하는 단계를 포함한다.
Description
본 발명은 아날로그-디지털 변환기에 관한 것으로서, 보다 상세하게는, 실리콘 내에 존재하는 도펀트의 농도에 따른 산화 두께 변화에 따른 게이트 산화막 커패시턴스의 변화를 이용하여 서로 다른 크기의 커패시터를 직렬로 배치해서 커패시터에 걸리는 전압이 커패시턴스 값에 따라 달라지는 효과를 이용하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기 및 그 제조방법에 관한 것이다.
종래에는 살리사이드 되지 않는 저항(nonsal poly resistor)으로 사용해서 전압분배를 통해 기준 전압을 결정하고 에에 따라 아날로그-디지털 변환에 이용하기도 한다.
이러한 경우에 기준 전압이 공정 변동(process variation)(이를테면, 폴리 선폭을 보통 ± 10 %를 스펙(spec)으로 했을 때 저항값이 10 % 변할 수 있다)이 발생하여 전체적인 ADC의 성능을 열화시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 종래의 기술에서 살리사이드가 되지 않는 폴리 저항으로 기준 전압을 정하고 이와 비교후 나오는 디지털 값을 인코딩(encoding)해서 최종 디지털로 변환을 변환을 하는데 살리사이드 형성이 되지 않는 폴리 저항의 변동에 따라 ADC의 소위 양자화 잡음을 발생할 수 있는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명은 게이트 산화막 커패시터와는 달리 살리사이드 형성이 되지 않는 폴리 저항을 사용하는 경우 열에 민감하게 저항이 증가하게 되므로 ADC 동작시에 열에 따른 양자화 잡음을 추가로 발생시킬 수 있는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제공하는 것이다.
또한, 본 발명은 살리사이드 형성이 되지 않는 폴리 저항을 사용함으로써 발생하는 공정 변동에 따른 양자화 잡음을 줄이기 우해 서로 다른 두께의 게이트 산화막 커패시터를 이용해서 살리사이드 형성이 되지 않는 폴리 저항의 기능을 대신하고 공정 및 열적인 환경에 의존하지 않고 안정된 ADC를 구현할 수 있는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제공하는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하기 위한 방법을 설명하기 위한 단면도를 도시한다.
도 2는 본 발명의 바람직한 실시예에 따라 형성한 모스커패시터(MOSCAP; metal oxide semiconductor capacitor)를 이용하여 구현할 아날로그-디지털 변환기의 블록 다이어그램이다.
도3은 도 2와는 다르게 커패시터를 직렬로 연결하지 않고 병렬로 연결하여 저장되는 전하량을 입력되는 신호 전압 레벨에서의 전하량과 비교하기 위한 도면을 도시한다.
도 4는 본 발명의 바람직한 실시예에 따라 제작된 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기의 등가회로를 도시한다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 102 : 실리사이드
103A, 103B, 103C, 103D : 이온주입 영역
104A, 104B, 104C, 104D : 산화막
106 : 폴리층
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 액티브간의 STI와 같은 공정을 이용하여 아이솔레이션을 수행하는 단계와, 실리콘 기판 내에이온주입 공정을 실행하여 N웰 영역과 P웰 영역을 형성하는 단계와, 액티브 상에 서로 다른 두께의 산화막을 형성시키기 위하여 원하는 부분에 원하는 두께에 해당하는 이온주입을 실행하는 단계와, 습식으로 산화를 실시하는 단계와, 얇은 게이트 산화를 실시하는 단계와, 폴리층을 증착시키고, N+ 및 P+ 이온주입을 실시하는 단계와, 컨택을 형성하고 메탈 공정을 순차적으로 진행하는 단계를 포함하는 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하는 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 설명하기 위한 단면도를 도시한다.
도 1에 도시한 바에 따라 본 발명의 바람직한 실시예에 따른 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기의 제조 공정을 설명하면 다음과 같다.
먼저, 실리콘 기판(100) 상에 액티브간의 아이솔레이션을 얕은 트렌치 아이솔레이션(STI; shallow trench isolation) 또는 국부산화실리콘(LOCOS; local oxidation of silicon)과 같은 공정을 이용하여 수행한다. 그리고 나서, 실리콘 기판(100) 내에 이온주입 공정을 실행하여 N웰 영역과 P웰 영역을 형성한다.
다음 단계로, 본 발명의 바람직한 실시예에 따라, 액티브 상에 서로 다른 두께의 산화막(104A, 104B, 104C, 104D)을 형성시키기 위하여 원하는 부분(103A, 103B, 103C, 103D)에 원하는 두께에 해당하는 이온주입을 실행한다.
또한, 본 발명의 바람직한 실시예에 따르면, 두께 컨트롤이 용이하지 않은 경우엔 농도에 따른 산화 두께 변화량이 큰 인(phosphorous)을 이용하는 것도 가능하며 보론(boron)의 경우는 이보다 두께 변화량이 작은 편이며 두께 조절이 가능하다면 보론의 사용도 가능하다.
이 상태에서 습식으로 산화를 실시한다. 이때의 산화 조건은 해당 테크놀로지에 따른 조건으로 한다.
그리고 나서, 얇은 게이트 산화를 실시한다.
이어서, 폴리층(106)을 증착시키고, N+ 및 P+ 이온주입을 실시한다. 계속하여, 컨택을 형성하고 메탈 1 공정을 순차적으로 진행한다.
도 2는 본 발명의 바람직한 실시예에 따라 형성한 모스커패시터(MOSCAP; metal oxide semiconductor capacitor)를 이용하여 구현할 아날로그-디지털 변환기의 블록 다이어그램이다.
도 2에 도시한 바와 같이, Ctot = 11/4C이며 Qtot=Ctot*Vtot=11/4C*Vtot이다. 이때, 각각의 커패시터에 동일한 Qtot이 대전되므로 각각의 커패시터에 걸리는 전압비는 다음과 같다.
4V4= 4V3= 2V2= V1
Vtot = V4+ V3+ V2+ V1
= V4+ V4+ 2V4+ 4V4
= 8V4
아날로그 신호를 각각 A와 비교한 후 신호가 크면 (Os-A)로 하고 작으면 B와 비교한다. 만약, B보다도 작으면 C와 비교하고 B보다 크면 (Os-B)를 C와 비교하는 식으로 a'b'c'd'을 얻는다. 이 결과를 인코딩하여 아날로그 신호를 디지털 신호로 변환한다.
한편, 도3은 도 2와는 다르게 커패시터를 직렬로 연결하지 않고 병렬로 연결하여 저장되는 전하량을 입력되는 신호 전압 레벨에서의 전하량과 비교하기 위한 도면을 도시한다.
도 3에 도시한 바와 같이, Vref = V1 = V2 = V3 = V4이며, Q1 = 1/4 CVref, Q2 = 1/2 CVref이고 Q3 = Q4 = CVref이다.
또한, 아날로그 신호 전압레벨이 Os라면, Qs = OsCs이다. 이를 이용한 아날로그-디지털 변환기로의 적용은 다양하다.
도 4는 본 발명의 바람직한 실시예에 따라 제작된 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기의 등가회로를 도시한다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 실리콘 기판의 도핑 농도에 따라 다른 커패시턴스 값을 가지는 MOSCAP을 실리콘 기판상에 구현하고, 이를 이용해서 ADC를 구현할 수 있는 효과가 있다.
또한, 본 발명은 MOSCAP을 사용할 경우 살리사이드 형성이 되지 않는 폴리 레지스터를 사용할 경우에 비해 공정 변동에 의한 영향이 적고, 온도에 덜 민감하기 때문에 ADC의 양자화 잡음(conversion noise)을 최소화함으로써 성능이 우수한 ADC의 구현이 가능한 효과가 있다.
Claims (5)
- 실리콘 기판 상에 액티브간의 STI와 같은 공정을 이용하여 아이솔레이션을 수행하는 단계와,상기 실리콘 기판 내에 이온주입 공정을 실행하여 N웰 영역과 P웰 영역을 형성하는 단계와,상기 액티브 상에 서로 다른 두께의 산화막을 형성시키기 위하여 원하는 부분에 원하는 두께에 해당하는 이온주입을 실행하는 단계와,습식으로 산화를 실시하는 단계와,얇은 게이트 산화를 실시하는 단계와,폴리층을 증착시키고, N+ 및 P+ 이온주입을 실시하는 단계와,컨택을 형성하고 메탈 공정을 순차적으로 진행하는 단계를포함하는 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하는 방법.
- 제 1항에 있어서, 상기 두께 컨트롤이 용이하지 않은 경우엔 농도에 따른 산화 두께 변화량이 큰 인(phosphorous)을 이용하는 것도 가능하며 보론(boron)의 경우는 이보다 두께 변화량이 작은 편이며 두께 조절이 가능하다면 보론의 사용도 가능한 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하는 방법.
- 제 1항에 있어서, 상기 산화 조건은 해당 테크놀로지에 따른 조건으로 하는 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기를 제조하는 방법.
- 액티브간이 STI를 이용하여 아이솔레이션이 되어있는 실리콘 기판과,상기 실리콘 기판 내에 이온주입 공정 등을 이용하여 형성된 N웰 영역과 P웰 영역과,상기 액티브 상에 서로 다른 두께의 산화막과,상기 서로 다른 두께의 산화막 상에 형성된 얇은 게이트 산화막과,상기 얇은 게이트 산화막 상에 형성된 폴리층과,상기 폴리 및 상기 산화막을 통과하여 상기 N웰 영역 및 상기 P 웰 영역을 전기적으로 연결하기 위한 컨택과,상기 컨택과 전기적으로 연결된 메탈 라인을포함하는 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기.
- 제 1항에 있어서, 상기 서로 다른 두께의 산화막을 형성시키기 위하여 원하는 부분에 원하는 두께에 해당하는 이온주입을 실행하는 것을 특징으로 하는 도펀트 농도에 따른 산화 두께 변화를 이용한 아날로그-디지털 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049936A KR101008223B1 (ko) | 2003-07-21 | 2003-07-21 | 도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049936A KR101008223B1 (ko) | 2003-07-21 | 2003-07-21 | 도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011094A true KR20050011094A (ko) | 2005-01-29 |
| KR101008223B1 KR101008223B1 (ko) | 2011-01-17 |
Family
ID=37223196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049936A KR101008223B1 (ko) | 2003-07-21 | 2003-07-21 | 도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101008223B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009057864A1 (en) * | 2007-11-01 | 2009-05-07 | Lg Electronics Inc. | Method of driving plasma display panel and plasma display apparatus thereof |
| WO2009057862A1 (en) * | 2007-11-01 | 2009-05-07 | Lg Electronics Inc. | Method of driving plasma display panel and plasma display apparatus employing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100231480B1 (ko) * | 1997-09-12 | 1999-11-15 | 김영환 | 반도체소자의 제조방법 |
| JP2000269357A (ja) | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置の製造方法 |
| KR100364599B1 (ko) * | 2001-02-13 | 2002-12-16 | 삼성전자 주식회사 | 반도체 소자 제조방법 |
| KR100387531B1 (ko) * | 2001-07-30 | 2003-06-18 | 삼성전자주식회사 | 반도체소자 제조방법 |
-
2003
- 2003-07-21 KR KR1020030049936A patent/KR101008223B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009057864A1 (en) * | 2007-11-01 | 2009-05-07 | Lg Electronics Inc. | Method of driving plasma display panel and plasma display apparatus thereof |
| WO2009057862A1 (en) * | 2007-11-01 | 2009-05-07 | Lg Electronics Inc. | Method of driving plasma display panel and plasma display apparatus employing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101008223B1 (ko) | 2011-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613956A (en) | Floating gate memory with improved dielectric | |
| US6103622A (en) | Silicide process for mixed mode product with dual layer capacitor and polysilicon resistor which is protected with a capacitor protective oxide during silicidation of FET device | |
| US6124160A (en) | Semiconductor device and method for manufacturing the same | |
| KR100682286B1 (ko) | 시모스 처리공정에서의 선형 커패시터 구조 | |
| KR0134779B1 (ko) | 집적 회로용 고전압 캐패시터 및 이의 제조방법 | |
| US6057572A (en) | Semiconductor integrated circuit device with MOS transistor and MOS capacitor and method for manufacturing the same | |
| US6734068B2 (en) | Method to form silicates as high dielectric constant materials | |
| US5510637A (en) | Fabrication of w-polycide-to-poly capacitors with high linearity | |
| US5380673A (en) | Dram capacitor structure | |
| US6303957B1 (en) | Semiconductor capacitance device and semiconductor devices using the same | |
| TWI273709B (en) | Semiconductor integrated circuit device and its manufacturing method | |
| KR19990044184A (ko) | Ｅｅｐｒｏｍ-반도체 구조물의 제조 방법 | |
| JP3337599B2 (ja) | 半導体装置およびインバータ回路並びにコンパレータ並びにａ／ｄコンバータ回路 | |
| CN108010903B (zh) | 减少电容变化的mos电容结构 | |
| KR101008223B1 (ko) | 도펀트 농도에 따른 산화 두께 변화를 이용한아날로그-디지털 변환기 및 그 제조방법 | |
| US6072218A (en) | Low capacitance input/output integrated circuit | |
| Chen et al. | A novel cross-coupled inter-poly-oxide capacitor for mixed-mode CMOS processes | |
| US4218267A (en) | Microelectronic fabrication method minimizing threshold voltage variation | |
| US6930006B2 (en) | Electronic circuit structure with improved dielectric properties | |
| US6608747B1 (en) | Variable-capacitance device and voltage-controlled oscillator | |
| JPH04241449A (ja) | 半導体集積回路装置 | |
| KR100951272B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR20010085335A (ko) | Ｍｏｓｆｅｔ용 듀얼 게이트 산화물에 대한 대체물을제조하는 방법 | |
| JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
| US5285095A (en) | Semiconductor integrated circuit with input protective transistor effective against electric surge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 10 |